DE2520608A1

DE2520608A1 - Halbleiteranordnung zum digitalisieren eines elektrischen analogen signals

Info

Publication number: DE2520608A1
Application number: DE19752520608
Authority: DE
Inventors: Claude Jan Principe Freder Can; Maurice Vincent Whelan
Original assignee: Philips Gloeilampenfabrieken NV
Current assignee: Koninklijke Philips NV
Priority date: 1974-05-20
Filing date: 1975-05-09
Publication date: 1975-12-04
Also published as: DE2520608B2; JPS51276A; DE2520608C3; CA1035467A; FR2272537B1; SE7505600L; NL7406728A; SE401067B; GB1519001A; ES437762A1; BR7503085A; IT1038206B; FR2272537A1; AU8117575A; JPS5444596B2; CH608668A5; US4333022A

Description

"Halbleiteranordnung zum Digitalisieren eines elektrischen analogen Signals".

Die Erfindung bezieht sich auf. eine

Halbleiteranordnung zum Digitalisieren einej analogen elektrischen Eingangssignals. Bekannte Halbleiteranordnungen dieses Typ_S>-die häufig als Analog-Digital-Wandler oder mit dor englischen Bezeichnung "analogdigital converter" (A.D.C.) bozeichnet werden, enthalten z.B. oin Widerstandsnetzwerk mit in gegenr»€>itifiei! Abständen liegendem Anzapfungspunkten, die jmit Sr.hftltungsGlGintmti>n, wj ο z.B. Transistoren oder I>iod«m, verbunden vordon köiinon. Diese bekannten Anwpisen i in allgemeinen eine sehr komplexe

509849/0661

? R ? Cl 6 O 8

PHN. 7532 - 2 -. 21-4-1975 '

Struktur auf und können dadurch relativ sehr teuer sein. In vielen Anwendungen, z.B. in der Kraftwagenindustrie, liegt oft Bedarf an Analog-Digital-Wandlern vor, die billiger als die bekannten Anordnungen sind.

Die Erfindung bezweckt daher u.a.,

einen Analog-Digital-Wandler zu schaffen, der eine weniger komplexe Struktur als die bekannten Typen aufweist, sich auf einfache Weise herstellen lässt und dadurch verhältnismässig billig sein kann.

Der Erfindung liegt u.a. die Erkenntnis zugrunde, dass eine Analog-Digital-Umwandlung auf sehr einfache Weise erhalten werden kann, indem ein analoges Eingangssignal in eine "Verschiebung einer in dem Halbleiterkörper gebildeten Inversionsschicht entlang einer Anzahl im Halbleiterkörper vorhandener diskreter und in einiger Entfernung voneinander liegender Gebiete umgewandelt wird.

Daher ist eine Halbleiteranordnung der

eingangs erwähnten Art nach der Erfindung dadurch gekennzeichnet, dass die Halbleiteranordnung einen Halbleiterkörper mit einem an eine Oberfläche gren-

n.

zenden albleitergebiet vom ersten Leitfähigkeitstyp enthält, wobei an der Oberfläche dne durch eine

509849/0661

_ 3 - 21-^-1975

Isolierschicht gegen das darunterliegende Halbleitergebiet isolierte Gate-Elektrode vorhanden ist und in dem Halbleitergebiet eine Reihe lokaler, in einiger Entfernung voneinander liegender Oberflächengebiete definiert sind, die je wenigstens teilweise unter der Gate-Elektrode liegen, wobei Mittel vorgesehen sind, mit deren Hilfe elektrische Verbindungen mit den genannten Oberflächengebieten mittels einer Inversionsschicht hergestellt werden können, die eine in einer zu der Reihe von Oberflächengebieten praktisch parallelen Richtung steuerbare Ausdehnung aufweist und in dem Halbleitergebiet mit Hilfe der Gate-Elektrode moduliert werden kann, wobei das Eingangssignal der Gate-Elektrode zugeführt wird, wodurch die Ausdehnung der genannten Inversionsschicht vom Eingangssignal gesteuert wird, und wobei

TT

in dem albleitergebiet vom ersten Leitfähigkeitstyp mindestens eine Oberflächenzone vom zweiten Leitfähigkeitstyp vorhanden ist, die mit einem elektrischen Anschluss versehen ist, dem ein elektrisches Ausgangssignal entnommen wird, wobei der elektrische Anschluss wenigstens zeitweilig mit mindestens einem der Oberflächengebiete leitend verbunden ist.

Die Inversionsschicht bildet dabei eine

609849/0661

_ 4 - 21-4-1975

Art Schiebekontakt, der, in Abhängigkeit von dem Eingangssignal, entlang einer Anzahl von Oberflächengebieten verschoben -werden kann und mit diesen Oberflächengebieten jeweils eine elektrische Verbindung bildet.

¥ie auch noch aus der beiliegenden

Figurbeschreibung hervorgehen wird, weist die Halbleiteranordnung nach der Erfindung eine besonders einfache Struktur auf, die verhältnismässig wenig Halbleitermaterial beansprucht, sich auf einfache Weise und mit Hilfe der allgemein bekannten Halbleitertechnologien herstellen lässt und im allgemeinen billiger als bekannte Halbleiteranordnungen zum Digitalisieren eines analogen Eingangssignals sein kann.

Zum Erhalten einer Inversionsschicht mit einer in einer zu der Reihe von Oberflächengebieten parallelen Richtung steuerbaren Ausdehnung können verschiedene Techniken, entweder gesondert oder miteinander kombiniert, angewandt werden. Die Inversionsschicht kann z.B. dadurch erhalten werden, dass der Leitfähigkeitstyp einer dünnen Oberflächenschicht unter der Gate-Elektrode mit Hilfe von Ionenimplantation umgekehrt wird. Auch können vor-

509849/0661

- 5 - 21-^-1975.

teilhafterweise an oder in der Nähe der Oberfläche des Halbleitergebietes Mittel vorhanden sein, mit deren Hilfe unter der Gate-Elektrode und in der Längsrichtung der Reihe ein Gradient in der Schwellwertspannung erhalten wird. Derartige Mittel können z.B. durch eine nichtgleichmässige Oberflächenkonzentration in dem Halbleitergebiet oder durch eine Isolierschicht mit einer nicht gleichmässigen Dicke und/oder Dielektrizitätskonstante zwischen der Gate-Elektrode und der Oberfläche des Halbleiterkörpers gebildet werden.

Eine bevorzugte Ausführungsform einer Halbleiteranordnung nach der Erfindung ist dadurch gekennzeichnet, dass die Gate-Elektrode zwei in der Nähe der Enden der Reihe liegende Anschlusskontakte enthält, wodurch über der Gate-Elektrode in einer zu der Reihe von Oberflächengebieten parallelen Richtung ein Potentialgefälle erhalten werden kann. In dieser bevorzugten Ausführungsform werden durch das Anlegen der analogen Signale an die Gate-Elektrode die Teile der Gate-Elektrode, deren Potential oberhalb .bzw. unterhalb der weiter konstanten Schwellwertspannung liegt, verschoben, wodurch ebenfalls eine vom Eingangssignal gesteuerte Verschiebung (Ausdehnung oder

509849/0661

_ 6 - 21-4-1975.

Einschränkung) der Inversionsschicht unter der Gate-Elektrode erhalten wird.

η Es sei bemerkt, dass albleiteranord-

nungen mit einer derartigen Gate-Elektrode an sich bekannt sind und z.B. in der deutschen Patentanmeldung P 2h 01 533·6 beschrieben sind. Die darin beschriebenen Halbleiteranordnungen bilden jedoch strahlungsempfindliche Anordnungen, bei denen die Gate-Elektrode zum reihenmässigen Auslesen einer Reihe phtoempfindlicher Dioden mit Hilfe von Inversionskanälen dient, die mit Hilfe der Gate-Elektrode moduliert werden können. Dabei werden alle photoempfindlichen Zonen nacheinander durch die induzierte Inversionsschicht für das Auslesen der in den Zonen in Form elektrischer Ladung gespeicherten Information kontaktiert. In einer Halbleiteranordnung nach der Erfindung wird aber das ingangssignal in onn eines elektrischen Signals der Gate-E3.ektrode zugeführt und in eine Modulation der Ausdehnung oder Länge der von der Gate-Elektrode induzierten Inversionsschicht umgewandelt.

Ein erster Typ Halbleiteranordnung

nach der Erfindung ist 'dadurch gekennzeichnet, dass, indem das analoge Eingangssignal der Gate-Elektrode

509849/0861

- η - 21-4-1975

zugeführt wird, nacheinander elektrische Verbindungen zwischen der Oberflächenzone vom zweiten Leitfähigkeitstyp und einer durch das analoge Signal bestimmten Anzahl von Oberflächengebieten gebildet werden, wobei jeweils über die Inversionsschicht zwischen den Oberflächengebieten und der Oberflächenzone ein elektrischer Strom fliesst, der ein elektrisches Ausgangssignal erzeugt, das dem elektrischen Anschluss entnommen wird.

Die genannten Oberflächengebiete können durch Verarmungsgebiete gebildet werden, die in dem Halbleitergebiet mit Hilfe eines zusätzlichen Elektrodensystems während oder gerade vor dem Induzieren der Inversionsschicht induziert werden können. Dieses Elektrodensystem kann z.B. aus einer Anzahl auf Abstand voneinander liegender Elektroden bestehen, die zwischen der Oberfläche des Halbleiterkörpers und dei" Gate-Eiektrode liegen und durch zwischenliegende Isolierschichten gegen diese Elektrode und diesen Körper isoliert sind. Während der Bildung der genannten elektrischen Verbindungen mit diesen Verarmungsgebieten mit Hilfe der Inversionsschicht können Ladungsträger vom zweiten Leitfähigkeitstyp über die Inversionsschicht von der Oberflächenzone vom zweiten

509849/0661

. 7532

_ 8 - 21-4-1975

Leitfähigkeitstyp in die Verarinungsgebiete fliessen, wodurch an dem elektrischen Anschluss dieser Oberflächenzone ein elektrischer Strom detektiert werden kann.

Eine bevorzugte Ausfuhrungsform der Halbleiteranordnung nach der Erfindung, die u.a. den Vorteil aufweist, dass ihre Herstellung besonders einfach ist, ist dadurch gekennzeichnet, dass die genannten Oberflächengebiete der Reihe durch Oberflächenzonen vom zweiten Leitfähigkeitstyp gebildet werden und dass Mittel, vorgesehen sind, mit deren Hilfe die Oberflächenzonen der Reihe elektrisch aufgeladen werden können, wobei die pn-Ubergänge zwischen den Zonen der Reihe und dem Halbleitergebiet vom ersten Leitfähigkeitstyp in der Sperrrichtung vorgespannt werden.

Dadurch, dass der Gate-Elektrode ein analoges Eingangssignal zugeführt wird, können mit einer durch das Eingangssignal bestimmten Anzahl von Zonen elektrische'Verbindungen hergestellt werden, wobei diese Zonen wieder entladen werden können. Diese Verbindungen mit Hilfe der sich verschiebenden Inversionsschicht können nacheinander dadurch hergestellt werden, dass z.B. der Gate-Elektrode noch eine

509849/0661

_ 9 - 21-4-1975

sägezahnförmige Spannung zugeführt wird. An dem elektrischen Anschluss kann dabei eine der Anzahl von Zonen entsprechende Anzahl von Strom- oder Spannungsimpulsen detoktiert werden, wobei diese Impulse dann z.B. in einen Binärzähler eingeführt werden können.

Eine we'itere bevorzugte Ausführungsform ist dadurch gekennzeichnet, dass auf die Oberfläche gesehen, die Zonen der Reihe wenigstens praktisch völlig unter der Gate-Elektrode liegen und mit Hilfe der Gate-Elektrode kapazitiv aufgeladen werden können. In dieser bevorzugten Ausführungsform sind daher zum Aufladen der Zonen der Reihe keine zusätzlichen gesperrten pn-Übergänge erforderlich. Dadurch, dass ausserdem die Zonen der Reihe völlig oder wenigstens praktisch völlig unter der Gate-Elektrode liegen, kann eine Halbleiteranordnung nach dieser bevorzugten Ausführungsform eine besonders einfache und gedrängte Struktur aufweisen.

Ein zweiter Typ Halbleiteranordnung

nach der Erfindung ist dadurch gekennzeichnet, dass in dem Halbleitergebiet vom ersten Leitfähigkeitstyp eine Anzahl Oberflächenzonen vom zweiten Leit-

509849/0661

- 10 - 21-4-1973

fähigkeitstyp vorhanden sind, die je wenigstens teilweise unter der Gate-Elektrode liegen, je weiii gstens zeitweilig mit einem elektrischen Anschluss versehen sind, dem ein elektrisches Ausgangssignal entnommen werden kann, und die zugleich die genannten Oberflächengebiete der Reihe bilden, wobei in dem Halbleitergebiet vom ersten Leitfähigkeit styp eine weitere Zone vom zweiten Leitfähigkeitstyp vorhanden ist, die mit Hilfe der genannten Inversionsschicht mit den Zonen der Reihe verbunden werden kann. Die weitere Zone kann mit Hilfe einer Spannungsquelle an ein Bezugspotential angelegt sein, das über die Inversionsschicht an die Zonen d_er Reihe angelegt werden kann und als eine logische "1" zu betrachten ist, die von einem zweiten Bezugspegel zu unterscheiden ist, der als eine logische "O" zu betrachten ist. Dadurch, dass daher beim Betrieb geprüft wird, welche Zonen der Reihe und/oder welcher entsprechende' elektrische Anschluss einen "1"- (oder einen "O"-)Zustand aufweist, kann eine Information über die augenblicklichen Ausdehnung der Inversionsschicht und damit über die Grosse des Analogen Eingangssignals zu demselben Zeitpunkt erhalten werden.

509849/0661

_ 11 _ 21-4-1975

Eine weitere bevorzugte Ausführungs-

forra, die u.a. den Vorteil aufweist, dass, ungeachtet der Grosse des analogen Eingangssignals, nur

A
ein einziger elektrischer nschluss zugleich eine "1" aufweist, während die übrigen Anschlüsse den "O"-Zustand aufweisen, wobei die "1" sich in der Längsrichtung der Reihe von Zonen mit dem analogen Eingangssignal verschiebt, ist dadurch gekennzeichnet, dass an der Oberfläche eine zweite durch die Isolierschicht gegen das Halbleitergebiet isolierte Gate-Elektrode vorhanden ist, die zu den elektrischen. Anschlüssen der Reihe von Oberflächenzonen gehört und die, auf die Oberfläche gesehen, sich neben und praktisch parallel zu der zuerst genannten Gate-Elektrode über die Isolierschicht erstreckt und oberhalb eines Teiles jeder der Zonen der Reihe liegt, wobei in dem Halbleitergebiet vom ersten Leitfähigkeitstyp eine zweite sich praktisch parallel zu der zuerst genannten Reihe von Zonen erstreckende Reihe von Oberflächenzonen vom zweiten Leitfähigkeitstyp vorhanden sind, die sich je bis unterhalb der zweiten Gate-Elektrode erstrecken und je einen Teil des Elektrischen Anschlusses einer der Oberflächenzonen der ersten Reihe von Zonen bilden,

609849/0661

- 12 - 21-^-1975 .

wobei Mittel vorhanden sind, mit deren Hilfe elektrische Verbindungen zwischen den Zonen der ersten Reihe und den zugehörigen Zonen der zweiten Reihe mit Hilfe einer Inversionsschicht hergestellt werden können, die eine in einer zu der ersten und der zweiten Reihe von Zonen praktisch parallelen Richtung steuerbare Ausdehnung aufweist und mit Hilfe der zweiten Gate-Elektrode in dem Halbleitergebiet induziert werden kann und deren Ausdehnungsrichtung der der Inversionsschicht unter der zuerst genannten Gate-Elektrode praktisch entgegengesetzt ist, wobei das Eingangssignal ebenfalls der zweiten Gate-Elektrode zugeführt wird, wodurch ebenvalls die Ausdehnung der unter der zweiten Gate-Elektrode induzierten Inversionsschicht vom Eingangssignal gesteuert wird, wobei zwischen den Zonen der zweiten Reihe Kanalunterbrecher vorhanden sind, wodurch örtlich zwischen diesen Zonen eine Inversion des Leitfähigkeitstyps und damit die Bildung elektrischer "Verbindungen zwischen den Zonen der zweiten Reihe verhindert werden kann. Die Anordnung kann gegebenenfalls mit Hilfe von Hilfsspannungsquellen derart eingestellt werden, dass die' Inversionsschichten unter der ersten und der zweiten Gate-Elektrode, in einer

509849/0661

PHN. 753'2 - 13 - 23-4-1975

Richtung von der zweiten Reihe von Zonen zu der genannten weiteren Oberflächenzone gesehen, sich nur über einen Abstand gleich etwa der Breite der Zonen oder den Abständen zwischen den Zonen der ersten und der zweiten Reihe überlappen, wodurch jeweils nur eine direkte Verbindung von einer Zone der zweiten Reihe über die Inversionsschicht unter der zweiten Gate-Elektrode, die zugehörige Zone der ersten Reihe und die Inversionsschicht unter der ersten Gate-Elektrode zu der weiteren an ein Bezugspotential gelegten Oberflächenzone vom zweiten Leitfähigkeitstyp möglich ist. Die Zonen der zweiten Reihe können leitend mit den Eingangsleitungen z.B. eines Auslesespeichers verbunden sein, in dem das Ausgangssignal zu einer binären Zahl verarbeitet wird, wobei jeweils nur eine Eingangsleitung zugleich adressiert wird.

Die Gate-Elektrode ist vorzugsweise

aus einem geeigneten Widerstandsraaterial hergestellt, um die Energieableitung infolge des über der Gate-Elektrode angelegten Potentialgefälles auf einen annehmbaren niedrigen Pegel zu beschränken. Der Spannungsunterschied zwischen den Enden der Gate-Elektrode wird u.a. durch die Gesamtlänge der Gate-

509849/0661

2 b 2 O 6 O 8

PIIN. 7532 - \k - 23-^t- 1975

Elektrode, die mit der Anzahl Zonen und der mit dieser Anzahl korrelierten gewünschten Genauigkeit der Anordnung zusammenhängt, dux*ch die Grosse und die gegenseitigen Abstände der Zonen bestimmt.

Eine weitere bevorzugte Ausführungsform einer Halbleiteranordnung nach der Erfindung, die u.a. den Vorteil aufweist, dass bei einem gegebenen maximalen Spaimungsunterschied zwischen den Enden der Gate-Elektrode eine günstige Potentialverteilung über die Gate-Elektrode erhalten werden kann, ist dadurch gekennzeichnet, dass die oberhalb der Oberflächengebiete der Reihe liegenden Teile der Gate-Elektrode einen verhältnismässig niedrigen Widerstand und die zwischen den Oberflachengebieten liegenden Teile der Gate-Elektrode einen verhältnismässig hohen Widerstand aufweisen. In dieser bevorzugten Ausführungsform kann ein verhältnismässig grosses Potentialgefälle über denjenigen Teilen der Gate-Elektrode erhalten werden, die, auf die Oborfläche gesehen, zwischen den Oberflachendebloten liegen, während das Potentialgofülle über den oberhalb der Oberflächengebiete liegenden Teilen der Gate-Elektrode nur verhältni p/näss ig: klein sein kann. Dies kann insbesondere vorteilhaft sein, wenn ein

509849/0661

PHN. 7532 - 15 - 23-^-1975

grosses Diskriininierungsverrnögen erforderlich ist und/oder wenn z.B. die gegenseitigen Abstände der Oberflächengebiete nur klein sind.

Mit Vorteil kann die Gate-Elektrode durch eine auf der Isolierschicht angebrachte Siliciumschicht gebildet verden. Eine derartige Schicht kann z.B. in ormeiner hochohmigen und meist polykristallinen Schicht angebracht verden, die zur Bildung der niederohmigen Teile oberhalb der Oberflächengebiete örtlich mit Gebieten mit einer hohen Dotierungskonzentration versehen sein kann.

Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es zeigen:

Fig. 1 eine Draufsicht auf einen Teil einer Halbleiteranordnung nach der Erfindung,

Fig. 2 einen Querschnitt durch diese Halbleiteranordnung längs der Linie H-II in Fig. 1,

Fig. 3 den Verlauf der von der in

dieser Ausführungsform verwendeten Spannungsquelle gelieferten sägezahnförmigen Spannung als Funktion der Zeit t,

Fig. h das elektrische Ausgangssignal

509849/0661

2620608

PHN. 7532 . - 16 - 23-^-1975

dieser Halbleiteranordnung als Funktion der Zeit t,

Fig. 5 den Verlauf des Potentials

über der Gate-Elektrode in der betroffenden Halbleiteranordnung,

Fig. 6 eine Draufsicht auf einen Teil

einer zweiten Ausführungsform einer Halbleiteranordnung nach der Erfindung,

Fig. 7 einen Querschnitt durch diese zweite Aus führujigs form längs der Linie VII-VII in Fig. 6,

Fig. 8 einen Querschnitt durch die Halbleiteranordnung nach Fig. 6 längs der Linie VIII-VIII in Fig. 6,

Figuren 9 und 10 eine schematische

Draufsicht auf einen Teil der Anordnung nach Fig. beim Betrieb,

Fig. 11 eine Draufsicht auf einen Teil

t ι

einer dritten Ausführungsform einer albleiteranordnung nach der Erfindung,

Fig. 12 einen Querschnitt durch die

Anordnung nach Fig. 11 längs der Linie XII-XII in Fig. 11,

Fig. 13 ein Ausgangssignal als Funktion der Zeit t beim Betrieb der Anordnung nach Fig. 11,

509849/O661

Fig. 14 eine weitere Abwandlung des an Hand der ersten Ausführungsform beschriebenen Analog-Digital-Wandlers.

Es sei bemerkt, dass die Figuren nur schematisch und nicht massstäblich gezeichnet sind.

Fig. 1 ist eine Draufsicht auf und

Fig. 2 zeigt einen Querschnitt längs der Linie Till in Fig. 1 durch einen Teil einer Halbleiteranordnung nach der Erfindung zum Digitalisieren eines analogen elektrischen Eingangssignals V , das von

einer Eingangsquelle oder Signalquelle 2 geliefert wird.

Die Halbleiteranordnung (auch als

Analog-Digital-Wandler bezeichnet) enthält einen Halbleiterkörper 1 aus Silicium mit einem an die Oberfläche 3 grenzenden n~leitenden Halbleitergebiet 4. Zu diesem Ilalbleitergebiet 4 kann der ganze Halbleiterkörper 1 gehören. Das Gebiet 4 kann der ganze Halbleiterkörper 1 gehören. Das Gebiet 4 kann jedoch auch nur ein Teilgebiet des Körpers 1 bilden und z.B. in Form einer η-leitenden epitaktischen Schicht auf einem Substrat 5 aus p-leitendem Silicium angebracht sein.

509849/066

An der Oberfläche 3 ist eine langgestreckte streifenförmige Gate-Elektrode 8 vorhanden,

LJ

die gegen das unterliegende albleitergebiet h durch eine zwischenliegende Isolierschicht 9 isoliert ist. Die Schicht 9, die in Fig. 1'der Deutlichkeit halber nicht dargestellt ist, wird durch eine Siliciumoxidschicht gebildet, aber kann naturgemäss auch aus anderen Materialien oder aus mehreren Teilsnhichten verschiedener Materialien bestehen.

In dem η-leitenden Halbleitergebiet

ist eine Reihe lokaler und auf Abstand voneinander liegender Öberflächengebiete 6 definiert, die je wenigstens teilweise unter der Gate-Elektrode 8 liegen und im vorliegenden Ausführungsbeispiel völlig unter der Gate-Elektrode gelegen sind.

Ausserdem sind Mittel vorgesehen, mit

deren Hilfe elektrische Verbindungen mit den genannten Oberflächengebieten 6 mittels einer Inversionsschicht hergestellt werden können, die in Fig. 2 durch die Löcher darstellenden Kreuzchen 7 bezeichnet ist. Zu diesen Mitteln gehört u.a. die Spannurigsquelle 12, die nachstehend noch näher beschrieben werden wird.

Die Inversionsschicht 7> die im vor-

509849/0661

PHN. 7532
_ 19 ·-. 24-4-1975 2b20608

liegenden Ausführuiigsbeispiel durch Induktion mit Hilfe der isolierten Gate-Elektrode 8 in dem Halbleitergebiet 4 erhalten werden kann, weist in einer zu der Reihe von Oberflächengebieten 6 parallelen Richtung eine steuerbare Ausdehnung auf. Im vorliegenden Ausführungsbeispiel bedeutet dies, dass die Länge der Inversionsschicht 7> von dem linken Ende der Figuren zu dem rechten Ende gesehen, mit Hilfe der Gate-Elektrode 8 steuerbar ist. Das Eingangssignal V , das von der Quelle 2 geliefert wird, wird über einen Kontakt 10 der Gate-Elektrode 8
zugeführt, wodurch die Ausdehnung der Inversionsschicht 7 vom Eingangssignal V gesteuert wird.

In dem η-leitenden Halbleitergebiet

4 ist eine p-leitende Oberflächenzone 13 vorhanden, die mit einem elektrischen Anschluss 14 versehen
ist. Das Ausgangssignal kann dem Anschluss 14 entnommen werden, der wenigstens zeitweilig mit
mindestens einem der Oberflächengebiete 6 leitend verbunden ist.

Zur Bildung einer Inversionsschicht

7 mit einer steuei'baren Ausdehnung kann z.B. eine Isolierschicht 9 mit einem Gradienten in der Dicke und/oder einem Gradienten in der Dielektrizitäts-

509849/0661

PHN. 7532 or o nc η ο

konstante oder ein Gradient in der Dotierungskonzentration im Halbleitergebiet h angewandt werden, wodurch ein Gradient in der Schwellwertspannung erhalten wird. In dem vorliegenden Ausführungsbeispiel enthält jedoch die Gate-Elektrode 8 zwei in der Nähe der Enden der Reihe von Oberflächengebieten 6 liegende Anschlusskontakte 10 und 11, wodurch über, der Gate-Elektrode 8 in einer zu der Reihe von Oberflächengebieten 6 parallelen Richtung ein Potentialgefälle erhalten werden kann, zu welchem Zweck die Anschlusskontakte 10 und 11 an den positiven bzw. negativen Pol der Spannungsquelle angeschlossen sind.

Wie ausserdem aus den Figuren 1 und ersichtlich ist, ist der Anschlusskontakt 10 mit einer Spannungsquelle 22 vei^bunden, die eine sägezalmförmige Spannung liefert. Dadurch können beim Zuführen des analogen Eingangssignals zu der Gate-Elektrode 8 nacheinander elektrische Verbindungen zwischen der p-leitenden Oberflächenzone 13 und einer durch das analoge Signal V bestimmten Anzahl von Oberflächengebieten 6 hergestellt werden. Dabei kann jeweils ein aus Löchern bestehender Strom von einer p-leitenden Zone 13 über die p-leitende In-

50984 9/0661

_ ₂₁..

versionsschicht in diese Oberflächengebiete fliessen, welcher Strom ein elektrisches Ausgangssignal erzeugt, das dem elektrischen Anschluss lh der p-leitenden Zone 13 entnommen werden kann.

Die Oberflächeiigebiete 6, die gegebenenfalls auch aus induzierten Verarniungsgebxeten bestehen können, werden in diesem Falle durch pleitende Halbleiterzonen 6 gebildet, die pn-Übergänge 10 mit dem η-leitenden Halbleitergebiet h bilden. Die Anordnung enthält Mittel zum elektrischen Aufladen der Zonen 6, wobei die pn-Übergänge 16 in der Sperrrichtung vorgespannt werden.

Zu diesen Mitteln gehört u.a. die

Gate-Elektrode 8, die, wie bereits bemerkt wurde, völlig oberhalb der p-leitenden Zonen 6 liegt, wodurch die Zonen 6 mit Hilfe der Gate-Elektrode kapazitiv aufgeladen werden können. Die Zonen 6 können dann wieder über die Inversionsschicht 7 leitend mit der p-leitenden Oberflächonzone 13 verbunden und dabei entladen werden, wodurch ein Entladungsstrom durch einen Widerstand 15 fliesst, der als ein Spannungsimpuls an einer Klemme 18 detektiert und z.B. einem Binärzähler I9 zugeführt werden kann.

509849/0661

_ ₂₂ _ lZk-?975 25 2 05 08

Die Gate-Elektrode 8 wird im hier beschriebenen Ausführuiigsbeispiel durch eine auf der Oxidschicht 9 angebrachte Schicht aus jiolykristallinem Silicium gebildet. Wie in Fig. 2 angegeben ist, weisen die oberhalb der Zonen 6 liegenden Teile 20 der Gate-Elektrode einen verhältnismässig niedrigen spezifischen Widerstand auf, während die zwischen den Teilen 20 liegenden Teile 21 einen verhältnismässig hohen spezifischen Widerstand aufweisen. Diese hochohmigen Teile, die oberhalb der Oberflächenteile des Halbleitergebietes k liegen, in dem die Inversionsschicht 7 induziert wird, ermöglichen eine günstige Verteilung des Potentialgefälles über die Gate-Elektrode.

In Fig. 5 ist das Potentialgefälle

übei? der Gate-Elektrode 8 von dem Anschlusskontakt 11 am linken Ende der Gate-Elektrode bis zu dem Anschlusskontakt 10 am rechten Ende derselben dargestellt, wobei der Spannungsunterschied zwischen den Anschlusskontakten 10 und 11, der von der Spannungsquelle 12 geliefert wird, mit V₁ „ bezeichnet ist. Die Kpanmmgsgradienteri treten im wesentlichen an dun Stellen der hochohmigen Teile 21 auf und können dadurch - bei gleichbleibendem V₁„ - grosser

509849/O661

. 7532 25⁹0608

_ 23 - 2*4-^-1975

sein, als wenn die ganze Gate-Elektrode 8 einen gleichmässigen spezifischen Widerstand aufweisen würde.

Es sei bemerkt, dass die niederohmigen Teile 20 und die hochohmigen Teile 21 der Gate-Elektrode 8 - gleich wie die Oxidschicht 9 - der Deutlichkeit halber in Fig. 1 nicht dargestellt sind.

Die Gate-Elektrode 8 ist über den

p-leitenden Zonen 6 mit einer vei^unreinigung zur Bilder der Teile 20 mit einem verhältnismässig niedrigen spezifischen Widerstand dotiert. Die hochdotierten niederohmigen Teile 20 der polykristallinen Siliciumschicht sind von einander durch die hochohmigen Teile 21 getrennt, die durch das ursprüngliche niedrigdotierte polykristalline Halbleitermaterial gebildet sein können.

Zur Herstellung der hier beschriebenen Halbleiteranordnung können die allgemein bekannten Halbleitertechniken angewendet werden. Die Dicke und der spezifische Widerstand des pleitenden Substrats 5 sind nicht kritisch und betragen etwa 250 /um bzw. 0,5 -5Q>.cm, während die Dicke und der spezifische Widerstand der η-leitenden

509849/0661

PHN. 7532

epitaktischen SiIiciumschicht (die auch nicht kritisch sind) etwa 5 /um bzw. 1-5 «ώ.cm betragen.

Die p-leitenden Oberflächenzonen 6

der Reihe weisen Abmessungen von etwa 20 /um χ 15 /um auf und sind in gegenseitigen Abständen von etwa 15 /um angebracht.

Die Isolierschicht 9 aus Siliciumoxid weist eine Dicke von etwa 0,2 /um auf. Die Gate-Elektrode 8 wird durch eine p-leitende polykristalline Schicht aus Silicium mit einer Dicke von etwa 0,2 /um gebildet.

Die Grosse des Potentialgefälles über der Gate-Elektrode 15» das von der Spannungsquelle 12 geliefert wird, wird u.a. durch die gegenseitigen Abstände der Zonen 6 und/oder durch die Gesamtanzahl der Zonen 6 bestimmt. Wie gefunden wurde, können befriedigende Ergebnisse·dadurch erzielt werden, dass Vp derart gewählt wird, dass an .den Stellen der hochohmigen Teile 21 der Gate-Elektrode 8 das Potentialgefälle etwa 50 V cm beträgt.

Auch an Hand der Figuren 3 und k wird nun die Wirkungsweise der Halbleiteranordnung näher erläutert. In Fig. 3 ist der Verlauf der Spannung V„₂, die von der Sägezahnspannungsquelle 22 geliefert

509849/0661

PHN. 7532 oroncno _ 25 -. 24-^-1975 2520608

wird, als Funktion der Zeit t dargestellt. In Fig. k ist das Potential V₁O an der Ausgangskiemme 18 als Funktion der Zeit t dargestellt.

Die Sägezalinspannungsquelle 22 ist,

wie schematisch in den Figuren 1 und 2 dargestellt ist, in Reihe mit der analogen Sig_naiq_Uen_e 2 angeordnet. Die Gate-Elektrode 8 kann' weiter mit einer Spaniiungsqelle 23 verbunden sein, mit deren Hilfe die Gate-Elektrode 8 auf einen geeigneten Gleichspannungspegel eingestellt werden kann. Wie weiter in den Figuren 1 und 2 angegeben ist, ist die epitaktische Schicht k über den schematisch dargestellten Leiter 2k mit Erde verbunden.

Der Einfachheit halber sei zunächst

angenommen, dass die von der Sig_liaiq_uen_e 2 gelieferte analoge Spannung V gleich 0 V ist. Die Spanriungs-

quelle 23 kann derart eingestellt werden, dass, wenn die von der Sägezahnspanmingsquelle 22 gelieferte Spannung O V beträgt (z.B. zu dem in Fig. 3 mit t_n bezeichneten Zeitpunkt), das Potential der Gate-Elektrode 8 an der Stelle des Kontakts 11 praktisch gleich der Schwellwertspannung ist.

Wenn nun die Spannung V_₂ zwischen t und t₁ zunimmt (siehe Fig. 3)» werden infolge der

509849/0661

kapazitiven Kopplung zwischen der Gate-Elektrode und den p-leitenden Zonen 6 die Potentiale der Zonen 6 ebenfalls zunehmen. Die pn-Übergänge 16 zwischen den p-leitenden Zonen 6 und dem geerdeten n-leitenden Gebiet 4 werden dabei in der Durchlassrichtung vorgespannt, wodurch Löcher aus den p-leitenden Zonen über die pn-Übergänge 16 in das η-leitende Gebiet injiziert werden können. Diese Löcher können als Minoritätsladungstx'äger in dem η-leitenden Gebiet rekombinieren oder, falls die Schicht 4 genügend dünn ist, zu dem p-leitenden Substrat 5 hin diffundieren und dort abgeführt werden. Zu diesem Zweck kann gegebenenfalls an das Substrat 5 eine negative Vorspannung angelegt werden, um den pn-Übergäng'-zwisc-hen dem Substrat 5 und der Schicht 4 in der Sperrrichtung vorzuspannen, wodurch eine befriedigende Ableitung injizierter Löcher aus der n-leitenden Schicht 4 möglich ist.

Zu dem in Fig. 3 mit t₁ bezeichneten Zeitpunkt nimmt die Sägezahnspannung V„p wieder auf O V ab. Infolge der kapazitiven Kopplung zwischen der Gate-Elektrode 8 und den p-leitenden Zonen 6 ebenfalls abnehmen. Die pn-Übergänge 16 zwischen den p-leitenden Zonen 6 und der η-leitenden Schicht

509849/0661

werden dabei in der Sperrrichtung vorgespannt, wodurch die in den Zonen 6 vorhandene negative Ladung in Form ionisierter Akzeptoratome nicht neutralisiert werden kann.

Zu dem Zeitpunkt t~ (siehe Fig. 3) nimmt die Sägezahnspannung V₁₂ unterhalb O V ab, wodurch bei der gegebenen Einstellung der Spannungsquelle 23 und bei einer analogen Signalspannung V = O V die Inversionsschicht 7 induziert wird,

wobei Löcher, die in Fig. 2 durch Kreuzchen dargestellt sind, zu der Oberfläche 3 der n-leitenden Schicht h gezogen werden und dort im n-leitenden Gebiet eine dünne p-leitendo Schicht bilden.

Infolge dos angelegten Spannungsabfalls über der Elektrode 8 mit Hilfe der Spannungsquelle 12 wird die Inversionsschicht 7 zuerst in der Nähe des Kontakts 11 am linken Ende der Gate-Elektrode gebildet und nimmt dann ihre Länge von dem Kontakt 1I zu dem Kontakt 10 am rechten Ende der Gate-Elektrode zu. Die Löcher, die für die wachsende Inversionsschicht 7 benötigt werden, werden aus der p-leitenden Zone 13 zugeführt, wodurch über den Widerstand 15 ein elektrischer Strom von Erde zu der Zone 13 fliesst. Dieser Strom wird, sofern dies für das Anwachsen

509849/0661

PHN. 7532· O C O DR ΠΩ

24-4-1975 ΙΟΔΌΌΟΟ

der Inversionsschicht 7 erforderlich ist, zwischen tp und t_ infolge der allmählich abnehmenden Spannung V„_o allmählich zunehmen, wodurch das Potential an der Ausklemme 18 ebenfalls allmählich abnehmen wird.

Zugleich werden durch die Inversionskanäle 7 die p-leitenden Zonen 6, die elektrisch aufgeladen sind, mit der p-leitenden Oberflächenzone 13 verbunden, und zwar derart, dass zunächst die am linken Ende der Reihe in der Nähe des Kontakts 11 liegende Zone 6 mit der Zone 13 verbunden wird, dann die neben dieser Zone liegende Zone, usw., bis schliesslich die am rechten Ende der Reihe in der Nähe-des Kontakts 10 liegende p-leitende Zone 6 mit der Zone 13 verbunden wird. Dabei wird, jeweils wenn die Inversionsschicht 7 eine p-leitende Zone 6 erreicht, diese Zone wenigstens grösstenteils entladen, wobei eine Menge Löcher in diese Zone fliesst und diese negative Ladung neutralisiert. Der damit einhergehende elektrische Strom äussert sich als Ein Spannungsimpuls an der Ausgangsklemme 18. In Fig. h ist zwischen t₂ und Ϊα eine Anzahl dieser Spannungsimpulse mit 25 bezeichnet.

509849/0661

Es sei bemerkt dass in Fig. 4 der

Deutlichkeit halber nur fünf solcher Impulse dargestellt sind: naturgemäss kann eine gleiche Anzahl von Spannungsimpulsen wie die Anzahl in dem Zeitintervall tp - t„ entladener Zonen detektiert werden.

Zu dem Zeitpunkt t„ nimmt die Spannung V₂₂ wieder zu, wodurch die induzierte Inversionskanäle 7 unterbrochen werden. Dabei wechselt die Spannung V.g ihr Vorzeichen und sinkt dann allmählich wieder auf O V (Erdpotential) ab, bis zum Zeitpunkt "t· ein neuer Zyklus anfängt.

Um nun ein analoges Spannungssignal

V in ein digitales Signal, z.B. eine binäre Zahl, umzuwandeln, kann auf folgende Weise verfahren werden. Die Spannungsquelle 23 wird auf eine derartige Spannung eingestellt, dass bei V = O V während

des ganzen Zyklus der Sägezahnspannung V₂₂ keine Inversionsschicht 7 gebildet wird, wobei jedoch zu dem Zeitpunkt, zu dem V„„ minimal ist, das Potential der Gate-Elektrode an der Stelle des Kontakts 11 am linken Ende praktisch gleich der Schwellwertspannung ist. In dieser Situation können die Zonen 6 während des Zyklus der Sägezahnspannung V„„ zwar aufgeladen

509849/0661

PHN. 753?-. _ 30 - 24-4-1975

aber nicht entladen werden.

Falls jedoch ein analoges Spannungssignal V von der Spannungsquelle 2 der Gate-Elektrode 8 zugeführt wird, kann von einem durch die analoge

Spannung V bestimmten Zeitpunkt an wieder eine a

Inversion an der Oberfläche 3 auftreten. Dabei wird wieder eine Inversionsschicht 7 induziert, die sich von dem Kontakt 11 her zu dem Kontakt 10 über einen Abstand ausbreitet, der durch die Grosse des analogen Signals bestimmt wird, wodurch ebenfalls die Anzahl von Zonen 6, die von dem Kontakt 11 zu dem Kontakt 10 hin über die Inversionsschicht 7 nacheinander mit der Zone 13 verbunden und zugleich entladen werden, durch das analoge Signal V be-

stimmt wird.

In Fig. h ist beispielsweise ebenfalls die Ausgangsspannung V₁O dargestellt, falls an die Gate-Elektrode 8 ein - negatives - analoges Spannungssignal ungleich O V angelegt wird. Zu dem mit t„ bezeichneten Zeitpunkt wird die Sägeza.hn-

v-

spannung V_p~ kleiner aus O V, wie aus Fig. 3 ersichtlich ist. Infolge der Spannung V„„, die von der Quelle 23 geliefert wird, tritt jedoch unter der Gate—Elektrode noch keine Inversion des Leit-

509849/0661

PIIN. 7532.

fähigkeitstyps auf. ¥enn nun das analoge Signal gleich oder praktisch gleich O V ist, tritt während des ganzen Sägezahnzyklus keine Inversion auf. Wenn jedoch das analoge Signal ungleich O V ist, kann von einem bestimmten, zwischen tp, und t liegenden Zeitpunkt an wieder eine Inversion unter der Gate-Elektrode auftreten. Von diesem Zeitpunkt an, der in Fig. h mit ts bezeichnet ist, wird wieder ein elektrischer Strom durch den Widerstand 15 zum Aufbau der Inversionsschipht fliessen. Die Anzahl von Zonen 6, die nacheinander durch diese Inversionsschicht 7 elektrisch verbunden werden, wird durch das analoge Signal V

bestimmt. Falls von dem Ansclilusskontakt 11 her drei Zonen kontaktiert werden, werden an der Ausgangsklemme 18 nacheinander drei Spannungsimpulse detektiert werden können, wie in Fig. h dargestellt ist. Diese Spannungsimpulse können über ein Filter 27 in einen Binärzähler 19 eingeführt und in eine binäre Zahl umgewandelt oder auf andere Weise weiter verarbeitet werden. Das Filter 27, das nur schematisch dargestellt ist, kann ein Hochfrequenzfilter sein, das nur die durch Hochfrequenzsignale gebildeten Impulse 25 durchlässt und die

509849/0661

PHN. 7532. ο ε: ο nc no _ 32 - 24-4-1975 2bZÜbUö

infolge der sich ausdehnenden oder sich, einschränkenden Inversionsschicht 7 auftretenden Störsignale zurückhält.

Die Empfindlichkeit der Halbleiteranordnung kann u.a. mit Hilfe des Spannungsabfalles über der Gate-Elektrode 8 eingestellt werden. In dem hier beschriebenen Ausführungsbeispiel, in dem der Spannungsabfall über der Gate-Elektrode 8 an den Stellen der hochohmigen Teile 21 zwischen den Zonen

6 etwa 50 v/cm beträgt und der Abstand zwischen den Zonen 6 etwa 15 /^um ist, entsprechen die Spannungs-.impulse 25 einer Zunahme von etwa 75 mV des analogen Eingangssignals V .

An Hand der Figuren 6 und 7 wird eine zweite Ausführungsform einer Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Signals nach der Erfindung beschrieben.

Die Anordnung enthält einen Halbleiterkörper, der die gleiche Zusammensetzung wie der Halbleiterkörper nach der vorhergehenden Ausführungsform aufweisen kann. In den Figuren 6 und

7 ist nur das η-leitenden Oberflächengebiet 31 dieses Körpers dargestellt.

An einer Oberfläche 30 ist eine durch

509849/0661

_ 33 -

Siliciumoxidechicht 35 gegen den Halbleiterkörper isolierte Gate-Elektrode 47 (weiter als erste Gate-Elektrode bezeichnet) als eine streifenförmige Schicht aus polykristallinem Silicium vorhanden.

In dem η-leitenden Oberflächengebiet ist wieder eine Reihe p-leitender Oberflächenzonen 50 definiert. Mit diesen Zonen können wieder elektrische Verbindungen mit Hilfe einer Inversionsschicht 51 (siehe Figuren 9 und 1O) mit einer in einer zu der Reihe von Zonen 50 praktisch parallelen Richtung steuerbaren Ausdehnung gebildet werden. Zu diesem Zweck ist über der Gate-Elektrode 47» mit deren Hilfe die Inversionsschicht 51 in dem Halbleitergebiet 31 indtiziert werden kann, ein Spannungsabfall mittels der Spannungsquelle 49 angelegt, wodurch die Inversionsschicht 51> von dem linken Ende der Gate-Elektrode 47 her gesehen, in der Längsrichting der Reihe von Zonen 50 in Länge zu- oder abnehmen kann.

Das Eingangssignal V wird der Gate-Elektrode 47 zugeführt, wodurch die Ausdehnung (Länge) der Inversionsschicht vom Eingangssignal

V gesteuert wird,
a

Die Zonen 50, die, wie aus Fig. 6

509849/0661

PHN. 7532 ο c-o η-en ο

ersichtlich, ist, wenigstens teilweise unter der Gate-Elektrode 47 liegen, sind wenigstens zeitweilig mit elektrischen Anschlüssen versehen, denen ein elektrisches Ausgangssignal entnommen werden kann. Darauf wird nachstehend noch näher eingegangen werden.

In dem Halbleitergebiet 31 ist ausserdem eine weitere p-leitende Oberflächenzone 4o vorhanden, die mit Hilfe der Inversionsschicht 51 mit den Zonen 50 der Reihe elektrisch verbunden werden kann.

An der Oberfläche 30 des Halbleiterkörpers ist, wie u.a. aus Fig. 6 ersichtlich ist, eine zweite durch die Isolierschicht 35 gegen das Halbleitergebiet 31 isolierte Gate-Elektrode 34 vorhanden. Die zweite Gate-Elektrode 34, die, gleich wie die erste Gate-Elektrode 47» als eine stx^eif en-· förmige Schicht aus polykristallinem Silicium angebracht ist, gehört zu den elektrischen Anschlüssen der Reihe von Oberflächenzonen 50 und erstreckt sich, auf die Oberfläche 30'gesehen, neben und praktisch parallel zu der ersten Gate-Elektrode 47 .auf der Isolierschicht 35 und teilweise oberhalb der pleitenden Oberflächenzonen 50.

509849/0661

pun. 7532 on o nc no -■35- 24-4-1975 2520608

In dem η-leitenden Halbleitergebiet 31 ist eine zweite Reihe p-leitender Oberflächenzonen 32 vorhanden, die sich, auf die Oberfläche 30 gesehen, praktisch parallel zu der Reihe von Zonen 50 erstreckt.

Die p-leitenden Zonen 32 erstrecken

sich je bis unterhalb der zweiten Gate-Elektrode ^h und bilden je einen Teil des elektrischen Anschlusses einer der p-leitenden Oberflächenzonen 50 der ersten Reihe von Zonen. Zu diesem Zweck sind Mittel, zu denen u.a. die Spannungsquelle 36 gehört, zur Herstellung elektrischer Verbindungen zwischen den pleitenden Zonen 50 der ersten Reihe und der zugehörigen p-leitenden Zone 32 der zweiten Reihe mit Hilfe einer Inversionsschicht 33 (siehe Figuren 9 und 10) vorgesehen.

Die p-leitende■Inversionsschicht 33» die mit Hilfe der Gate-Elektrode -3k in dem HaIbleitergebiet 31 induziert werden kann, weist eine in einer zu der ersten und/oder der zweiten Reihe p-leitender Zonen parallelen Richtung steuerbare Ausdehnung auf. Dabei ist die Ausdehnungsrichtung der Inversionsschicht 33 der Ausdehnungsrichtung der Inversionsschicht 51 unter der ersten Gate-

509849/0661

PHN. 7532 ο c ο η-en Q

36-. 24-4-1975 2o20d0ö

Elektrode 47 entgegengesetzt, u.a. dadurch, dass über der Gate-Elektrode ein Spannungsgradient mit Hilfe der Quelle 36 angelegt wird, der dem Spannungsabfall über der ersten Gate-Elektrode 47 entgegengesetzt ist. Im vorliegenden Ausführungsbeispiel kann die Länge der Inversionsschicht 33 vom rechten Ende der Figur nach links' zunehmen.

Das Eingangssignal V (oder V. )

a xn

wird ausser der ersten Gate-Elektrode 47 auch der zweiten Gate-Elektrode 34 zugeführt, wodurch auch die Ausdehnung der unter der zweiten Gate-Elektrode 34 induzierten Inversionsschicht 33 vom analogen Eingangssignal V gesteuert wird.

Zwischen den p-leitenden Oberflächenzonen 32 sind Kanalunterbrecher angebracht, die im vorliegenden Ausführungsbeispiel durch hochdotierte η-leitende Zonen 46 gebildet werden, wodurch örtlich zwischen den p-leitenden Zonen 32 eine Inversion des Leitfähigkeitstyps und damit die Bildung elektrischer Verbindungen zwischen den Zonen 32 der Reihe verhindert weden kann. Dadurch können die p-leitenden Zonen 32 der Reihe nach über die pleitende Inversionsschicht 33» die zugehörigen p-leitenden Zonen 50 und die Inversionsschicht 51

509849/0661

mit der p-leitenden Oberflächenzone 4O und dadurch mit der Spannungsquelle 41 elektrisch, verbunden werden.

¥ie weiter aus Fig. 6 hervorgeht,

sind die Zonen 32 mit Anschlusskontakten 42 versehen, die elektrisch mit den nur schematisch dargestellten Eingangsleitungen 45 z.B. eines Auslesespeichers (read-only memory) verbunden sein können.

Die elektrischen Verbindungen

zwischen den Eingangsleitungen 45 des Speichers 43 und den Kontakten 42 sollen sich dabei nicht auf ohmsche Verbindungen beschränken, sondern können auf vielerlei ¥eise gebildet werden und z.B. je eine Verstärkerstufe zum Verstärken der dem Speicher

43 zuzuführenden Signale enthalten. Eine derartige Verstärkerstufe kann z.B. einen Flipflop enthalten, der ebenfalls in dem Halbleiterkörper 31 integriert ist.

Der Auslesespeicher, der in Flg. 6

nur schematisch durch das Blockdiagramm 43 dargestellt ist, kann das über die Zonen 32 und die Kontakte 42 zugeführte elektrische Signal z.B. in eine binäre Zahl umwandeln, die den Ausgangsleitungeii

44 entnommen werden kann.

509849/0661

PHN 7532

Zur Erläuterung der Wirkungsweise

der Halbleiteranordnung nach dem vorliegenden Ausführungsbeispiel ist in den Figuren 9 und 10 in Draufsicht ein Teil der Anordnung dargestellt, welcher Teil die p-leitenden Zonen 50 und die pleitende Zone ^O enthält. Ausserdem sind in diesen Figuren die Inversionsschichten 33 und 51 für verschiedene Grossen des zugeführten analogen Eingangssignals- dargestellt. Die Gate-Elektroden 34 und 47 oberhalb der Inversionsschichten 33 und 51 sind der Deutlichkeit halber in diesen Figuren, gleich wie die isolierende Oxidschicht 35 j nicht dargestellt.

Es wix'd angenommen, dass die Spannungsgradienten über den Gate-Elektroden 34 und 47, die praktisch entgegengesetzte Richtungen aufweisen, praktisch die gleiche Grosse haben.

Das analoge Eingangssignal V_. , das

von dei¹ Eingangssignalquelle geliefert wird, kann ein GIeichspannungssignal sein, das über ein Potentiometer 52 (Fig. 6) angelegt wird, dessen Mittelanzapfung an Erde gelegt ist und das weiter über die Spannungsquellen 37 und 53 elektrisch mit den Gate-Elektroden 34 und 47 verbunden ist. Dadurch wird der Gate-Elektrode 47 ein analoges Signal

509849/0661

-39 - 25-^;*-i975

V = 4"^ν· und der Gate-Elektrode Jh ein analoges a xn

Signal -V = -4"V. zugeführt. Falls V. eine Wech-^& a ² xn ^& xn

selspannung ist, kann statt eines Potentiometers 51 ein Transformator verwendet werden, dessen Ausgangsklemmen mit den Gate-Elektrode "}k und '+7 verbunden sind.

Die Spannungsquelle 37 wird derart eingestellt, dass bei einem Eingangssignal V. =0

(oder V = θ) das Potential der Gate-Elektrode 3k Sl

an der Stelle des Anschlusskontaktes 38 praktisch gleich der Schwellwertspannung ist, so dass in dem Halbleiterkörper unter dieser Gate-Elektrode gerade keine oder höchstens eine Inversionsschicht 33 in der Nähe des Anschlusskontakts 38 induziert wird, der, wie in Fig. 10 dargestellt ist, keine Verbindung mit den Zonen 32A, B, C usw. bildet. Es sei bemerkt, dass in den Figuren' 9 und 10 die p-leitenden Zonen 32, gleich wie die p-leitenden Zonen 50, um sie voneinander zu unterscheiden, mit 32A, 32B usw. bzw. mit 50A, 50B, 50C bezeichnet sind.

Zu gleicher Zeit wird das Potential der Gate-Elektrode ^7 in der Nähe des Anschlusskontaktes ^8 mittels der Spannungsquelle 53 (siehe Fig. 6) ebenfalls auf die Schvellwertspannung ein-

509849/0661

gestellt. Infolge des Spannungsabfalls, der mit Hilfe der Spannungsquelle 49 über der Gate-Elektrode 47 angelegt ist, wird dabei im Halbleiterkörper eine p-leitende Inversionsschicht 51 (siehe Fig. 10) induziert, die sich unter praktisch der ganzen Gate-Elektrode 47 erstreckt und alle Zonen 50 unter dieser Gate-Elektrode mit der p-leitenden Zone 4o verbindet. Dadurch, dass die Zonen J2 nicht mit den Zonen 50 über die Inversionsschicht 33 elektrisch verbunden sind, ist keine der Zonen mit der zusätzlichen Zone 40 verbunden, wodurch auch keine der Eingangsleitungen 45 des Auslesespeichers ^3 adressiert oder selektiert werden kann.

Wenn nun über das Potentiometer 52

ein Eingangssignal zugeführt wird, wobei der Gate-Elektrode 34 das analoge Signal -V und der Gate-Elektrode 47 das analoge Signal +V zugeführt wird,

wird die Ausdehnung oder Länge der Inversionsschicht 51 unter der Gate-Elektrode 47 abnehmen, wodurch der Rand 55 der Inversionsschicht 51 sich nach links verschiebt. Dadurch werden die Zonen 5OA, 5OB, 50C (abhängig von der Grosse des zugeführten Signals) keine elektrischen Verbindungen mehr mit der pleitenden Zone 50 bilden (siehe Fig. 9)·

509849/0661

PHN. 7532 ο co nc n Q

-41- 25-4-1975 2 b ZUD UO

Zugleich, wird die Inversionsschicht

33 unter der Gate-Elektrode 34 in ihrer Länge zunehmen, wodurch der Rand 54 der Inversionsschicht 33 sich ebenfalls nach links verschiebt. Dabei sei bemerkt, dass die Inversionsschicht 33 tatsächlich aus einer Anzahl durch die Kanalunterbrecher 46 voneinander getrennter Teilschichten aufgebaut ist, so dass unter dem Ausdruck "in Länge zu- oder abnehmen" auch eine Längenänderung in einer ununterbrochenen Reihe gesonderter Teilinversionsschichten 33 zu verstehen ist.

Dadurch, dass die Gradienten über den Gate-Elektroden einander praktisch gleich sind, gleich wie die zugeführten analogen Signale, werden die Ränder 54 und 55 der Inversionsschichten 33 bzv. 51 sich über praktisch gleich grosse Abstände nach links verschieben. In Flg. 9 ist die Situation dargestellt, in der durch die Inversionsschicht 33 nur elektrische Verbindungen zwischen den p-leitenden Zonen 32A, B, C und D einerseits und den p-leitenden Zonen 5OA, B, C und D andererseits hergestellt werden. Zugleich sind nur zwischen den p-leitenden Zonen 5OD, P, G und H der angegebenen Zonen einerseits und der p-leitenden Zone 4θ anderer-

509849/0661

PHN. 7532 ?R?nfiO8 25-4-1975 "^ZUDUO

selts mit Hilfe der Inversionsschicht 51 elektrische Verbindungen dargestellt.

Daher ist die Zone 32D der dargestellten Zonen 32 in der in Fig. 9 gezeigten Situation die einzige Zone 32, die elektrisch mit der p-leltenden Oberflächenzone 4O und dadurch mit der Spannungsquelle 41 \^erbunden ist, wodurch die über den Kontakt 42 elektz^isch mit dei- Zone 32D verbundene Eingangsleitung 45 des Auslesespeichers 43 selektiert wird.

Auf diese Weise kann die von der

. Spannung sexuelle 4i gelieferte Spannung in Abhängigkeit von dem analogen Eingangssignal V. (v ) sich

xn a

entlang der Zonen. 32 verschieben, wobei eine der Eingangsleitungen 45 des Auslesespeichers 43 adressiert wird. Bei zunehmendem Eingangssignal werden nacheinander die Zonen 32A, B, C, D usw. elektrisch mit der Quelle 41 verbunden werden können, wodurch am Ausgang eine zunehmende binäre Zahl ausgelesen werden kann.

Die Anzahl Zonen 32 und/oder 50 damit die Anzahl Eingangs1eitungen des Auslesespeichers 43 wird u.a. durch die erforderliche Genauigkeit bestimmt, ^ine Genauigkeit von etwa 1 ^o bei einer

509849/066 1

7532 . oc-οηκηρ

bestimmten Grosse des Eingangssignals V. erfordert ein binäres. Ausgangssignal von sieben Bits. Dies entspricht etwa Reihen von 128 Zonen 32 bzw. 50. Eine derartige Anordnung kann noch durch die bekannten Halbleitertechniken auf einfache Weise hergestellt werden.

In den Figuren 11 und 12 ist in

Draufsicht bzw. im Querschnitt ein Teil einer weiteren Ausführimgsform einer Halbleiteranordnung

J. JL

nach der Erfindung dargestellt. Diese Halbleiteranordnung, deren entsprechende Teile mit den gleichen Bezugsziffern wie die Halbleiteranordnung nach dem zuerst beschriebenen Aüsfülirungsbelspiel bezeichnet sind, ist eine Abwandlung des ersten Ausführungsbeispiels und enthält wieder eine Gate-Elektrode 8, die durch die Isolierende Oxidschicht 9 gegen das η-leitende Halbleitei-gebiet h isoliert ist. In dem η-leitenden Gebiet h ist eine Reihe von Oberflächengebieten 6 definiert, die durch je eine p-leitende Oberflächenzone gebildet werden und mit Hilfe einer eine steuerbare Ausdehnung aufweisenden Inversionsschicht mit der p-leitenden Oberflächenzone 13 elektrisch verbunden werden können. Pie Zone 13 ist mit einem Anschluss 1^1 versehen, der

509849/0661

. 7532 25-^-1975

über den Widerstand 15 mit Erde verbunden ist. Der Anschluss 14 ist weiter mit einer Ausgangsklemme 18 zur Entnahme eines elektrischen .Ausgangssignals versehen.

Zur Unterdrückung elektrischer Störsignale, die in das Ausgangssignal infolge der Ausdehnung oder Einschränkung der Inversionsschicht eingeführt werden, ist auf der Isolierschicht 9 eine weitere Gate-Elektrode 60 angebracht, deren Struktur praktisch gleich der der Gate-Elektrode 8 oberhalb der p~leitenden Zonen 6 ist.

In dem Halbleitergebiet k ist eine

weitere p-leitende Oberflächenzone 61 vorhanden, die ebenfalls mit einem elektrischen Anschluss 62 versehen ist, der über einen Widerstand 63, dessen Grosse praktisch gleich der des Widerstandes 15 ist, elektrisch mit Erde verbunden ist. Der Anschluss 62 ist weiter mit einer Anschlussklemme 6k versehen, der elektrische Signale entnommen werden können.

Wie ausserdem aus Fig. 11 ersichtlich ist, ist das rechte Ende bzw. das linke Ende der Gate-Elektrode 60 leitend über die schematisch dargestellten Leiter 65 mit dem rechten Ende bzw. dem linken Ende der Gate-Elektrode 8 verbunden. In dem

509849/0661

PIiN. 7532

Halbleitergebiet k wird dadurch zugleich mit der p-leitenden Inversionsschicht 7 unter der Gate-Elektrode 8 eine zweite Inversionsschicht 66 unter der Gate-Elektrode 6o induziert. Die Länge der Inversionsschicht 66 wird, von dem linken Ende der Gate-Elektrode 60 zu dem rechten Ende der Gate-Elektrode 6O gesehen, auf praktisch gleiche Weise wie die Inversionsschicht 7 iii Abhängigkeit von der Signalquelle 2 und/oder der Sägezahnspannungsquelle 22 moduliert. Die mit der Modulation der Inversionsschichten 7 und 66 einhergehenden elektrischen Ströme durch die Widerstände 15 und 63 sind daher praktisch einander gleich.

In Fig. 13 ist die Differenzspannung

V₁O-V,-. J als Funktion, der Zeit t dargestellt. Wie aus dieser Figur ersichtlich ist, weist der Spannungsunterschied zwischen den Ausgangsklemmen 18 und 6k praktisch nur die Spannungsimpulse 25 auf, die durch das Entladen der p-leitenden Zonen 6 herbeigeführt werden, während die Störsignale infolge der Modulation der Inversionsschicht 7 praktisch völlig ausgeglichen werden. Das Ausgangs signal kann nun unmittelbar z.B. in den Binärzähler 19 ein geführt werden, wobei das Filter 27, das in dem

509849/0661

pun. 75-32 9R9D60 _ 2,6 - 25-4-1975 ^ZDZUDU

ersten Ausführungsbeispiel verwendet wurde, überflüssig ist.

Fig. *\k zeigt eine weitere Abwandlung des an Hand des ersten Ausführungsbeispiels beschriebenen Analog-Dig:Ltal~¥andlex's. Die' Anordnung nach dem vorliegenden Ausführungsbeispiel unterscheidet sich insbesondere darin von der Anordnung nach dem ersten Ausführungsbeispiel, dass die Oberflächengebleto, entlang deren sich die Inversionsschicht "/ verschiebt, nicht durch p-leitende Oberfiachen'ionon 6, soriäai'n durch indtizierte Gebiete 70 gebildet vorden, Zu diesem Zweck sind auf der isolierenden Oxidschicht 9 Elektroden 71 angebracht, die leitend miteinander verbunden sein können. Indem an die Elektroden 7^ eine negative .Spannung angelegt wird, wsrden die duxch gestrichelte Linien dargestellten tiefen Verarraungsgebiete 70 gebildet. Diese induzierten Gebiete 70 können dann mit Hilfe der p-leitenden Inversionsschicht 7 nacheinander mit der p-leitenden Zone 13 auf gleiche Weise wie die p~leitendon Oberflächenzonen 6 im ersten Ausführung-sbeispiol verbunden werden. Die Aiisahl Gebiete 70, die mit der Zone 13 verbixtiden wird (wobei in den Gebieten 70 die Inversionsschichtun 73 gebildet

509849/0661

PHN. 7532

werden) und die diese'r Anzahl entsprechende Anzahl der Ausgangsklemine 18 entnelimbarer Spannungsimpuls« sind dann wieder ein Mass für das Analoge Spannungssignal, das über die Quelle 2 der Gate-Elektrode 8 züge fuhrt wird.

Es sei bemerkt, dass die induzierten Gebiete 70 und die Elektroden 71 - die durch die isolierende Oxidschicht J2. gegen die Gate-Elektrode 8 isoliert sind - sich, auf die Oberfläche gesehen, im vesentliehon neben der Gate-Elektrode 8 erstrecken können, während, im Gegensatz ?.ura ersten Ausführungsbeispiel, die mit Hilfe der Gate-Elektrode 8 aufzuladenden p-leitenden Zonen 6 im wesentlichen nicht unter der "Gate-Elektrode liegen sollen. Die Gebiete 70 brauchen sich nur derart weit unter die Gate-Elektrode 8 zu erstrecken, dass mit Hilfe der Inversioiiüschiclitcn 7 elektrische Verbindimgen zwischen der p-leitendcn Zone 13 und den induzierten Gebieten 70 hergestellt werden können.

Es dürfte einleuchten, dass sich die Erfindung nicht £tuf die oben beschriebenen Ausführ ungsformen beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann noch Adele Abwandlungen möglich sind.

509849/0661

PHN. 7532

So können z.B. die Leüfähigkeits-

typen in den beschriebenen Atisführungsbeispielen umgekehrt werden, wobei gleich.fal3.s- die Polaritäten der angelegten Spannungen oder Spannungsunterschiede umgekehrt werden müssen.

Auch können statt der hier genannten Materialien andere Materialien Anwendung finden. So können z.B. die Gate-Elektrode 8 im ersten Ausführungsbeispiel und/oder die Gate-Elektroden 3k und k-7 im zweiten Ausführungsbeispiel statt aus polykristallinem Silicium auch aus einem geeigneten Metall, z.B. Aluminium oder Bleioxid, hex^gestellt sein.

Statt der hochdotierten Zonen k6 im zweiten Ausführungsbeispiel können auch andere Kanalunterbrechungsmittel, wie z.B. eine örtliche Verdickung der Isolierschicht 35» angewendet werden.

Im ersten und im dritten Ausführungsbeispiel kann statt der Spannungsquelle 22, die eine dreieckförmige Spannung liefert, eine Spannungsquelle verwendet werden, die z.B. eine wirkliche Sägezahnspannung oder eine reihe Wechselspannung liefert. In diesen Ausführungsbeispielen können vorteilhafterweise die Eingangsquelle 2

509849/0661

PIIN. 7532

und/oder die Sägezalmspannungsquelle 22 statt mit dem Kontakt 10 am rechten Ende der Gate-Elokt^ode 8 mit dem Kontakt 11 am linken Ende der Gate-Elektrode 8 elektrisch verbunden werden.

Weiter könnfin die Gate-Elektroden statt einer streifenförmigen und rechteckigen Konfigui^%ation auch andere? Geometrien aufweisen. So kann insbesondere vorteilhafterweise eine kammartige Konfiguration für· die Gate-Elektroden verwendet werden, welche Konfiguration einen Basisteil in Form einer Widerstandsschicht, üben? der der Spannungsgradient tmgelegt werden kann, und hervorragende Teile oder Fingei¹ aufweist, die dann aus einem niederohmigen Material bestehen können und unterhalb deren sich die zu konttiktiex'enden Oberflächengebiete befinden.

In dem Ausführungsbeispiel nach Fig. 6 können die Eingangsleitungen 45 des Auslese-Speichers 43 weiter elektrisch mit Schaltvorrichtungen, 55.B. einem Schalter, verbunden sein, mit deren Hilfe die" Leitungen 45 zeitweilig an ein Bezugspotential, z.B. Erde, angelegt werden können, wodvirch der Speicher 43 gelöscht oder zurückgesetzt werden kann und/oder wodurch das Erscheinen uxi-

509849/0661

PHN. 7532 _Or_Onßnn

_ 50 - 25-4-1975 252ObL)O

definierter Information an den Ausgängen kh vermieden werden kann. Eine derartige Sehaltvorrichtung kann z.B. eine Anzahl MOST-S ehalt er mit gesonderten Source- (oder Drain-) Zonen, die mit je einer Eingangsleitung 45 kontaktiert sein können, und mit einer gemeinsamen Gate-Elektrode und einer gemeinsamen geerdeten Drain-(oder Source-)Zone, enthalten.

Weiter sind in demselben Ausführungsbeispiel die Zonen 50 jiieht unter allen Umständen notwendig, sondern können in gewissen Fällen, z.B. wenn die Gate-Elektroden 47 und jk einsmdor teilweise überlappen., weggelassen werden.

5098Λ9/0661

Claims

PHN. 7532 9ROf)R O 8 _ 51 - 25-4-1975 ^ZDi-^UDUO

PATENTANSPRÜCHE;

Π J Halbleiteranordnung zum Digitalisieren eines analogen elektrischen Eingangssignals, dadurch, gekennzeichnet, dass die Halbleiteranordnung einen Halbleiterkörper (i) mit einem an eine Oberfläche (3) grenzenden Halbleitergebiet (h) vom ersten Leitfähiglcoitstyp enthält, wobei an der Obex'flache (3) eine durch eine Isolierschicht (9) gegen das darunterliegende Halbleitergebiet isolierte Gate-Elektxode (8) vorhanden ist und in dem Halbleitergebiet eine Reihe lokaler auf Abstand voneinander liegender Oberflächengebiete (6) definiert sind, die je -wenigstens teilweise unter der Gate-Elektrode (8) liegen, wobei Mittel vorgesehen sind,' mit deren Hilfe elektrische Verbindungen mit den genannten Oborflächengebieten (6) über eine Inversionsschicht (7) mit einer in einer zu der¹ Reihe von Oberflächengebieten praktisch parallelen Richtung steuerbaren Ausdehnung hergestellt werden, welche Inversionsschicht in dem Halbleitergebiet mit Hilfe der Gate-Elektrode (8) erzeugt werden 'kann, wobei das Eingangssignal der Gate-Elektrode (8) zugeführt werden kann, wodurch die Ausdehnung der genannten Inversionsschicht (7) vom Eingangs-

509849/0661

25-4-1975 "^lU

signal (ν ) gesteuert wird, und wobei in dem HaIbleitergebie-t (k) vom ersten Leitfähigkeitstyp mindestens eine Oberflächenzone (i3) vom zweiten Leitfähigkeitstyp vorhanden ist, die mit einem elektrischen Anschluss 0^0 versehen ist, dem ein elektrisches Ausgangssignal entnommen werden kann, wobei der elektrische Anschluss wenigstens zeitweilig mit mindestens einem der Oberflächengebiete (6) leitend verbunden ist.

2. Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Gate-Elektrode (8) mit zwei in dex- Nähe der Enden der Reihe liegenden Anschlusskontakten (1O, 11) versehen ist, wodurch über der Gate-Elektrode (8) in einer zu der Reihe von Oberflächengebieten (6) parallelen Richtung ein Potentialgefälle erhalten werden kann.

3. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass beim Zuführen des analogen Eingangssignals ZtT der Gate-Elektrode (8) nacheinander elektrische Verbindungen zwischen der Oberflächenzone '(13) vom entgegengesetzten Leitfähigkeitstyp und einer durch das analoge »Signal (ν ) bestimmten Anzahl von Oberflächengebieten (6) hergestellt

509849/0661

ΡΠΝΓ 7^T?

werden, wobei jeweils über die Inversionsschicht zwischen diesen Oberflächengebieten (6) und der Oberflächenzone (13) ein elektrischer Strom fliesst, der ein elektrisches Ausgangssignal erzeugt, das dem elektrischen Anschluss (14) entnommen wird. h. Halbleiteranordnung nach Anspruch 3,

dadurch gekennzeichnet, dass die genannten Oberflächengebiete (6) der Reihe durch Zonen vom zweiten Leitfähigkeitstyp gebildet werden, und dass Mittel zum elektrischen Aufladen der Oberfläclienzoium (6) der Reihe vorhanden sind, wobei die pn-Ubergäiige (i6) zwischen den Oberflächenzonen der Reiho und dem Halblei tex'gebxot vom ersten Leitf äh Lgkoitstyp in der Sperrichtung vorgespannt werden.

5. Halbleiteranoi*dnung nach Anspruch k, dadurch gekormzeicluiot, dass, auf die Oberfläche gesehen, die Zonen (_50) der Reihe venigstens px'ak- tisch völ].ig Lintex" der Gate-Elektrode (^7) -liegen und mit Hilfe dex" Gate-Elektrode (^?) kapazitiv aufgeladen werden können.

6. Halbleiteranordnung nach Anspx-uch oder 2, dadurch gekennzeichnet, dass in dein HaIbleitergeToiet vom ersten Leitfäliigkeitstyp eine Anzahl von Obcrflächenzoiien (5O) vom zweitnii

509849/0661

7532 οconcηq' 1975 2bzUbUö

Leitfähigkeitstyp vorhanden sind, die je wenigstens teilweise unter der Gate-Elektrode (^7) liegen, je wenigstens zeitweilig mit einem elektrischen. Anschluss versehen sind, dem ein elektrisches Anschluss versehen sind, dem ein elektrisches Ausgangs signal entnommen werden kann, und die 'zugleich die genannten OberfläcLengebieto der Reihe bilden, wobei im lialbleitergebiet (31) eine weitere Zone vom /.weiten Leitfähigkeitstyρ vorhanden ist, die mit Hilfe der genana terj- !!Inversionsschicht 51 ini t den Zonen (50) der Reihe elektrisch verbunden Airerden kann.

7» Halbleiteranordnung nach Anspruch 6,

dadurch gekennzeichnet, dass an der Oberfläche (jO) eine -zweite durch die Isolierschicht (35) gegen das lialbleitergebiet (j1) isolierte Gate-Elektrode (3^0 vorhanden ist, die zu den elektrischen Anschlüssen der Reihe von Oberflächensonen (50) gehört und die sich, auf die Oberflache (30) gesehen» neben und praktisch parallel ζμ der zuerst genannten Gate-Elektrode (·^;Ι7) über dio Isolierschicht (35 j ers treckt und oberhalb eines Teiles jeder der Zonen (50) der Reihe liegt, wobei in dem Halbleltergeb.iet (31) von; ersten LijJ.tfähigkeltstyp eine zweite, sich

50984 9/066 1

PHN. 7532 ₉ r ₉ no no

_ 55 _ 25-4-1975 Z J ZUD Uo

praktisch parallel zu der zuerst genannten Reihe von Zonen (50) erstreckende Reihe von Oberflächenzonen (32) vom zweiten Leitfähigkeitstyp vorhanden sind, die sich je bis unterhalb der zweiten Gate-Elektrode (3h) erstrecken und je einen Teil des elektrischen Anschlusses einer der Oberflächenzonen (50) der ersten Reihe von Zonen bilden, wobei Mittel vorgesehen sind, mit deren Hilfe elektrische Verbindungen zwischen den Zonen (50) der ersten Reihe und einer zugehöx-igen Zone (32) der zweiten Reihe über eine Inversionsschicht (33) mit einer' in einer zu der ersten und der zweiten Reihe von Zonen x)raktisch parallelen Richtung steuerbaren Ausdehnung hergestellt werden, ve1ehe Inversionsschicht (33) mit Hilfe der zweiten Gate-Elektrode (3^) in dem Halbleitergebiet (31) induziert werden kann und deren Ausdehnüiigsrichtung der der Inversionsschicht (51) unter der zuerst genannten Gate-Elektrode (^7) praktisch entgegengesetzt ist, wobei das Eingangssignal ebenfalls dei" zweiten Gate-Elektrodo (3*0 zugeführt vird, wodurch ebenfalls die Ausdehnung der unter der zweiten Gate-Elektrode (-3^) induzierten Inversionsschicht (33) von dein Eingangssignal gestetiert wird, und wobei

509849/0661

zwischen den Zonen der zweiten Reihe Kanalunterbrecher vorbanden sind, wodurch örtlich zwischen diesen Zonen vexliinderfc werden kann.

8. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die oberhalb dei* Oberflächengebiete der Reihe liegenden Teile der G-ate—Elektrode einen verliältnismässig niedrigen Widerstand und die zwischen den Oberflächengebieten liegenden Teile der Gate-Elektrode einen verhältnisraässig hohen Widerstand aufweisen.

9. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Gate-Elektrode durch eine auf der Isolierschicht angebrachte Siliciumschicht gebildet ist.

5.09849/Q661

Leerseite