JPH06314706A - 電荷転送装置、その駆動方法およびその製造方法 - Google Patents
電荷転送装置、その駆動方法およびその製造方法Info
- Publication number
- JPH06314706A JPH06314706A JP5128060A JP12806093A JPH06314706A JP H06314706 A JPH06314706 A JP H06314706A JP 5128060 A JP5128060 A JP 5128060A JP 12806093 A JP12806093 A JP 12806093A JP H06314706 A JPH06314706 A JP H06314706A
- Authority
- JP
- Japan
- Prior art keywords
- charge transfer
- type
- electrode
- region
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 206
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005036 potential barrier Methods 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000011144 upstream manufacturing Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 abstract description 11
- 239000002184 metal Substances 0.000 abstract description 11
- 230000004888 barrier function Effects 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/762—Charge transfer devices
- H01L29/765—Charge-coupled devices
- H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
- H01L29/76833—Buried channel CCD
- H01L29/76841—Two-Phase CCD
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 電荷転送電極による段差を少なくして給電す
る金属配線の加工不良を防止する。電荷転送電極に対す
るコンタクトホールの加工不良を防止する。 【構成】 電荷転送領域となるｎ型半導体領域１０２上
に、絶縁膜１０３を介して第１種の電荷転送電極１０４
を形成する［（ａ）］。フォトレジスト膜１１０と電極
１０４をマスクにイオン注入して電荷転送のバリアとな
るｎ- 型半導体領域１０６を形成する［（ｂ）］。電極
１０４間に第２種の電荷転送電極１０７を形成する
［（ｃ）］。層間絶縁膜を形成し、電極１０７に対して
スルーホールを開孔し、電極１０７を１つおきに金属配
線１０８ａ、１０８ｂに接続する［（ｄ）］。金属配線
１０８ａ、１０８ｂに互いに逆相のクロックパルスφ
1 、φ2 を供給し、電極１０４にクロックパルスの中間
電位の一定電圧ＶM を印加する。
る金属配線の加工不良を防止する。電荷転送電極に対す
るコンタクトホールの加工不良を防止する。 【構成】 電荷転送領域となるｎ型半導体領域１０２上
に、絶縁膜１０３を介して第１種の電荷転送電極１０４
を形成する［（ａ）］。フォトレジスト膜１１０と電極
１０４をマスクにイオン注入して電荷転送のバリアとな
るｎ- 型半導体領域１０６を形成する［（ｂ）］。電極
１０４間に第２種の電荷転送電極１０７を形成する
［（ｃ）］。層間絶縁膜を形成し、電極１０７に対して
スルーホールを開孔し、電極１０７を１つおきに金属配
線１０８ａ、１０８ｂに接続する［（ｄ）］。金属配線
１０８ａ、１０８ｂに互いに逆相のクロックパルスφ
1 、φ2 を供給し、電極１０４にクロックパルスの中間
電位の一定電圧ＶM を印加する。
Description
【０００１】
【産業上の利用分野】本発明は、電荷転送装置に関し、
特に、２相駆動、２層電極の電荷転送装置の構造、その
駆動方法およびその製造方法に関する。
特に、２相駆動、２層電極の電荷転送装置の構造、その
駆動方法およびその製造方法に関する。
【０００２】
【従来の技術】図６は、従来の埋め込みチャネル型２相
駆動２層電極構造の電荷転送装置の主要製造工程におけ
る断面図を示したものである（参考文献：IEDM Technic
al Digest,1973,p.24 およびIEDM Technical Digest,19
74,p.55 ）。この電荷転送装置は例えば固体撮像素子の
水平シフトレジスタに用いられるものである。
駆動２層電極構造の電荷転送装置の主要製造工程におけ
る断面図を示したものである（参考文献：IEDM Technic
al Digest,1973,p.24 およびIEDM Technical Digest,19
74,p.55 ）。この電荷転送装置は例えば固体撮像素子の
水平シフトレジスタに用いられるものである。
【０００３】まず、ｐ型半導体基板６０１内に電荷転送
領域となるｎ型半導体領域６０２を形成し、熱酸化を施
すことによりｎ型半導体領域６０２の表面に第１の絶縁
膜６０３を形成し、該第１の絶縁膜上に、周知の多結晶
シリコンの堆積とフォトリソグラフィ技術により、第１
の導電性電極６０４を形成する。続いて、この第１の導
電性電極６０４をマスクに露出している第１の絶縁膜６
０３を除去し、その後、再び熱酸化を施すことにより、
半導体基板上および第１の導電性電極６０４上に第２の
絶縁膜６０５を形成する［図６の（ａ）］。
領域となるｎ型半導体領域６０２を形成し、熱酸化を施
すことによりｎ型半導体領域６０２の表面に第１の絶縁
膜６０３を形成し、該第１の絶縁膜上に、周知の多結晶
シリコンの堆積とフォトリソグラフィ技術により、第１
の導電性電極６０４を形成する。続いて、この第１の導
電性電極６０４をマスクに露出している第１の絶縁膜６
０３を除去し、その後、再び熱酸化を施すことにより、
半導体基板上および第１の導電性電極６０４上に第２の
絶縁膜６０５を形成する［図６の（ａ）］。
【０００４】次いで、第１の導電性電極６０４をマスク
にｐ型不純物（例えばボロン）をイオン注入して、第１
の導電性電極６０４間のｎ型半導体領域６０２内に電荷
転送のポテンシャルバリアとなるｎ- 型半導体領域６０
６を形成する［図６の（ｂ）］。続いて、再び周知の多
結晶シリコンの堆積とフォトリソグラフィ技術を適用し
て、第１の導電性電極６０４間にその端部が第１の導電
性電極６０４の端部に重なる第２の導電性電極６０７を
形成する［図６の（ｃ）］。
にｐ型不純物（例えばボロン）をイオン注入して、第１
の導電性電極６０４間のｎ型半導体領域６０２内に電荷
転送のポテンシャルバリアとなるｎ- 型半導体領域６０
６を形成する［図６の（ｂ）］。続いて、再び周知の多
結晶シリコンの堆積とフォトリソグラフィ技術を適用し
て、第１の導電性電極６０４間にその端部が第１の導電
性電極６０４の端部に重なる第２の導電性電極６０７を
形成する［図６の（ｃ）］。
【０００５】その後、層間絶縁膜（図示せず）を形成
し、該層間絶縁膜を介して、隣接する第１、第２の導電
性電極を一組として、一組おきに金属配線６０８ａ、６
０８ｂに接続することにより、従来の２相駆動２層電極
構造の電荷転送装置が得られる［図６の（ｄ）］。
し、該層間絶縁膜を介して、隣接する第１、第２の導電
性電極を一組として、一組おきに金属配線６０８ａ、６
０８ｂに接続することにより、従来の２相駆動２層電極
構造の電荷転送装置が得られる［図６の（ｄ）］。
【０００６】図７は、固体撮像素子の一般的構成を示す
概略平面図である。同図に示される固体撮像素子におい
て、入射光は２次元的に配置された光電変換部７２０に
て光電変換され、得られた信号電荷は、垂直転送部７４
０に読み出され、該垂直転送部を介して水平転送部７６
０に転送され、該水平転送部を経て出力回路部７８０に
転送され、該出力回路部７８０にて電気信号に変換され
出力信号として取り出される。
概略平面図である。同図に示される固体撮像素子におい
て、入射光は２次元的に配置された光電変換部７２０に
て光電変換され、得られた信号電荷は、垂直転送部７４
０に読み出され、該垂直転送部を介して水平転送部７６
０に転送され、該水平転送部を経て出力回路部７８０に
転送され、該出力回路部７８０にて電気信号に変換され
出力信号として取り出される。
【０００７】図８は、前述した２相駆動２層電極構造の
電荷転送装置を水平転送部として用いた固体撮像素子の
一例を示す平面図であり、図７の破線部分を詳細に表し
たものである。また、図６は、図８のＢ−Ｂ′線断面で
の製造工程を示したものである。水平転送部は、水平電
荷転送領域であるｎ型半導体領域６０２と、その上に形
成された第１、第２の導電性電極６０４、６０７と、こ
れらの電極とコンタクトホール６０９を介して接続さ
れ、これらの電極にクロックパルスφ1 、φ2 を供給す
る金属配線６０８ａ、６０８ｂによって構成されてい
る。また、垂直転送部は、垂直電荷転送領域であるｎ型
半導体領域６０２ａと、その上に形成された電荷転送電
極（図では垂直転送部の最終転送電極６０４ｃのみが示
されている）により構成されている。
電荷転送装置を水平転送部として用いた固体撮像素子の
一例を示す平面図であり、図７の破線部分を詳細に表し
たものである。また、図６は、図８のＢ−Ｂ′線断面で
の製造工程を示したものである。水平転送部は、水平電
荷転送領域であるｎ型半導体領域６０２と、その上に形
成された第１、第２の導電性電極６０４、６０７と、こ
れらの電極とコンタクトホール６０９を介して接続さ
れ、これらの電極にクロックパルスφ1 、φ2 を供給す
る金属配線６０８ａ、６０８ｂによって構成されてい
る。また、垂直転送部は、垂直電荷転送領域であるｎ型
半導体領域６０２ａと、その上に形成された電荷転送電
極（図では垂直転送部の最終転送電極６０４ｃのみが示
されている）により構成されている。
【０００８】次に、図６乃至図８に示された従来の電荷
転送装置の動作を図９を参照して説明する。図９の
（ａ）は、図８のＢ−Ｂ′線の断面図を示したものであ
るが、図９では、第１の導電性電極および第２の導電性
電極の参照番号６０４、６０７には、その属する群に従
ってａ乃至ｂが添えられている。すなわち、第１群の第
１、第２の導電性電極６０４ａ、６０７ａは、クロック
パルスφ1 によって駆動され、第２群の第１、第２の導
電性電極６０４ｂ、６０７ｂは、クロックパルスφ2 に
よって駆動される。
転送装置の動作を図９を参照して説明する。図９の
（ａ）は、図８のＢ−Ｂ′線の断面図を示したものであ
るが、図９では、第１の導電性電極および第２の導電性
電極の参照番号６０４、６０７には、その属する群に従
ってａ乃至ｂが添えられている。すなわち、第１群の第
１、第２の導電性電極６０４ａ、６０７ａは、クロック
パルスφ1 によって駆動され、第２群の第１、第２の導
電性電極６０４ｂ、６０７ｂは、クロックパルスφ2 に
よって駆動される。
【０００９】図９の（ｂ）〜（ｄ）は、図９の（ａ）に
示すように一組おきに結線し、第１の導電性電極６０４
ａと第２の導電性電極６０７ａからなる第１群と、第１
の導電性電極６０４ｂと第２の導電性電極６０７ｂから
なる第２群のそれぞれにクロックパルスφ1 、φ2 を印
加したときの、図９の（ｅ）に示す時刻ｔb 、ｔc 、ｔ
d におけるｎ型半導体領域６０２およびｎ- 型半導体領
域のポテンシャル状態を示した図である。
示すように一組おきに結線し、第１の導電性電極６０４
ａと第２の導電性電極６０７ａからなる第１群と、第１
の導電性電極６０４ｂと第２の導電性電極６０７ｂから
なる第２群のそれぞれにクロックパルスφ1 、φ2 を印
加したときの、図９の（ｅ）に示す時刻ｔb 、ｔc 、ｔ
d におけるｎ型半導体領域６０２およびｎ- 型半導体領
域のポテンシャル状態を示した図である。
【００１０】時刻ｔb において、垂直転送部より転送さ
れてきた信号電荷６１１は、ハイ電圧ＶH が印加されて
いる第１の導電性電極６０４ｂ下に蓄積される［図９の
（ｂ）］。時刻ｔc のとき、クロックパルスの電圧変動
に従って第１の導電性電極６０４ｂ下のポテンシャル井
戸は持ち上げられるが、このとき信号電荷６１１が移動
することはない［図９の（ｃ）］。時刻ｔd において、
ハイ電圧ＶH が印加され深いポテンシャル井戸を形成し
た隣接した第１の導電性電極６０４ａ下に移動する［図
９の（ｄ）］。以降この動作を繰り返すことにより順次
信号電荷６１１は図の左方向に転送されていく。ここ
で、第２の導電性電極６０７ａ、６０７ｂ下に形成され
たポテンシャルバリアは、信号電荷の逆戻り防ぎその転
送方向を規定している。
れてきた信号電荷６１１は、ハイ電圧ＶH が印加されて
いる第１の導電性電極６０４ｂ下に蓄積される［図９の
（ｂ）］。時刻ｔc のとき、クロックパルスの電圧変動
に従って第１の導電性電極６０４ｂ下のポテンシャル井
戸は持ち上げられるが、このとき信号電荷６１１が移動
することはない［図９の（ｃ）］。時刻ｔd において、
ハイ電圧ＶH が印加され深いポテンシャル井戸を形成し
た隣接した第１の導電性電極６０４ａ下に移動する［図
９の（ｄ）］。以降この動作を繰り返すことにより順次
信号電荷６１１は図の左方向に転送されていく。ここ
で、第２の導電性電極６０７ａ、６０７ｂ下に形成され
たポテンシャルバリアは、信号電荷の逆戻り防ぎその転
送方向を規定している。
【００１１】
【発明が解決しようとする課題】上述した従来の２相駆
動、２層電極の電荷転送装置では、特にこの電荷転送装
置を高密度化した固体撮像素子の水平転送部に適用した
場合においては、２層に重なる導電性電極（通常多結晶
シリコンで形成される）と半導体基板表面との段差と、
前記２層に重なる導電性電極間隔の比（アスペクト比）
が大きくなり、図８においてＡに示す個所に、金属配線
の加工不良（金属除去残り）による配線間短絡不良が発
生しやすくなっていた。
動、２層電極の電荷転送装置では、特にこの電荷転送装
置を高密度化した固体撮像素子の水平転送部に適用した
場合においては、２層に重なる導電性電極（通常多結晶
シリコンで形成される）と半導体基板表面との段差と、
前記２層に重なる導電性電極間隔の比（アスペクト比）
が大きくなり、図８においてＡに示す個所に、金属配線
の加工不良（金属除去残り）による配線間短絡不良が発
生しやすくなっていた。
【００１２】また、上記したようにアスペクト比が大き
いこと、第１の導電性電極上と第２の導電性電極上とで
形成される層間絶縁膜の膜厚が異なることおよびコンタ
クトホール数が多いことにより、コンタクトホールの加
工不良（オープン不良）や導電性電極の過度エッチング
による接続不良が発生しやすく歩留り低下の原因となっ
ていた。
いこと、第１の導電性電極上と第２の導電性電極上とで
形成される層間絶縁膜の膜厚が異なることおよびコンタ
クトホール数が多いことにより、コンタクトホールの加
工不良（オープン不良）や導電性電極の過度エッチング
による接続不良が発生しやすく歩留り低下の原因となっ
ていた。
【００１３】
【課題を解決するための手段】本発明の電荷転送装置
は、半導体基板（１０１）の表面領域内に設けられた電
荷転送領域（１０２）上にゲート絶縁膜（１０３、１０
５）を介して第１種の電荷転送電極（１０４）と第２種
の電荷転送電極（１０７）とが交互に配置され、第１種
の電荷転送電極は共通に接続され、第２種の電荷転送電
極（１０７）下の前記電荷転送領域（１０２）の電荷転
送方向の上流側部分にポテンシャルバリア層（１０６）
が形成され、第２種の電荷転送電極は一つ置きに第１群
（１０７ａ）と第２群（１０７ｂ）とに分けられそれぞ
れの群が共通に接続されていることを特徴とするもので
ある。
は、半導体基板（１０１）の表面領域内に設けられた電
荷転送領域（１０２）上にゲート絶縁膜（１０３、１０
５）を介して第１種の電荷転送電極（１０４）と第２種
の電荷転送電極（１０７）とが交互に配置され、第１種
の電荷転送電極は共通に接続され、第２種の電荷転送電
極（１０７）下の前記電荷転送領域（１０２）の電荷転
送方向の上流側部分にポテンシャルバリア層（１０６）
が形成され、第２種の電荷転送電極は一つ置きに第１群
（１０７ａ）と第２群（１０７ｂ）とに分けられそれぞ
れの群が共通に接続されていることを特徴とするもので
ある。
【００１４】本発明による電荷転送装置の駆動方法は、
第１群の電荷転送電極（１０７ａ）と第２群の電荷転送
電極（１０７ｂ）とに、それぞれ逆相の関係にある駆動
パルスを印加し、前記第１種の電荷転送電極（１０４）
に前記駆動パルスの中間電位の一定電圧を印加すること
を特徴とするものである。
第１群の電荷転送電極（１０７ａ）と第２群の電荷転送
電極（１０７ｂ）とに、それぞれ逆相の関係にある駆動
パルスを印加し、前記第１種の電荷転送電極（１０４）
に前記駆動パルスの中間電位の一定電圧を印加すること
を特徴とするものである。
【００１５】また、本発明による電荷転送装置の製造方
法は、半導体基板（１０１）の表面領域内に設けられ
た電荷転送領域（１０２）上にゲート絶縁膜（１０３）
を形成する工程と、前記ゲート絶縁膜を介した前記電
荷転送領域上に一定間隔をおいて第１種の電荷転送電極
（１０４）を、前記電荷転送領域外の領域上において一
体的に接続された態様にて形成する工程と、前記第１
種の電荷転送電極間の前記電荷転送領域の電荷転送方向
の下流側部分をフォトレジスト（１１０）で覆う工程
と、前記フォトレジストと前記第１種の電荷転送電極
（１０４）とをマスクにイオン注入を行って、前記電荷
転送領域（１０２）内にポテンシャルバリア（１０６）
を形成する工程と、前記第１種の電荷転送電極（１０
４）間の前記電荷転送領域（１０２）上にゲート絶縁膜
（１０５）を介して第２種の電荷転送電極（１０７）を
形成する工程と、前記第２種の電荷転送電極を一つ置
きに接続する工程と、を有することを特徴とするもので
ある。
法は、半導体基板（１０１）の表面領域内に設けられ
た電荷転送領域（１０２）上にゲート絶縁膜（１０３）
を形成する工程と、前記ゲート絶縁膜を介した前記電
荷転送領域上に一定間隔をおいて第１種の電荷転送電極
（１０４）を、前記電荷転送領域外の領域上において一
体的に接続された態様にて形成する工程と、前記第１
種の電荷転送電極間の前記電荷転送領域の電荷転送方向
の下流側部分をフォトレジスト（１１０）で覆う工程
と、前記フォトレジストと前記第１種の電荷転送電極
（１０４）とをマスクにイオン注入を行って、前記電荷
転送領域（１０２）内にポテンシャルバリア（１０６）
を形成する工程と、前記第１種の電荷転送電極（１０
４）間の前記電荷転送領域（１０２）上にゲート絶縁膜
（１０５）を介して第２種の電荷転送電極（１０７）を
形成する工程と、前記第２種の電荷転送電極を一つ置
きに接続する工程と、を有することを特徴とするもので
ある。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は、本発明の第１の実施例の埋め込み
チャネル型２相駆動２層電極構造の電荷転送装置の主要
製造工程における断面図を示したものである。まず、ｐ
型半導体基板１０１内に電荷転送領域となるｎ型半導体
領域１０２を形成し、熱酸化を施すことによりｎ型半導
体領域１０２の表面に第１の絶縁膜１０３を形成する。
て説明する。図１は、本発明の第１の実施例の埋め込み
チャネル型２相駆動２層電極構造の電荷転送装置の主要
製造工程における断面図を示したものである。まず、ｐ
型半導体基板１０１内に電荷転送領域となるｎ型半導体
領域１０２を形成し、熱酸化を施すことによりｎ型半導
体領域１０２の表面に第１の絶縁膜１０３を形成する。
【００１７】次に、第１の絶縁膜１０３上全面にＣＶＤ
（Chemical Vapor Deposition ）法を用いて、第１層目
の多結晶シリコン膜を堆積し、周知のフォトリソグラフ
ィ技術およびドライエッチング法を適用して、所定の間
隔を置いて第１種の電荷転送電極１０４を形成する。続
いて、第１種の電荷転送電極１０４をマスクに露出して
いる第１の絶縁膜１０３を除去し、再び熱酸化を行っ
て、半導体基板上および第１種の電荷転送電極１０４上
に第２の絶縁膜を１０５を形成する［図１の（ａ）］。
（Chemical Vapor Deposition ）法を用いて、第１層目
の多結晶シリコン膜を堆積し、周知のフォトリソグラフ
ィ技術およびドライエッチング法を適用して、所定の間
隔を置いて第１種の電荷転送電極１０４を形成する。続
いて、第１種の電荷転送電極１０４をマスクに露出して
いる第１の絶縁膜１０３を除去し、再び熱酸化を行っ
て、半導体基板上および第１種の電荷転送電極１０４上
に第２の絶縁膜を１０５を形成する［図１の（ａ）］。
【００１８】次に、フォトリソグラフィ技法を用いて、
第１種の電荷転送電極１０４間に挟まれた領域の電荷転
送方向の下流側の部分を覆うフォトレジスト膜１１０を
形成し、これと第１種の電荷転送電極１０４とをマスク
としてｎ型半導体領域１０２内にこれと反対導電型の不
純物（例えばボロン）をイオン注入法にて導入して、電
荷転送方向を決定するｎ- 型半導体領域１０６を第１種
の電荷転送電極１０４に対し自己整合的に形成する［図
１の（ｂ）］。
第１種の電荷転送電極１０４間に挟まれた領域の電荷転
送方向の下流側の部分を覆うフォトレジスト膜１１０を
形成し、これと第１種の電荷転送電極１０４とをマスク
としてｎ型半導体領域１０２内にこれと反対導電型の不
純物（例えばボロン）をイオン注入法にて導入して、電
荷転送方向を決定するｎ- 型半導体領域１０６を第１種
の電荷転送電極１０４に対し自己整合的に形成する［図
１の（ｂ）］。
【００１９】続いて、第２の絶縁膜１０５上全面にＣＶ
Ｄ法を用いて第２層目の多結晶シリコン膜を堆積し、周
知のフォトリソグラフィ技術およびドライエッチング法
を適用して第２種の電荷転送電極１０７を、ｎ型半導体
領域１０２、ｎ- 型半導体領域１０６上に延在しその端
部が第１種の電荷転送電極１０４の端部を覆うように形
成する［図１の（ｃ）］。
Ｄ法を用いて第２層目の多結晶シリコン膜を堆積し、周
知のフォトリソグラフィ技術およびドライエッチング法
を適用して第２種の電荷転送電極１０７を、ｎ型半導体
領域１０２、ｎ- 型半導体領域１０６上に延在しその端
部が第１種の電荷転送電極１０４の端部を覆うように形
成する［図１の（ｃ）］。
【００２０】その後、全面に膜厚約０．７μｍの層間絶
縁膜を形成し、第２の電荷転送電極１０７上にコンタク
トホール（図２参照）開孔した後、アルミニウム膜を形
成し、これをパターニングして、一つ置きに第２種の電
荷転送電極１０７に接する金属配線１０８ａ、１０８ｂ
を形成することにより、本実施例の電荷転送装置の製造
を完了する［図１の（ｄ）］。
縁膜を形成し、第２の電荷転送電極１０７上にコンタク
トホール（図２参照）開孔した後、アルミニウム膜を形
成し、これをパターニングして、一つ置きに第２種の電
荷転送電極１０７に接する金属配線１０８ａ、１０８ｂ
を形成することにより、本実施例の電荷転送装置の製造
を完了する［図１の（ｄ）］。
【００２１】図２は、図１で示された工程により作成さ
れた電極転送装置の平面上での構成を示す図である。こ
の例では、本実施例の電荷転送装置が固体撮像素子の水
平シフトレジスタとして用いられており、図２のＡ−
Ａ′線での断面が図１に示されている。図２に示される
ように、ｎ型半導体領域１０２は、水平転送部の電荷転
送領域を構成しており、ｎ型半導体領域１０２から分岐
されたｎ型半導体領域１０２ａは、垂直転送部の電荷転
送領域を構成している。
れた電極転送装置の平面上での構成を示す図である。こ
の例では、本実施例の電荷転送装置が固体撮像素子の水
平シフトレジスタとして用いられており、図２のＡ−
Ａ′線での断面が図１に示されている。図２に示される
ように、ｎ型半導体領域１０２は、水平転送部の電荷転
送領域を構成しており、ｎ型半導体領域１０２から分岐
されたｎ型半導体領域１０２ａは、垂直転送部の電荷転
送領域を構成している。
【００２２】ｎ型半導体領域１０２上に形成された第１
種の電荷転送電極１０４は、これらの電極と同時に形成
される接続配線１０４ｂによって短絡されている。垂直
転送部も複数の電荷転送電極を有するが、図ではその内
の最終転送電極１０４ａのみが示されている。第２種の
電荷転送電極１０７は、コンタクトホール１０９を介し
て一つ置きに金属配線１０８ａ、１０８ｂに接続されて
いる。コンタクトホールの数は従来例の半分に削減され
ている。
種の電荷転送電極１０４は、これらの電極と同時に形成
される接続配線１０４ｂによって短絡されている。垂直
転送部も複数の電荷転送電極を有するが、図ではその内
の最終転送電極１０４ａのみが示されている。第２種の
電荷転送電極１０７は、コンタクトホール１０９を介し
て一つ置きに金属配線１０８ａ、１０８ｂに接続されて
いる。コンタクトホールの数は従来例の半分に削減され
ている。
【００２３】本実施例の動作を図３を参照して説明す
る。図３の（ａ）は、図２のＡ−Ａ′線の断面図を示し
たものであるが、図３では、第２種の電荷転送電極の内
第１群に属するものには参照番号にａが、第２群に属す
るものにはｂが添えられている。すなわち、第１群に属
する第２種の電荷転送電極１０７ａは、クロックパルス
φ1 によって駆動され、第２群に属する第２種の電荷転
送電極１０７ｂは、クロックパルスφ2 によって駆動さ
れる。第１種の電荷転送電極１０４には、中間電位の一
定電圧ＶM が印加されている。
る。図３の（ａ）は、図２のＡ−Ａ′線の断面図を示し
たものであるが、図３では、第２種の電荷転送電極の内
第１群に属するものには参照番号にａが、第２群に属す
るものにはｂが添えられている。すなわち、第１群に属
する第２種の電荷転送電極１０７ａは、クロックパルス
φ1 によって駆動され、第２群に属する第２種の電荷転
送電極１０７ｂは、クロックパルスφ2 によって駆動さ
れる。第１種の電荷転送電極１０４には、中間電位の一
定電圧ＶM が印加されている。
【００２４】図３の（ｂ）〜（ｄ）は、図３の（ａ）に
示すように結線し、第１種の電荷転送電極１０４に一定
電圧ＶM を、第１群、第２群の第２種の電荷転送電極１
０７ａ、１０７ｂにそれぞれクロックパルスφ1 、φ2
を印加したときの、図３の（ｅ）に示す時刻ｔb 、ｔ
c 、ｔd におけるｎ型半導体領域１０２およびｎ- 型半
導体領域１０６のポテンシャル状態を示す図である。
示すように結線し、第１種の電荷転送電極１０４に一定
電圧ＶM を、第１群、第２群の第２種の電荷転送電極１
０７ａ、１０７ｂにそれぞれクロックパルスφ1 、φ2
を印加したときの、図３の（ｅ）に示す時刻ｔb 、ｔ
c 、ｔd におけるｎ型半導体領域１０２およびｎ- 型半
導体領域１０６のポテンシャル状態を示す図である。
【００２５】時刻ｔb において、垂直転送部より転送さ
れてきた信号電荷１１１は、ハイ電圧ＶH が印加されて
いる第２種の電荷転送電極（第２群）１０７ｂ下のｎ型
半導体領域１０２内に蓄積される。ここで、第１種の電
荷転送電極１０４には、第１種の電荷転送電極１０４下
に形成されるポテンシャルψM が、ハイ電圧ＶH の印加
されている第２種の電荷転送電極（第２群）１０７ｂ下
のｎ- 型半導体領域１０６に形成されるポテンシャルψ
H ′より浅く、かつ、ロー電圧ＶL の印加されている第
２種の電荷転送電極（第１群）１０７ａ下のｎ型半導体
領域１０２に形成されるポテンシャルψL より深くなる
一定電圧ＶM が印加され、実効的にノンアクティブなバ
リア電極として動作している［図３の（ｂ）］。
れてきた信号電荷１１１は、ハイ電圧ＶH が印加されて
いる第２種の電荷転送電極（第２群）１０７ｂ下のｎ型
半導体領域１０２内に蓄積される。ここで、第１種の電
荷転送電極１０４には、第１種の電荷転送電極１０４下
に形成されるポテンシャルψM が、ハイ電圧ＶH の印加
されている第２種の電荷転送電極（第２群）１０７ｂ下
のｎ- 型半導体領域１０６に形成されるポテンシャルψ
H ′より浅く、かつ、ロー電圧ＶL の印加されている第
２種の電荷転送電極（第１群）１０７ａ下のｎ型半導体
領域１０２に形成されるポテンシャルψL より深くなる
一定電圧ＶM が印加され、実効的にノンアクティブなバ
リア電極として動作している［図３の（ｂ）］。
【００２６】時刻ｔc のとき、クロックパルスの電圧変
動に従って第２種の電荷転送電極（第２群）１０７ｂ下
のポテンシャル井戸は持ち上げられるが、信号電荷１１
１は元の位置に留まる［図３の（ｃ）］。時刻ｔd にお
いて、クロックパルスφ1 がハイ電圧ＶH になると、信
号電荷１１１は、隣接する第１種の電荷転送電極１０４
下の半導体領域およびその隣のｎ- 型半導体領域１０６
を通過して、ハイ電圧ＶH が印加され深いポテンシャル
井戸が形成されている隣接した第２種の電荷転送電極
（第１群）１０７ａ下に移動する［図３の（ｄ）］。以
降この動作を繰り返すことにより順次信号電荷１１１は
図の左方向に転送されていく。ここで、第２種の電荷転
送電極１０７ａ、１０７ｂ下に形成されたポテンシャル
バリア（ｎ- 半導体領域１０６）は、信号電荷の逆戻り
を防ぎその転送方向を規定している。
動に従って第２種の電荷転送電極（第２群）１０７ｂ下
のポテンシャル井戸は持ち上げられるが、信号電荷１１
１は元の位置に留まる［図３の（ｃ）］。時刻ｔd にお
いて、クロックパルスφ1 がハイ電圧ＶH になると、信
号電荷１１１は、隣接する第１種の電荷転送電極１０４
下の半導体領域およびその隣のｎ- 型半導体領域１０６
を通過して、ハイ電圧ＶH が印加され深いポテンシャル
井戸が形成されている隣接した第２種の電荷転送電極
（第１群）１０７ａ下に移動する［図３の（ｄ）］。以
降この動作を繰り返すことにより順次信号電荷１１１は
図の左方向に転送されていく。ここで、第２種の電荷転
送電極１０７ａ、１０７ｂ下に形成されたポテンシャル
バリア（ｎ- 半導体領域１０６）は、信号電荷の逆戻り
を防ぎその転送方向を規定している。
【００２７】図４は、本発明の第２の実施例を示す平面
図である。同図において、図２に示す第１の実施例の部
分に相当する部分には、下２桁が共通する参照番号が付
されているので重複する説明は省略するが、この実施例
では、第１種の電荷転送電極４０４が垂直転送部の最終
転送電極４０４ａと一体的に形成されている。この実施
例の動作は先の実施例のそれと同様である。
図である。同図において、図２に示す第１の実施例の部
分に相当する部分には、下２桁が共通する参照番号が付
されているので重複する説明は省略するが、この実施例
では、第１種の電荷転送電極４０４が垂直転送部の最終
転送電極４０４ａと一体的に形成されている。この実施
例の動作は先の実施例のそれと同様である。
【００２８】図５は、本発明の第３の実施例を示す平面
図である。図５においても、図２の部分に相当する部分
には、下２桁が共通する参照番号が付されている。この
実施例では、第１種の電荷転送電極５０４が垂直転送部
の最終転送電極５０４ａと一体的に形成されている外、
クロックパルスφ1 が印加されていた金属配線が除去さ
れ代わりに第２種の電荷転送電極（第１群）５０７ａ
は、これと一体的に形成された接続配線５０７ｃを介し
てクロックパルスφ1 の供給を受ける。本実施例によれ
ば、コンタクトホールの数を、第１、第２の実施例の場
合のさらに半分にすることができる。この実施例の動作
も先の実施例のそれと同様である。
図である。図５においても、図２の部分に相当する部分
には、下２桁が共通する参照番号が付されている。この
実施例では、第１種の電荷転送電極５０４が垂直転送部
の最終転送電極５０４ａと一体的に形成されている外、
クロックパルスφ1 が印加されていた金属配線が除去さ
れ代わりに第２種の電荷転送電極（第１群）５０７ａ
は、これと一体的に形成された接続配線５０７ｃを介し
てクロックパルスφ1 の供給を受ける。本実施例によれ
ば、コンタクトホールの数を、第１、第２の実施例の場
合のさらに半分にすることができる。この実施例の動作
も先の実施例のそれと同様である。
【００２９】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく各種の
変更が可能である。例えば、電荷転送電極や金属配線の
材料として実施例のもの以外の材料を使用することがで
き、また、電荷転送領域であるｎ型半導体領域をｐウェ
ル層内に設けるようにすることができる。また、本発明
は、埋め込みチャネル型のみならず表面チャネル型電荷
転送装置にも適用しうるものである。
本発明はこれら実施例に限定されるものではなく各種の
変更が可能である。例えば、電荷転送電極や金属配線の
材料として実施例のもの以外の材料を使用することがで
き、また、電荷転送領域であるｎ型半導体領域をｐウェ
ル層内に設けるようにすることができる。また、本発明
は、埋め込みチャネル型のみならず表面チャネル型電荷
転送装置にも適用しうるものである。
【００３０】
【発明の効果】以上説明したように、本発明の電荷転送
装置は、第１種の電荷転送電極には一定電位を、第２種
の電荷転送電極（第１群）と第２種の電荷転送電極（第
２群）とに互いに逆相のクロックパルスを印加するよう
にしたものであるので、第１種の電荷転送電極と第２種
の電荷転送電極とをコンタクト部において積層しなくて
済むようになり、アスペクト比を従来例の１／２にする
ことができ、金属配線の加工不良を防止することができ
る。また、アスペクト比が低くなったこと、コンタクト
ホール形成個所における層間絶縁膜の厚さを均一化でき
ることおよびコンタクトホール数が従来の１／２乃至１
／４に減少したことにより、コンタクトホールでの導通
不良の発生を激減させることができる。
装置は、第１種の電荷転送電極には一定電位を、第２種
の電荷転送電極（第１群）と第２種の電荷転送電極（第
２群）とに互いに逆相のクロックパルスを印加するよう
にしたものであるので、第１種の電荷転送電極と第２種
の電荷転送電極とをコンタクト部において積層しなくて
済むようになり、アスペクト比を従来例の１／２にする
ことができ、金属配線の加工不良を防止することができ
る。また、アスペクト比が低くなったこと、コンタクト
ホール形成個所における層間絶縁膜の厚さを均一化でき
ることおよびコンタクトホール数が従来の１／２乃至１
／４に減少したことにより、コンタクトホールでの導通
不良の発生を激減させることができる。
【００３１】また、転送を規定するポテンシャル勾配が
より段数の多い階段状となるため、ハイ電圧ＶH が印加
されている電荷転送電極下に形成されるポテンシャルψ
H と、ロー電圧ＶL が印加されている電荷転送電極下に
形成されるポテンシャルψLの電位関係が従来例と同じ
としても、より高いフリンジ電界が得られ、信号電荷
（特に微少信号電荷）のより高い転送効率が得られる。
より段数の多い階段状となるため、ハイ電圧ＶH が印加
されている電荷転送電極下に形成されるポテンシャルψ
H と、ロー電圧ＶL が印加されている電荷転送電極下に
形成されるポテンシャルψLの電位関係が従来例と同じ
としても、より高いフリンジ電界が得られ、信号電荷
（特に微少信号電荷）のより高い転送効率が得られる。
【００３２】また、本発明の電荷転送装置を固体撮像装
置の水平転送部に適用した場合、同一マージンにて設計
するものとして、図８に示した従来例の垂直最終転送電
極から水平転送部までの距離Ｌと比較して、図２の実施
例での距離Ｌ1 および図４乃至図５の実施例での距離Ｌ
2 を短くすることができ、より高いフリンジ電界が得ら
れるため、垂直転送部から水平転送部への信号電荷（特
に微少信号電荷）の転送がより高効率で行われるように
なる。
置の水平転送部に適用した場合、同一マージンにて設計
するものとして、図８に示した従来例の垂直最終転送電
極から水平転送部までの距離Ｌと比較して、図２の実施
例での距離Ｌ1 および図４乃至図５の実施例での距離Ｌ
2 を短くすることができ、より高いフリンジ電界が得ら
れるため、垂直転送部から水平転送部への信号電荷（特
に微少信号電荷）の転送がより高効率で行われるように
なる。
【図１】 本発明の第１の実施例の製造方法を説明する
ための工程断面図。
ための工程断面図。
【図２】 本発明の第１の実施例を示す平面図。
【図３】 本発明の第１の実施例の動作を説明するため
のポテンシャル図。
のポテンシャル図。
【図４】 本発明の第２の実施例を示す平面図。
【図５】 本発明の第３の実施例を示す平面図。
【図６】 従来例の製造方法を説明するための工程断面
図。
図。
【図７】 固体撮像素子の概略平面図。
【図８】 従来例の平面図。
【図９】 従来例の動作を説明するためのポテンシャル
図。
図。
１０１、６０１ ｐ型半導体基板 １０２、１０２ａ、４０２、４０２ａ、５０２、５０２
ａ、６０２、６０２ａｎ型半導体領域 １０３、６０３ 第１の絶縁膜 １０４、４０４、５０４ 第１種の電荷転送電極 ６０４、６０４ａ、６０４ｂ 第１の導電性電極 １０４ａ、４０４ａ、５０４ａ、６０４ｃ 垂直転送部
の最終転送電極 １０４ｂ 接続配線 １０５、６０５ 第２の絶縁膜 １０６、６０６ ｎ- 型半導体領域 １０７、４０７、５０７ 第２種の電荷転送電極 ６０７、６０７ａ、６０７ｂ 第２の導電性電極 １０７ａ、４０７ａ、５０７ａ 第２種の電荷転送電極
（第１群） １０７ｂ、４０７ｂ、５０７ｂ 第２種の電荷転送電極
（第２群） ５０７ｃ 接続配線 １０８ａ、１０８ｂ、４０８ａ、４０８ｂ、５０８ｂ、
６０８ａ、６０８ｂ金属配線 １０９、４０９、５０９、６０９ コンタクトホール １１０ フォトレジスト膜 １１１、６１１ 信号電荷 ７２０ 光電変換部 ７４０ 垂直転送部 ７６０ 水平転送部 ７８０ 出力回路部
ａ、６０２、６０２ａｎ型半導体領域 １０３、６０３ 第１の絶縁膜 １０４、４０４、５０４ 第１種の電荷転送電極 ６０４、６０４ａ、６０４ｂ 第１の導電性電極 １０４ａ、４０４ａ、５０４ａ、６０４ｃ 垂直転送部
の最終転送電極 １０４ｂ 接続配線 １０５、６０５ 第２の絶縁膜 １０６、６０６ ｎ- 型半導体領域 １０７、４０７、５０７ 第２種の電荷転送電極 ６０７、６０７ａ、６０７ｂ 第２の導電性電極 １０７ａ、４０７ａ、５０７ａ 第２種の電荷転送電極
（第１群） １０７ｂ、４０７ｂ、５０７ｂ 第２種の電荷転送電極
（第２群） ５０７ｃ 接続配線 １０８ａ、１０８ｂ、４０８ａ、４０８ｂ、５０８ｂ、
６０８ａ、６０８ｂ金属配線 １０９、４０９、５０９、６０９ コンタクトホール １１０ フォトレジスト膜 １１１、６１１ 信号電荷 ７２０ 光電変換部 ７４０ 垂直転送部 ７６０ 水平転送部 ７８０ 出力回路部
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年７月８日
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図９
【補正方法】変更
【補正内容】
【図９】
Claims (8)
- 【請求項１】 半導体基板の表面領域内に設けられた電
荷転送領域上にゲート絶縁膜を介して第１種の電荷転送
電極と第２種の電荷転送電極とが交互に配置され、前記
第１種の電荷転送電極は共通に接続され、前記第２種の
電荷転送電極下の前記電荷転送領域の電荷転送方向の上
流側部分にポテンシャルバリア層が形成され、前記第２
種の電荷転送電極は一つ置きに第１群と第２群とに分け
られそれぞれの群が共通に接続されていることを特徴と
する電荷転送装置。 - 【請求項２】 前記ポテンシャルバリア層が、前記第１
種の電荷転送電極の端部に自己整合されて形成されてい
ることを特徴とする請求項１記載の電荷転送装置。 - 【請求項３】 前記第１種の電荷転送電極が第１層多結
晶シリコン層によって形成され、前記第２種の電荷転送
電極が第２層多結晶シリコン層によって形成されている
ことを特徴とする請求項１記載の電荷転送装置。 - 【請求項４】 前記第１種の電荷転送電極が一体の導電
体として形成されていることを特徴とする請求項１記載
の電荷転送装置。 - 【請求項５】 前記電荷転送装置の前記第１群の電荷転
送電極下または前記第２群の電荷転送電極下の電荷転送
領域内に信号電荷を転送する他の電荷転送装置を備え、
該他の電荷転送装置の最終電荷転送電極と前記第１種の
電荷転送電極とが電気的に接続されていることを特徴と
する請求項１記載の電荷転送装置。 - 【請求項６】 半導体基板の表面領域内に設けられた電
荷転送領域上にゲート絶縁膜を介して第１種の電荷転送
電極と第２種の電荷転送電極とが交互に配置され、前記
第１種の電荷転送電極が共通に接続され、前記第２種の
電荷転送電極下の前記電荷転送領域の電荷転送方向の上
流側部分にポテンシャルバリア層が形成され、前記第２
種の電荷転送電極は一つ置きに第１群と第２群とに分け
られそれぞれの群が共通に接続されている電荷転送装置
の駆動方法であって、第１群の電荷転送電極と第２群の
電荷転送電極とに互いに逆相の関係にある駆動パルスを
印加し、前記第１種の電荷転送電極には前記駆動パルス
の中間電位の一定電圧を印加することを特徴とする電荷
転送装置の駆動方法。 - 【請求項７】 半導体基板の表面領域内に設けられた電
荷転送領域上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜を介して前記電荷転送領域上に一定間
隔をおいて複数の第１種の電荷転送電極を形成する工程
と、 前記第１種の電荷転送電極間の前記電荷転送領域の電荷
転送方向の下流側部分をフォトレジストで覆う工程と、 前記フォトレジストと前記第１種の電荷転送電極とをマ
スクにイオン注入を行って、前記電荷転送領域内にポテ
ンシャルバリア層を形成する工程と、 前記第１種の電荷転送電極間の前記電荷転送領域上にゲ
ート絶縁膜を介して第２種の電荷転送電極を形成する工
程と、 前記第２種の電荷転送電極を一つ置きに接続する工程
と、を有することを特徴とする電荷転送装置の製造方
法。 - 【請求項８】 半導体基板の表面領域内に設けられた電
荷転送領域上にゲート絶縁膜を形成する工程と、 前記ゲート絶縁膜を介した前記電荷転送領域上に一定間
隔をおいて複数の第１種の電荷転送電極を、前記電荷転
送領域外の領域上において一体的に接続された態様にて
形成する工程と、 前記第１種の電荷転送電極間の前記電荷転送領域の電荷
転送方向の下流側部分をフォトレジストで覆う工程と、 前記フォトレジストと前記第１種の電荷転送電極とをマ
スクにイオン注入を行って、前記電荷転送領域内にポテ
ンシャルバリア層を形成する工程と、 前記第１種の電荷転送電極間の前記電荷転送領域上にゲ
ート絶縁膜を介して第２種の電荷転送電極を形成する工
程と、 前記第２種の電荷転送電極を一つ置きに接続する工程
と、を有することを特徴とする電荷転送装置の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128060A JPH06314706A (ja) | 1993-04-30 | 1993-04-30 | 電荷転送装置、その駆動方法およびその製造方法 |
| US08/235,706 US5521405A (en) | 1993-04-30 | 1994-04-29 | Charge transfer device with two-phase two-layered electrode structure and method for fabricating the same |
| KR1019940009673A KR0164623B1 (ko) | 1993-04-30 | 1994-04-30 | 2상 2층 전극 구조의 전하 전송 장치와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5128060A JPH06314706A (ja) | 1993-04-30 | 1993-04-30 | 電荷転送装置、その駆動方法およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06314706A true JPH06314706A (ja) | 1994-11-08 |
Family
ID=14975490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5128060A Pending JPH06314706A (ja) | 1993-04-30 | 1993-04-30 | 電荷転送装置、その駆動方法およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5521405A (ja) |
| JP (1) | JPH06314706A (ja) |
| KR (1) | KR0164623B1 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09199711A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 電荷転送装置およびその製造方法 |
| EP0784346A3 (en) * | 1996-01-09 | 1998-10-21 | Sony Corporation | Charge transfer device and solid-state imaging apparatus using the same device |
| EP0771104A3 (en) * | 1995-10-25 | 1998-12-16 | Nec Corporation | Two-dimensional CCD image sensor free from vertical black streaks |
| US5914506A (en) * | 1995-06-02 | 1999-06-22 | Nec Corporation | Charge coupled device having two-layer electrodes and method of manufacturing the same |
| JP2003258236A (ja) * | 2002-03-01 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| KR100541712B1 (ko) * | 1996-01-18 | 2006-06-13 | 매그나칩 반도체 유한회사 | 선형ccd촬상소자 |
| JP2020141029A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社東芝 | 固体撮像装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612555A (en) * | 1995-03-22 | 1997-03-18 | Eastman Kodak Company | Full frame solid-state image sensor with altered accumulation potential and method for forming same |
| JP2894235B2 (ja) * | 1995-03-31 | 1999-05-24 | 日本電気株式会社 | 固体撮像装置 |
| JP2768311B2 (ja) * | 1995-05-31 | 1998-06-25 | 日本電気株式会社 | 電荷転送装置 |
| FR2771217B1 (fr) * | 1997-11-14 | 2000-02-04 | Thomson Csf | Dispositif semiconducteur a transfert de charges |
| US6417531B1 (en) * | 1998-11-24 | 2002-07-09 | Nec Corporation | Charge transfer device with final potential well close to floating diffusion region |
| JP2001044416A (ja) * | 1999-07-28 | 2001-02-16 | Sony Corp | 電荷転送装置及び固体撮像装置 |
| US6586784B1 (en) * | 2002-10-02 | 2003-07-01 | Eastman Kodak Company | Accumulation mode clocking of a charge-coupled device |
| JP4680655B2 (ja) * | 2005-04-01 | 2011-05-11 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| US7880782B2 (en) * | 2008-05-30 | 2011-02-01 | Eastman Kodak Company | Image sensor clocking method |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL165869C (nl) * | 1970-09-25 | 1981-05-15 | Philips Nv | Analoog schuifregister. |
| US4100513A (en) * | 1975-09-18 | 1978-07-11 | Reticon Corporation | Semiconductor filtering apparatus |
| US4250517A (en) * | 1979-11-30 | 1981-02-10 | Reticon Corporation | Charge transfer, tetrode bucket-brigade device |
| JPS58154269A (ja) * | 1982-03-09 | 1983-09-13 | Matsushita Electronics Corp | 電荷転送装置 |
| US4814844A (en) * | 1986-12-12 | 1989-03-21 | The United States Of America As Represented By The Secretary Of The Air Force | Split two-phase CCD clocking gate apparatus |
| US4995061A (en) * | 1987-12-17 | 1991-02-19 | Texas Instruments Incorporated | Two-phase CCD imager cell for TV interlace operation |
| DE69120773T2 (de) * | 1990-11-09 | 1997-02-06 | Matsushita Electronics Corp | Ladungsträgeranordnung, Verfahren zu ihrer Herstellung und Verfahren zu ihrer Steuerung |
| US5402459A (en) * | 1993-05-10 | 1995-03-28 | Texas Instruments Incorporated | Frame transfer image sensor with electronic shutter |
-
1993
- 1993-04-30 JP JP5128060A patent/JPH06314706A/ja active Pending
-
1994
- 1994-04-29 US US08/235,706 patent/US5521405A/en not_active Expired - Fee Related
- 1994-04-30 KR KR1019940009673A patent/KR0164623B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914506A (en) * | 1995-06-02 | 1999-06-22 | Nec Corporation | Charge coupled device having two-layer electrodes and method of manufacturing the same |
| EP0771104A3 (en) * | 1995-10-25 | 1998-12-16 | Nec Corporation | Two-dimensional CCD image sensor free from vertical black streaks |
| US5920346A (en) * | 1995-10-25 | 1999-07-06 | Nec Corporation | Two-dimensional CCD image sensor free from vertical black streaks |
| EP0784346A3 (en) * | 1996-01-09 | 1998-10-21 | Sony Corporation | Charge transfer device and solid-state imaging apparatus using the same device |
| KR100541712B1 (ko) * | 1996-01-18 | 2006-06-13 | 매그나칩 반도체 유한회사 | 선형ccd촬상소자 |
| JPH09199711A (ja) * | 1996-01-23 | 1997-07-31 | Nec Corp | 電荷転送装置およびその製造方法 |
| JP2003258236A (ja) * | 2002-03-01 | 2003-09-12 | Matsushita Electric Ind Co Ltd | 固体撮像装置およびその製造方法 |
| JP2020141029A (ja) * | 2019-02-27 | 2020-09-03 | 株式会社東芝 | 固体撮像装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5521405A (en) | 1996-05-28 |
| KR0164623B1 (ko) | 1999-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314706A (ja) | 電荷転送装置、その駆動方法およびその製造方法 | |
| US6312970B1 (en) | Fabrication of CCD type solid state image pickup device having double-structured charge transfer electrodes | |
| JP3225939B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH10223877A (ja) | 固体撮像素子とその製造方法 | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| JP3048459B2 (ja) | 半導体装置およびその製造方法 | |
| US5401679A (en) | Method of manufacturing charge transfer device | |
| US4364973A (en) | Method for fabricating a solid-state imaging device using photoconductive film | |
| JP2798289B2 (ja) | 電荷転送素子およびその製造方法 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP2003332358A (ja) | 電荷転送素子及びその製造方法 | |
| US5917208A (en) | Charge coupled device and electrode structure | |
| JP2712847B2 (ja) | 電荷転送素子の製造方法 | |
| JP3132228B2 (ja) | 固体撮像装置の製造方法 | |
| JPS63182857A (ja) | 固体撮像装置及びその製造方法 | |
| JP3011232B2 (ja) | 固体撮像素子及びその製造方法 | |
| KR100229265B1 (ko) | 전하전송장치의 제조방법 | |
| JPH0198258A (ja) | 固体撮像装置および製造方法 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| JP2005191400A (ja) | 固体撮像素子及び固体撮像素子の製造方法 | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| KR0151185B1 (ko) | 전하전송장치 및 그 제조방법 | |
| JP2000236082A (ja) | 固体撮像素子及びその製造方法 | |
| JPH0360158A (ja) | 固体撮像装置及びその製造方法 | |
| JPH09293851A (ja) | 固体撮像装置およびその製造方法 |