DE2551797C3

DE2551797C3 - Ladungsgekoppelte Schaltung

Info

Publication number: DE2551797C3
Application number: DE2551797A
Authority: DE
Inventors: Walter Frank Skillman Kosonocky; Donald Jon Plainsboro Sauer
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1974-11-18
Filing date: 1975-11-18
Publication date: 1980-01-31
Also published as: NL7513404A; CA1070015A; DE2551797B2; GB1516744A; NL183066B; NL183066C; AU8645375A; JPS5723959B2; JPS5173841A; DE2551797A1; FR2291577A1; US3967254A; FR2291577B1

Description

20

ro

Die vorliegende Erfindung betrifft eine ladungsgekoppelte Schaltung gemäß dem Oberbegriff des Patentanspruchs I

Eine ladungsgekoppelte Halbleiterschaltung mit einer Vielzahl von Kanälen, entlang denen Ladung befördert ω werden kann und die sich in Richtung einzelner Spalten erstrecken, und mit quer über die Spalten in Richtung Von Reihen laufenden Elektroden, unter denen Ladung gespeichert werden kann, läßt sich als Speichermatrix im Serien-ParalleUSerien-Betrieb beireiben, wenn man an den Enden der Kanäle ein Eingangs· bzw. ein Ausgangsregister vorsieht, derefi jedes mit den einzel· nen Kanälen ausgerichtete Stufen aufweist. Die zu speichernden Eingangssignale können dann seriell in das Eingangsregister gegeben, von dort parallel entlang den Kanälen befördert und in das Ausgangsregister übertragen und schließlich seriell aus dem Ausgangsregister ausgelesen werden. Wieviel Information in einer vorgegebenen Fläche einer solchen Speichermatrix gespeichert werden kann, hängt unter anderem davon ab, wie groß der von Mitte zu Mitte gerechnete Mindestabstand zwischen den Kanälen sein muß, d. h. wie nahe diese beieinander angeordnet werden können. Wenn wie üblich jeder Kanal mit einer gesonderten Stufe des Ausgangsregisters ausgerichtet ist, kann der von Mitte zu Mitte gerechnete Abstand zwischen den Kanälen natürlich nicht kleiner sein als die Länge einer Stufe des Ausgangsregisters.

Als Eingangs- und Ausgangsregister bieten sich mehrphasig betriebene ladungsgekoppelte Anordnungen an, bei denen jede Stufe jeweils einen Ladungsspeicherplatz für jede Phase enthält Die Stufen geraten also länger als es der Ausdehnung eines einzigen Speicherplatzes entspricht, so daß auch die Kanäle der Speichermatrix entsprechend weit auseinanderliegen müssen, wenn man jeden Kanal mit einer gesonderten Stufe ausrichtet

Die Aufgabe der Erfindung besteht darin, die Informationsspeicherdichte einer Speichermatrix der vorstehend beschriebenen Art zu erhönen.

In einem aus der Zeitschrift »Electronics« vom 8. August 1974 vorbekannten Aufsatz sind bereits Überlegungen angestellt worden, wie man ein Serien-Parallel-Serien-Speichersystem der vorstehend be schriebenen Art aufbauen könnte, um größere Pakkungsdichten zu erzielen (vgl. F i g. 2c und den zugehörigen Text auf den Seiten 96 und 97 der genannten Druckschrift). Im einzelnen wird dort angeregt, nicht für jeweils eine ganze Stufe, sondern für jede einzelne Phase eines Serienregisters einen Kanal vorzusehen. Die Einschreibung soll dann so vonstatten gehen, daß z. B. im Falle zweiphasig gesteuerter Serienregister die Informationseleinente eines ersten Teils des ersten einzuspeichernden Datenworts unter die der Phase I zugeordneten Elektroden des Eingangsregisters gegeben und in jeden zweiten Kanal übertragen werden. Anschließend wird der zweite Teil des Datenwort* unter die der Phase 2 zugeordneten Elektroden des Eingangsregisters gegeben und in die restlichen, dazwischenliegenden Kanäle übertragen. Das nunmehr in der ersten Reihe der Speichermatrix gespeicherte vollständige Datenwort soll dann entlang den Kanälen um einen Schritt in Spaltenrichtung weiterverschoben werden, worauf der Vorgang wiederholi wird. Mit einem solchen Verschachtelungsbctrieb hatte man eine doppelt so hohe Packungsdichte wie bei einer normalen Struktur, die nur einen Kanal pro Registerstufe hat. Voraussetzung hierfür ist, daß ein ähnlich verschachtelter Betrieb auch bei der Übertragung aus den Kanälen in das Ausgangsregister funktioniert.

Die erwähnte Druckschrif( enthält jedoch keine Anregungen, wie die dort impli/it unterstellte Übertragungsanordnung zum jeweils gleichzeitigen Übertragen Von weniger als eine Reihe ausmachenden Ladungs^ Signalen aus den Kanälen in das Ausgangsregister aufgebaut sein soll. Die verschachtelte Übertragung der Ausgangsseite kann nämlich nicht in gleicher oder entsprechender Weise wie an der Eingangsseite durchgeführt werden, denn an den Ausgangsenden der Kanäle sind gleichzeitig alle Speicherplätze einer Reihe

und nicht, wie bei der Eingabe im Eingangsregister, nur die einer bestimmten Phase zugeordneten Plätze belegt-

Um die angestrebte Erhöhung der Informationsspeicherdichte wirklich zu ermöglichen und somit die gestellte Aufgabe befriedigend zu lösen, wird eine ladungsgekoppelte Schaltung der im Oberbegriff des Patentanspruchs 1 beschriebenen Gattung erfindungsgemäß so ausgebildet, wie" es im Kennzeichnungsteil dieses Anspruchs angegeben ist

Erfindungsgemäß wird also zwischen den Ausgangs- ι ο enden der Kanäle und der Ausgangsanordnung, die mit den einzelnen Kanälen oder Spalten ausgerichtete Ladung Speicherplätze enthält, eine bestimmte Struktur vorgesehen, die eine besonders ausgebildete Speicherelektrode sowie vier besonders ausgebildete Steuerelektroden enthält Mit dieser speziellen Struktur ist eine Übertragungsanordnung geschaffen, die es ermöglicht, immer nur eine Teilmenge der eine Reihe ausmachenden Gesamtmenge von Ladungssignalen von den Kanälen in die Ausgangsanordnung zu übertragen. 2u Die erfindungsgemäße Struktur läßi sich nämlich durch Anlegen geeigneter Potentiale so steuern, c¹ :ß zunächst eine Reihe von Ladungssignalen aus den Kanälen unter die Speicherelektrode gelangt und die Ladungen in den unter den Fingern der Speicherelektrode liegenden abwechselnden Kanälen zur Ausgangsanordnung gelangen, während unter der ersten Steuerelektrode Potentialbarrieren gebildet werden, welche die Ladungen in den übrigen abwechselnden Kanälen am Erreichen der Ausgangsanordnung hindern, und daß anschließend i» leitende Wege in diesen übrigen abwechselnden Kanälen unter der ersten Steuerelektrode gebildei werden, welche die Übertragung der in diesen Kanälen befindlichen Ladungen in die Ausgangsanordnung unter Steuerung der zweiten, der dritten und der vierten *^r> Steuerelektrode erlauben.

Zu einer vorteilhaften Ausgestaltung der Erfindung kommt man, wenn man unter dreien von jeweils vier Elektroden in den Kanälen Ladungssignale speichert und die E'-'ktroden mit Vierphasenspannungen steuert, ■"' um die Ladungssignale weiterzugeben.

Im folgenden werden Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnungen näher erläutert, dabei werden auch noch weitere Merkmale und Vorteile der Erfindung zur Sprache ·>"> kommen Es zeigen:

F ι g. 1 eine schematische Darstellung eines Serien-Parallel-Serienspeichers mit Eingangsregister und Ausgangsregister, in denen jeder einzelne Speicherplatz mit jeweils einer gesonderten Spalte der Speichermatrix ^r> <> ausgerichtet ist;

F i g. 2 »ine Draufsicht auf einen Teil einer erfindungsgemäOen Ausführungsform eines solchen Speichers mit Einzelheiten seiner Ausgangs-Übertragungsanordnung;

Fig. 3 eine graphische Darstellung des zeitlichen ·· Verlaufs von Signalen, auf die bei der Erläuterung der Anordnung gemäß F i g. 2 Bezug genommen wird;

F i g. 4 und 5 graphische Darstellungen von Oberflächenpotentialprofilen, wie sie im Betrieb der Anordnunggemäß Fig. 2 auftreten; Wl

Fig.6 eine Draufsicht auf ein Ausgangsschaltwerk gemäß einem anderen Ausführungsbeispiel der Erfindung;

Fig.7 eine graphische Darstellung des zeitlichen Verlaufes Von Signalen, auf die bei der Erläuterung der Arbeitsweise der Anordnung gemäß Fig.6 Bezug genommen wirdj

F i g. 8 eine Draufsicht auf einen mit ladungsgekoppelten Einrichtungen arbeitenden Serien-Parallel-Serien-Speicher (»SPS-CCD-Speicber«) gemäß einer weiteren Ausführungsform der Erfindung;

Fig.9 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, auf die bei der Erläuterung der Anordnung gemäß F i g. 8 Bezug genommen wird;

Fig. 10 eine graphische Darstellung von Oberflächenpotentialprofilen, wie sie im Betrieb der Anordnung gemäß F i g. 8 auftreten;

F i g. 11 eine schematische Darstellung eines Speichers gemäß wieder einem anderen Ausführungsbeispiel der Erfindung und

Fig. 12 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, auf die bei der Erläuterung der Ausführungsform gemäß F i g. 1 Bezug genommen wird.

Der in F i g. 1 dargestellte Speicher enthält ein Eingangsregister 10, eine Speichermatrix 12 und eine Eingangstorschaltungsanordnung 14 zur parallelen Übertragung von Information aus dem Eingangsregister in die Speichermatrix. Die Tjirichtung enthält ferner ein in Fig. ! nur schemaüsch dargestelltes Ausgangsschaltwerk 16 (Ausgangstorschaltungsanordnung), das als Einzelstruktur dargestellt ist in Wirklichkeit aber mehrere Gate-Elektroden enthält und in Verbindung mit den verschiedenen Ausführungsbeispielen der Erfindung noch genauer erläutert werden wird. Mit dem Ausgangsschaltwerk 16 wird die unter der letzten Elektrode der Matrix 12 gespeicherte Information in ein Ausgangsregister 18 übertragen. Es kann daher als »Übertragungsanordnung« bezeichnet werden. Der Inhalt des Ausgangsregisters 18 wird über eine Regenerierungsstufe 20 seriell zu einer Schaltstufe 22 übertragen.

Die Schaltstufe 22 kann Transistorschaltungen und/oder verschiedene ladungsgekoppette (CCD-)Anordnungen enthalten, die, wie schematisch durch das Symbol »CV« und eine Leitung 24 angedeutet ist. die von der Regenerierungsstufe 20 abgegebenen Ladungssignale unter Steuerung durch eine oder mehrere Steuerspannungen CV entweder einer Ausgangsleitung 26 oder einer zu einer Eingangsstufe 32 führenden Leitung 28 zuführen. Der Schaltstufe 22 kann außerdem über eine Leitung 30 Eingangsinformation zugeführt werden. Es sei hervorgehoben, daß mehr als eine Steuerspannung CV und mehr als eine Leitung 24 vorhanden sein können.

Im Betrieb des Speichersystem gemäß F i g. 1 wird die Eingangsinformation zuerst seriell über die Leitung 30 und die Schaltstufe 22 der Eingangsstufe 32 des Eingangsregisters 10 zugeführt Bei diesem Register kann es sich, wie dargestellt, um ein Zweiphasenregister handeln, dessen Stufenzahl gleich der Hälfte der Anzahl der Kanäle der Speichermatrix 12 ist. Bei der schtrnatischen Darstellung in F i g. 1 hat das Register 10 sechs Stufen während die Speichermatrix 12 zwölf Kanäle aufweist.

Eine Stufe eines Zweiphasenregisters umfaßt eine Elektrodenanordnung für die erste Phase Φ* ι und eine Elektrodenanordnung für die zweite Phase Φα 2-

Wenn das Eingangsregister voll ist, also 6 Ladungspakete enthält (von denen angenommen werden kann, daß sie unter den Φα !-Elektroden gespeichert sirtd), werden diese 6 Ladungspakete über die Eingangstorschaltungs* anordnung 14 in die Speicherplätze Unter der ersten Elektrode 34 der Matrix übertragen. Die Übertragung erfolgt durch einen der Eingangstorschaltungsanordnung zugeführten Impuls G-I. (In der Praxis kann die Elektrode 14 aus einer einzigen Gate-Elektrode

25 5\

bcsfchcn öder sie kann zwei Teilelektfodefi enthalten. Im letzteren Falle würde G-I dann zwei Steuerimpulse C-IA und G-IB für die Ansteuerung der beiden Teiielektroden enthalten. Eine solche Anordnung ist in Fig.8 dargestellt und weiter unten erläutert.) Beim vorliegenden Beispiel soll angenommen werden, daß der Speicher ein N-Substrat (P-Kanäle) hat und im Öberflächenkanalbetrieb arbeitet (also mit Löchern als Minoritätsträgern), und der die Übertragung bewirkende Steuerin puls G-I (bzw, die Steuerimpulse) sind dann negativ. Es soll ferner angenommen werden, daß sich die Elektrode 34 zu diesem Zeitpunkt auf einem negativen Potential befindet und daß die übrigen P Phase-Elektroden auf einem vergleichsweise positiveren Potential liegen.

Nachdem die erste halbe Zeile der Information in der beschriebenen Weise übertragen worden ist, wird d.e andere Hälfte der Zeile seriell über die Leitung 30, die Schaltstufe 24 und die Eingangsstufe 32 in das Eingangsregister 10 eingespeist. Die Eingangstorschaltungsanordnung 14 wird auf einer solchen Spannung gehalten, daß das Register während dieser Informationsübertragung von der Elektrode 34 isoliert ist. Die Phasenspannungen Φα\ und Φαί werden so gesteuert, daß die zweite Hälfte des Wortes schließlich unter den «^-Elektroden des Eingangsregisters 10 gespeichert ist. Bei Zuführung des Impulses (oder der Impulse) G-I wird dann diese zweite Worthälfte, verschachtelt mit der ersten Worthälfte, in die Speicherplätze unter der Elektrode 34 verschoben, so daß nun das ganze Wort unter der Elektrode 34 gespeichert ist. Nun wird die Spannung Φ34 an der Elektrode 34 positiver und die Spannung Φβι an der folgenden Elektrode 36 negativer gemacht um die erste Informationszeile von den Plätzen unter der Elektrode 34 in die Plätze unter der Elektrode 36 zu übertragen.

Die beschriebenen Vorgänge wiederholen sich für die erste Hälfte des zweiten Wortes, dann für die zweite Hälfte des zweiten Wortes und für die erste und zweite Hälfte des dritten Wortes. Das ganze erste Wort ist dann unter einer dritten Elektrode 38 gespeichert, das ganze zweite Wort unter der Elektrode 36 und das ganze dritie Wort unter der Elektrode 34. iJas vierte Wort besteht bei dieser Ausführungsform aus lauter Nullen, was einfach dadurch simuliert werden kann, daß man nun den Impuls Φ_Β* zuführt Hierdurch wird unter die Elektrode 41 die Ladung unter der Elektrode 40 übertragen, so daß unter der Elektrode 40 keine Ladung verbleibt Gleichzeitig wird das im Register 10 vorhandene neue Wort über die Eingangstorschaltungsanordnung 14 unter die Elektrode 34 gebracht usw. Von den ersten fünf Zeilen enthalten also nun die Reihen 1 - 3 und 5 Ladungssignale (unter den Elektroden 34,36, 3S und 41) während die Zeile 4 keine Ladungssignale (unter der Elektrode 40) enthält

Die oben beschriebenen Schritte werden nun sooft wiederholt, bis die Speichermatrix 12 ganz gefüllt ist, d. h, es werden jeweils drei von vier Zeilen gefüllt während eine der vier Zeilen leer bleibt

Nun steht das Problem an, wie die einzelnen Wörter von den Plätzen unter der Elektrode oder der Elektrodenanordnung 42 in das Ausgangsregister 38 übertragen werden sollen. Im vorliegenden Falle wird jeweils ein halbes Wort auf einmal durch das Ausgangsschakwerk 16 zum Ausgangsregisier übertra-

erhalten hat, wird dieses seriell aus dem Register herausgelesen und das nächst halbe Wort wird dann von den Plätzen unter der Elektrode 42" parallel in das AUsgähgsfegistef 18 übergeführt. Es liegt hier offensichtlich ein ganz anderes Problem vor als bei der Übertragung der halben Wörter Vom Eingang in die fviatriXi Dort war je jeweils nur ein halbes Wort im Eingangsregister 10 gespeichert und wenn sich dieses halbe Wort unter den Φα i-Elektroden befand, wurde es in die eine Gruppe aus alternierenden Kanälen Unter der Elektrode 34 der Matrix 12 übertragen, während die Übertragung bei der Speicherung unter den iP/u-Elektroderi ohne Schwierigkeiten in die andere Gruppe aus alternierenden Kanälen unter der Elektrode 34 erfolgte, bei der Übertragung in das Ausgangsregister 18 ist jedoch das ganze Wort vorhanden und es müssen Maßnahmen getroffen werden, um nur eine Hälfte dieses Wortes zu übertragen, während gleichzeitig Verhindert werden muß, daß die andere Hälfte, die mit der ersten verschachtelt ist, zum Ausgangsregister ahu/anHprt nnH hpim Rplrioh Hpc Äiicaanocrpaictprc — ■■ ---- _... -_ — _o —_c~.__σ

gestört wird.

F i g. 2 zeigt eine Möglichkeit, wie das oben geschilderte Problem gemäß der vorliegenden Erfindung gelöst werden kann. Es sind nur die letzten beiden Elektrodenanordnungen (Zeilen) der Speichermatrix 12 dargestellt. Die Elektrodenanordnung 42 besteht, wie ersichtlich, aus einem Paar von Elektroden 42a, 426, von denen !,ich die Elektrode 426näher am Substrat befindet als die Elektrode 42a. Die Elektrode 42a übt also die Funktion einer Übertragungs-Elektrode aus, während die Elektrode 426 als Speicherelektrode arbeitet. Die beiden Elektroden können aus polykristallinem oder Poly-Silizium bestehen oder eine der Elektroden, z. B. die Elektrode 42a, kann aus Metall, wie Aluminium, und die andere Elektrode 426 aus Polysilizium hergestellt werden. Die Elektrode 426 ist nicht einfach rechteckförmig, sie enthält vielmehr Vorsprünge oder Finger, von denen drei Finger 426-1, 426-2 und 426-3 dargestellt sind. Das Ausgangsschaltwerk 16 des Speichers gemäß Fig. 1 enthält vier getrennte Steuer-Elektroden 16-1, 16-2, 16-3 und 16-4. Die Elektroden 16-1, 16-2 und 16-4 sind rechteckförmig. Die Elektrode 16-3 hat dagegen Finger, von denen zwei Finger 16a und 166 dargestellt sind, die mit den hingern der Elektrode 12b verzahnt sind. Die Finger 16a und 166 reichen unter die Elektrode 16-1 und die Finger der Elektrode 426 reichen unter die Elektrode 16-2.

Das Ausgangsregister 18 wird ebenfalls durch Elektrodenpaare gebildet. Es fluchtet immer diejenige Elektrode des Paares mit dem Kanal, die sich näher am Substrat befindet. Mit dem Kanal 51 fluchtet also die Elektrode 506, mit dem Kanal 53 die Elektrode 52^ usw. Wie bei der Matrix kann die Konstruktion ausschließlich aus Polysilizium bestehen oder die weiter vom Substrat entfernten Elektroden (Übertragungselektroden) können aus einem Metall, wie Aluminium, und die sich näher am Substrat befindlichen Elektroden können aus Polysilicium bestehen.

Bei der folgenden Erläuterung der Arbeitsweise der Anordnung gemLS F i g. 2 wird auf die F i g. 3, 4· und 5 Bezug genommen. Als erstes sollen die Kanäle, die zu den $ci-Elektroden des Ausgangsregisters führen, d. h. zu den Elektroden 52 und 56, betrachtet werden. Die Oberflichenprofile für die Elektroden des Kanals 53, der zur Elektrode 526 führt, sind in F i g. 4 dargestellt Wie auch aus F i g. 3 entnommen werden kann, soll für die folgende Erläuterung angenommen werden, daß sich 32 Kanäle in der Anordnung befinden und daß das Eingangs- und das Ausgangsregister jeweils 16 Stufen

haben.

Es sei ferner angenommen, daß irii Zeitpunkt ίο eine Vollständige informationszeile (ein Vollständiges »Wort«) unter der £löktrode 42b gespeichert ist. Beim Zeitpunkt k handelt es sich um die > >Bii-2«*Zeil. Im Zeitpunkt t\, der der »Bit-I5«-Zeil unmittelbar Vorangeht, hat die Φβ^-Spannung wieder ihren Ruhewert angenommen. Die Substratvorspannung Und/oder die Ruhevofspaririung an den beiden Elektroden 42a, 42b sind jedoch so gewählt, daß unter der Elektrode 42b eine Pötehliälmülde verbleibt und die vorher dort gespeU cherten Ladungspakete auch dort gespeichert bleiben. Im Zeitpunkt h sind die Spannungen G-2B und G-2C negativ. Der Finger 426-2 der Elektrode 42b reicht unter die Elektrode 16-2, der die Spannung G-2B zugeführt ist. Die Potentialmulde unter der Elektrode 16-2 befindet sich daher neben der Restmulde unter 426-2, so daß die Ladung zu der Mulde unter der Elektrode 16-2 wandert. Yen dcri füsßt sis ζ" der tieferen Mulde unter der Elektrode 16-3. wie bei c) in F i g. 4 dargestellt ist

Im Zeitpunkt h ist die Spannung G-ID negativ, so daß die vorher unter der Elektrode 16-3 gespeicherte Ladung unter die Elektrode 16-4 und weiter unter die Elektrode 52Zj wandert, wie bei d) in Fig.4 dargestellt ist. Im Zeitpunkt U ist die Spannung Φι \ negativ, und die Spannung G-2D ist noch negativ, so daß die unter der Elektrode 16-4 vorhandene Ladung unter die Elektrode 52b im Ausgangsregister wandert.

Bei jedem zweiten Kanal, wie den Kanälen 53 und 57, ist also das unter der Eiektrode 426 der Speichermatrix 12 ges eicherte Ladungssignal zu den ΦΓΐ-Elektroden. wie den Elektroden 52b und 566. des Ausgangsregisters 18 gewandert. Anschließend daran schieben die aufeinanderfolgenden mehrphasigen Spannungen Φι\ und Φ( 2 die halbe Informationszeile aus dem Ausgangsregister 18 heraus und durch die Regenerierungsstufe 20 (Fig. 1) zur Schaltstufe 22. Während dieser Übertragung (Bit-16- bis Bit-32-Zeit) ist G-2D relativ positiv, so daß die zweite Hälfte des Wortes, das durch die Elektrodenanordnung des Ausgangs-Schaltwerkes 16 gespeichert ist, durch die Phasenspannungen Φ<-ι und Φι ι nicht gestört wird, wie gleich näher ausgeführt werden soll. Von der Schaltstufe 22 wird die herausgelesene Worthälfte je nach dem Wert der Steuerspannung oder Steuerspannungen CV entweder an die Ausgangsleitung 26 (Fig. 1) weitergeleitet oder rückgespeichert oder beides.

In Fig.5 ist dargestellt, was in den übrigen Kanälen der Speichermatrix 12 geschieht. Im Zeitpunkt fo liegen im wesentlichen die gleichen Verhältnisse vor, wie sie in Fig.4 dargestellt sind. Man beachtet jedoch, daß die Elektrode 426 in einem Kanal, wie dem Kanal 51, keine Verlängerung (Finger) hat. Dagegen hat die Elektrode 16-3 einen Finger 16a

Während der Zeitspanne ii —& befindet sich ein Potentialwall oder eine Potentialsperre unter der Elektrode 16-1. Die Information, die unter der Elektrode 426 im Kanal 51 gespeichert ist, bleibt also dort gespeichert Man erinnere sich darin, daß im Zeitpunkt fe das halbe Wort, das unter der Elektrode 426 in Kanälen, wie 53, gespeichert gewesen war, in das Ausgangsregister 18 übertragen und aus diesen herausgelesen ist

Zur Bit-Zeit 31 (Zeitpunkt f₇) sind die Spannungen G-2A, G-2B und G-2C niedrig geworden. Dies hat bewirkt, daß die unter der Elektrode 42b vorhandene Information unter die Elektrode 16-3 übertragen worden ist Dies ist bei c) in Fig.5 dargestellt Im Zeiipunkf h Raben die verschiedenen Spannungen, soweit sie hier hsteressiereti, wieder ihre Rühewerte und die Ladung bleibt unter der Elektrode 16-3 gespeichert. Im Zeitpunkt k wird die Spannung G-2D negativ und

dies bewirkt die Übertragung der Ladung unter die Elektrode 16-4. Kurze Zeit später, während die Spannung G-2D noch negativ ist, wird der Impuls Φα negativ, und der Impuls G-2D endet während Φα noch negativ ist. Das Ergebnis, nämlich das Potentialprofil im

jo Zeitpunkt iio (F ig; 3) ist in F ig. 5 bei f) dargestellt

Zusammenfassend kann also gesagt werden, daß im Zeitpunkt fi₀, nachdem das erste halbe Wort aus dem Ausgangsregister 18 heraustransportiert worden ist, das zweite halbe Wort in das Ausgangsregister übertragen wird. Die ganze Information, also ein vollständiges Wort, ist nun von den Plätzen unter der Elektrode 42b entfernt worden. Anschließend werden Φβ\ und Φβ* negativ, wodurch ein anderes volles Wort unter die F.lektrndp 42/j ilhprlragpn wird. Im Anschluß wird wieder durch die folgenden Spannungen Φα und Φι \ die Hälfte des gespeicherten Wortes im Ausgangsregister über die Regenerierungsstufe 20 (Fig. 1) zur Schaltstufe 22 transportiert.

Fig 6 zeigt eine andere Ausführungsform des Ausgangsschaltwerkes. Es enthält vier Gate-Elektroden 60-1, 60-2, 60-3 und 60-4, die alle rechteckförmig sind. Die Arbeitsweise des Ausgangsschaltwerks gemäß F i g. 6 ist etwas anders als die des Ausgangsschaltwerks gemäß Fig. 2 und soll im folgenden unter Bezugnahme

jo auf Fig. 7 erläutert werden.

Im Zeitpunkt Us sollen Ladungen entsprechend der Information einer vollständigen Zeile unter der letzten Gate-Elektrode 626 der Speichermatrix 12 gespeichert sein. Im Zeitpunkt ii liegen die Impulse G-2A, G-2Bvor, so daß diese Ladungen unter die Elektrode 60-2 wandern. Im Zeitpunkt h liegen die Impulse G-2Cund G-2D an, so daß die vorher unter der Elektrode 60-2 gespeicherten Ladungen nun unter der Elektrode 60-4 gespeichert werden. Im Zeitpunkt f₃ liegt ein Impuls Φσ ι an, so daß die Ladungen, die in den zu den Φπ-Elektroden führenden Kanälen unter diese Elektroden wandern. Beispielsweise wandert die im Kanal 64 vorhandene Ladung unter die hieKtrode boa und von dort zu der tieferen Mulde unter der Elektrode 666.

Kurze Zeit später, im Zeitpunkt U. der vor dem Beginn des nächsten Impulses Φα liegt, werden die Impulse G-2Bund G-2Cerneut angelegt Dies bewirkt, daß das halbe Wort, das noch unter der Elektrode 60-4 gespeichert verblieben war, wieder zurück unter die Elektrode 60-2 gelangt Dieses halbe Wort wird deshalb wieder unter die Elektrode 60-2 zurückgeführt damit die betreffenden Ladungssignale nicht durch die Spannung Φα von den Plätzen unter der Elektrode 60-4 unter die Φc2-EIektroden des Ausgangsregisters transportiert werden, während das im Ausgangsregister befindliche halbe Wort zum Ausgangskreis dieses Registers übertragen wird. Nachdem das verbliebene halbe Wort wieder zurück zur Elektrode 60-2 transportiert worden ist wird das im Ausgangsregister befindliche halbe Wort in F i g. 6 nach rechts verschoben, bis das Register leer ist Während dieses Verschiebevorganges ist G-2D relativ positiv, um einen Potentialwall zwischen dem Ausgangsregister und den restlichen Potentialmulden unter der. Elektroden 60-2

65- und 60-3 zu erzeugen.

Im Zeitpunkt h, nachdem das Ausgangsregister vom ersten halben Wort entleert worden ist, treten die Impulse G-2Cund G-2D wieder auf. Dies bewirkt, daß

das zweite halbe Wem unter die Elektrode 60^4 wanden. Nun, im Zeilpunkt /?, wenn der nächste Impuls Φο auftritt, gelangt dieses halbe Wort unter die iPc2-Elektroden des Ausgangsregisters. Beispielsweise wandert die im Kanal 68 gespeicherte Ladung von ihrem Platz ί unter der Elektrode 60-4 unter der Elektrode 70a hindurch unter die Elektrode 706. Zur Vereinfachung der Taktimpuisschaitung kann man kurze Zeit später (Zeitpunkt te) einen gestrichelt gezeichneten Impuls G-2C zuführen, notwendig ist diese Maßnahme jedoch nicht. Es steht zwar keine Ladung zur Verfügung, die durch diesen Impuls bewegt werden könnte, die Impulsfolge ist jedoch nun symmetrischer und die Taktimpulsschaltung einfacher. Auf alle Fälle befindet sich nun das zweite halbe Wort im Ausgangsregister IS und wird dann anschließend durch aufeinanderfolgende Impulse Φη· Φη aus diesem Register herausgeschoben.

Bei den beschriebenen Ausführungsbeispielen der Erfindung handelt es sich um Zweiphasen- und Vierphasensysteme, selbstverständlich läßt sich die Erfindung aber auch mittels eines Dreiphasensystems realisieren. F i g. 8 zeigt etwas vereinfacht ein solches Ausführungsbeispiel. In der Praxis sind die Zwischenräume zwischen den Elektroden schmal oder die Elektroden überlappen sich. Die Gate-Elektroden können alle aus Polysilicium oder alle aus Metall bestehen. In der Zeichnung sind dotierte Polysiüciumelektroden oder Gates dargestellt, bei denen die Elektroden durch dotierte Polysiliziumgebiete und die Zwischenräume durch undotierte Polysiliziumgebiete gewildet werden. Die Eingangstorschaltungsanordnung ist etwas genauer dargestellt als in Fig. 1, sie enthält zwei Gate-Elektroden 80-1 und 80-2, die durch zwei Steuerspannungen G-\A bzw. G-XB gesteuert werden. Das Ausgangsschaltwerk enthält drei getrennte Gate-Elektroden 82-1, 82-2 und 82-3, die durch drei Steuerspannungen G-2A, G-2B und G-2C gesteuert werden. Die zweite Steuerspannung G-2B ist eine Gleichspannung, deren Wert etwa gleich der Hälfte der Amplitude der Impulse G-2A und G-2B sein kann. Da das Substrat unter der Gate-Elektrode 82-2, die an dem der halben Impulsamplitude entsprechenden Gleichspannungspegel G-ItS liegt, denselben Ladungsbetrag speichern muß wie die anderen beiden Elektroden 82-1 und 82-3, wird die Elektrode 82-2 doppelt so breit gemacht wie diese anderen Elektroden. Außerdem wird die Speicherfläche unter den Elektroden im Ausgangsregister 18 doppelt so groß gemacht wie die Speicherfläche unter der Elektrode 82-3, um einer Übertragung mit fallendem Takt eine vollständige so Ladungsübertragung in das Ausgangsregister zu gewährleisten.

Zur Erläuterung der Arbeitsweise der in Fig.8 dargestellten Ausführungsform der Erfindung wird auf F i g. 9 Bezug genommen. Die eingekreisten Zahlen 1,2 und 3 beziehen sich auf das erste, zweite bzw. dritte Drittel einer Informationszeile. Die in F i g. 9 dargestellten Impulse sind positive Impulse, was für eine Oberflächenkanal-Ladungstransfereinrichtung bedeutet, daß die Minoritätsträger Elektronen sind und das Substrat P-Ieitend ist

Die Ladungsübertragung im Eingangsregister 10, der Speichermatrix 12 und im Ausgangsregister 18 erfolgt im konventionellen Schubtaktbetrieb. Bei einem Schubtaktbetrieb erfolgt die Ladungsübertragung durch Taktimpulse, die sich überlappen. Bei einer N-Kanai-Ladungstransfereinrichtung wird die Ladung in eine Potentialmulde unter einer Elektrode mit einem positiven Taktimpuls überfragen, während die Taktspannung an der vorangehenden Elektrode von einem positiven Wert auf einen weniger positiven Wert abfällt. Die Ladung wird während der Abfalldauer des Taktspannungsimpulscs aus der vorangehenden Potentialmulde herausgeschoben.

Bei der Übertragung von Ladungssignalen aus der Speichermatrix 12 über das Ausgangsschaltwerk mit den Elektroden 82-1,82-2 und 82-3 in das Ausgangsregister 18 wird jedoch mit einer Art von Falltaktbetrieb sowie mit dem konventionellen Schubtaktbetrieb gearbeitet. Im generellen Falle des Falltaktbetriebes erfolgt die Übertragung eines Ladungssignales von einer Potentialmulde dadurch, daß man die folgende Potentialinulde tief genug macht, um alle Ladungen aus der vorangehenden Mulde zu entfernen, während «ier Elektrode für diese vorangehende Mulde kein Taktimpuls zugeführt wird.

So läßt sich

hpi piner Z\ueiⁿhäSCn-N-

Kanal-Ladungstransfereinrichtung mit asymmetrischen Potentialmulden ein Falltaktbetrieb mit sich nicht überlappenden positiven Impulsen erreichen, die den beiden Phasen zugeführt werden. Wie weiter unten unter Bezugnahme auf Fig. 10 erläutert ist, kann man im Falle von symmetrischen Dreiphasen-Gate-Einrichtungen einen Falltaktbetrieb verwenden, bei dem man dem einen der Gates eine Gleichvorspannung zuführt, deren Wert etwa in der Mitte zwischen dem Maximal- und Minimal-Wert der zur Steuerung der anderen Gate-Elektroden verwendeten Taktspannungen liegt.

Bezugnehmend auf die Fig.8, 9 und 10 sei angenommen, daß sich im Zeitpunkt to ein vollständiges Wort unter der letzten Elektrode 86 der Speichermatrix 12 befindet. Kurze Zeit später, im Zeitpunkt t\, hat der impuls G-2A die Übertragung dieses ganzes Wortes unter die Elektrode 82-1 bewirkt. Etwas später, jedoch vor dem Zeitpunkt tj, wird der Impuls G-2A abgeschaltet und das Wort gelangt darauf durch die Schubtaktwirkung zur flachen Mulde unter der Elektrode 82-2. Fast unmittelbar danach tritt der Impuls G-2C auf und im Zeitpunkt i2 beginnt die Übertragung dieses ganzen Wortes unter die Elektrode 82-3. Während der impuls U-2C anliegt, tritt der erste Impuls <Pci auf und hierdurch wird ein Drittel des Wortes von den Plätzen unter den Elektroden 82-2 und 82-3 unter die ΦΓΐ-EIektroden übertragen. Im Zeitpunkt h ist der Impuls G-2Czu Ende und die übrigen beiden Drittel des Wortes sind nun unter der Elektrode 82-2 gespeichert. Zu diesem Zeitpunkt ist also ein Drittel des Wortes im Ausgangsregister gespeichert, während die übrigen beiden Drittel des Wortes unter der Elektrode 82-2 gespeichert sind. Die Ladungsübertragung von den Potentialmulden unter den G-2C-Elektroden zu den Potentialmulden unter den Φο-EIektroden ist in Fig. 10 genauer dargestellt. Man beachte, daß die Vervollständigung der Ladungsübertragung von den Potentialmulden unter den G-2C-Elektroden zu den Potentialmulden unter den Φο-ΕΙε^Γοαεη einen Schubtaktbetrieb einschließt, der im Falle der anderen beiden Wortdrittel dazu führt, daß die Ladungssignale in die Potentialmulden unter den G-2ß-Eiektroden zurückgeschoben werden.

Durch die Folge der Impulse Φα\, Φα und Φα wird das eine Drittel des Wortes nun das Ausgangsregister hinunter zu dem Ausgangskreis des Registers transportiert Die Elektrode S2-3 führt während dieser Periode ihren Ruhewert und bildet einen Potentialwall, der wie eine Kanalunterbrechung in dem Sinne wirkt, daß er das

durch das Ausgangsregister transportierte eine Drittel des Wortes von den übrigen zwei Dritteln des Wortes, gespeichert unter der Elektrode 82-2, isoliert.

F i g. 9 zeigt, wie der oben beschriebene Prozeß für das zweite Drittel des Wortes und darin für das dritte Drittel des Wortes wiederholt wild. Das Ausgangswort, das an der letzten Elektrode 86 der Speichermatrix ankommt, wird also jeweils in Dritteln in das Ausgangsregister 38 übertragen. Jedes vom Ausgangsregister aufgenommene Wortdrittel wird dann aus diesem Register heraüsbefördert und die Elektrode 82-3 isoliert den herausbeförderten Teil des Wortes vom übrigen Teil des Wortes, der unter der Elektrode 82-2 gespeichert ist.

F i g. 9 zeigt auch, wie das Eingangswort mittels der Eingangs-Gate-Elektroden 80-1 und 80-2 in die Speichermatrix 12 übertragen wird. Die Übertragung erfolgt im üblichen Schubtaktbetrieb. Zum Beispiel im 7Aifntinl/t /> Vydt rlom cts^l·» Anc acpln Πι·ί(}α! rlar \\f/-\fit*t>

im Eingangsiegister 10 befinden soll, tritt der Impuls G-IA auf. Hierdurch wird dieses Wortdrittel unter die Elektrode 80-2 gebracht. Dieses Wortdrittel wird in den Φ λ ι -Kanälen 90 und 91 unter der Elektrode 80-2 gespeichert.

Im Zeitpunkt /5 nach der Speicherung des zweiten Wortdrittels im Eingangsregister, wird der Impuls G-XA wieder angelegt, um das zweite Drittel des Wortes unter die Elektrode 80-2 zu bringen. Dieses Drittel des Wortes wird in den Φα 2-KanäIen 92 und 94 unter der Elektrode 80-2 gespeichert.

Im Zeitpunkt fe tritt der Impuls C-XA wieder auf und überträgt, wie bereits beschrieben, das dritte Wortdrittel unter die Elektrode 80-2. Dieses Drittel ist das, was unter den Φ.4 3-Elektroden des Eingangsregisters vorhanden war und wird in die Kanäle 95 und 96 unter der Elektrode 80-2 übertragen.

Man beachte jedoch, daß die Spannung Φβι im Zeitpunkt k positiv ist, so daß die Ladungssignale in allen drei Dritteln des Wortes sowohl unter der Elektrode 80-2 als auch unter einer Elektrode 100 vorhanden sind. Im Zeitpunkt ty ist die Ladungsübertragung in die Potentialmulden unter der Elektrode 100 vervollständigt, wenn die Taktspannung G-XB auf ihren weniger positiven Wert zurückkehrt.

Bei den beschriebenen Ausführungsbeispielen der Erfindung fluchtet mit jedem Kanal '//v-tel einer Ausgangsregisterstufe, wobei A/die Anzah¹ der Phasen ist; in bestimmten Fällen ist jedoch auch eine andere Betriebsart möglich. Bei einem Dreiphasensystem bann es z. B. manchmal wünschenswert sein, für jede Ausgangsstufe nicht ein Drittel, sondern zwei Drittel einer Registerstüfe vorzusehen.

Anstatt jeden Kanal der Speichermatrix mit 'Av-tel einer Serienregisterstufe fluchten zu lassen, kann man auch weniger als N Kanäle (jedoch mehr als einen) bezüglich jeder Serienregisterstufe ausrichten. Es kann nämlich zweckmäßig sein, schmalere Phasenfinger zu verwenden, um das Hochfrequenzverhalten des Serienregisters zu verbessern, und in der Speichermatrix etwas breitere Kanäle zu verwenden. Ein Ausführungsbeispiel dieses Typs, bei dem Zwei Kanäle in der matrix für jede Dreiphasenstufe verwendet werden, ist in den Fig. 11 und 12 dargestellt.

Die Information wird in zwei Worthälften aufgeteilt, die unter alternierenden Kanälen in der Matrix gespeichert werden. Während eines ersten Halbzyklus wird die erste Worthälfte in das Eingangsregister getaktet. Diese Worthälfte wird dann im üblichen Schubtaktbetrieb von den Potentialmulden unter der Φα i-Elektrode des Eingangsregisters in die Potentialmulden unter der Elektrode 80-1 übertragen und in entsprechender Weise wird das zweite Halbwort in das Eingangsregister getaktet und dann von den Potentialmulden unter den $^2-Elektroden in die verbliebenen Potentialmulden unter der Elektrode 80-1 übertragen. Man beachte, daß keine Daten von den Potentialmulden unter den Φα rElektroden in die Speichermatrix übertragen werden.

Das Entmultiplexen der beiden Halbwörter durch das Ausgangsschaltwerk mit den Elektroden 82-1, 82-2 und 82-3 ähnelt dem, welche·* oben für den Fall eines Dreiphasensystems beschrieben wurde, das mit einer Kombination von Schub- und Falltakt und einer Gleichvorspannung am G-2S arbeitet.

Hierzu 10 Blatt Zeichnungen

Claims

Patentansprüche:

1. Ladungsgekoppelte Schaltung mit einem Halbleitersubstrat, auf dem eine Vielzahl von Kanälen gebildet ist, entlang denen Ladung befördert werden kann und die sich in Richtung einzelner Spalten erstrecken, ferner mit quer über die Spalten in Richtung von Reihen laufenden Elektroden, unter denen Ladung gespeichert werden kann, ferner mit einer Ausgangsanordnung, die mit den einzelnen Spalten ausgerichtete Ladungsspeicherplätze enthält, sowie mit einer Übertragungsanordnung zum jeweils gleichzeitigen Übertragen von weniger als eine Reihe ausmachenden Ladungssignalen aus den Kanälen in die Ausgangsanordnung, dadurch gekennzeichnet, daß die Obertragungsanordnung folgendes aufweist:

a) eine Speicherelektrode (42AJ die sich in der Reih^nrichtung erstreckt und Finger hat, die sich m Spaltenrichtung über abwechselnde Kanäle erstrecken;

b) eine erste Steuerelektrode (16-1), die sich neben der Speicherelektrode in Reihenrichtung erstreckt und über den Fingern liegt;

c) eine zweite Steuerelektrode (16-2), die sich neben der ersten Steuerelektrode in Reihenrichtung erstreckt und über den Enden der Finger liegt;

d) eine dritte Steuerelektrode (16-3), die sich neben der zweiten Steuerelektrode in Reihenrichtuiig erstreckt und Finger hat, die sich in Spaltenrichtung über t'e übrigen abwechselnden Kanäle erstrecken und mit den Fingern der Speicherelektrode verza' i/t sind und unter der zweiten Steuerelektrode hindurchlaufen und mit ihren Enden bis unter die erste Steuerelektrode reichen:

e) eine vierte Steuerelektrode (16-4) neben der dritten Steuerelektrode;

S) Isolierung aller genannten Elektroden gegenüber dem Substrat und Isolierung, aber dichter Abstand, jeder genannten Elektrode von Ger jeweils nächst-benachbarten Elektrode.

2. Ladungsgekoppelte Schaltung nach Anspruch 1. dadurch gekennzeichnet, daß unter dreien von jeweils 4 Elektroden (34, 36, 38...) in den Kanälen Ladungssignale gespeichert sind und daß die Elektroden mit Vierphasenspannungen (ΦΒΙ. Φ Β2, ΦΒ3, Φ B4) gesteuert sind, um die Ladungssignale weiterzugeben.

io