DE2604449C3 - Analog-Digital-Umsetzer - Google Patents
Analog-Digital-UmsetzerInfo
- Publication number
- DE2604449C3 DE2604449C3 DE2604449A DE2604449A DE2604449C3 DE 2604449 C3 DE2604449 C3 DE 2604449C3 DE 2604449 A DE2604449 A DE 2604449A DE 2604449 A DE2604449 A DE 2604449A DE 2604449 C3 DE2604449 C3 DE 2604449C3
- Authority
- DE
- Germany
- Prior art keywords
- charge
- register
- analog
- stage
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 18
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000005036 potential barrier Methods 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 3
- 230000006870 function Effects 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000007787 solid Substances 0.000 claims 1
- 230000004888 barrier function Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 101100346656 Drosophila melanogaster strat gene Proteins 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14825—Linear CCD imagers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
- G11C19/287—Organisation of a multiplicity of shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/34—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C19/36—Digital stores in which the information is moved stepwise, e.g. shift registers using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using multistable semiconductor elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
- H01L27/1057—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Electromagnetism (AREA)
- Analogue/Digital Conversion (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Amplitude des in der /-ten Stufe des Eingangsteils
gespeicherten Ladungssignals abhängt. Das heißt, das Ladungssignal der ersten Stufe des Eingangsteils wird
auf die ersten Stufen der Register verteilt, das Ladungssigna! der zweiten Stufe des Eingangsteils wird
auf die zweiten Stufen der Register verteilt, usw., bis zum Ladungssignal der w-ten Stufe des Eingangsteils,
das auf die m -ten Stufe der Register verteilt wird. Dies ist ein wesentlicher Unterschied zu dem oben erwähnten
Stand der Technik, denn bei dem bekannten Umsetzer wird das umzusetzende Ladungssignal auf die
erste, zweite, dritte usw. Stufe einunddesselben Registers aufgeteilt.
Wenn beim erfindungsgemäßen Umsetzer die Register gleichzeitig im Schiebebetrieb ausgelesen werden,
stammen die jeweils gleichzeitig in den Ausgangsstufen erscheinenden Ladungspakete jeweils
vom selben Analogsignal, d. h. es erscheint jeweils eine Digitaldarstellung des Ladungssignals in Parallelform.
Diese Parallelausgabe ist schneller als wenn man einzelne Digitalwörter in Serienform herausziehen
müßte, wozu das vorbekannte Prinzip zwingt.
Es sei erwähnt, daß die Anzahl der Stufen in jedem Register auch größer als die Zahl in sein kann. So
können sich an die »i-te Stufe noch eine oder mehrere
weitere Stufen anschließen, etwa zur Weiterleitung der ausgegebenen Digitalsignale an irgendwelche anderen
Schaltungen. Ebenso können den ersten Stufen eine oder mehrere zusätzliche Stufen vorgeschaltet
sein, um den Registern auch an ihrer Eingangsseite Signale zuführen zu können und diese Signale vor ihrer
Zuführung eventuell zwischenzuspeichern. Entsprechend kann z. B. wünschenswert sein, wenn man
die Anordnung zu einem im Umlaufbetrieb arbeitenden Speicher machen will, wie es im Patentanspruch 6
gekennzeichnet ist.
Andere Weiterbildungen und vorteilhafte Ausführungsformen der Erfindung sind in den anderen Unteransprüchen
gekennzeichnet.
Die Erfindung wird nachstehend an Ausführungsbeispielen ai Hand von Zeichnungen naher erläutert.
Es zeigt
Fg. 1 eine Draufsicht eines Teils eines die Erfindung
verkörpernden Systems,
Fig. 2 ein Diagramm von Oberflächenpotentialen zwecks Erklärung der Arbeitsweise des Systems nach
Fig. 1,
Fig. 3 eine schematische Darstellung der in den Registern A und B während verschiedener Zeitperioden
vorhandenen Ladung,
Fig. 4 eine graphisch·: Darstellung zwecks weiterer Erklärung der Arbeitsweise des Systems nach Fig. 1,
Fig. 5 ein Blockschaltbild eines die Erfindung verkörpernden Speichers, und
Fig. 6 ein Blockschaltbild eines die Erfindung verkörpernden Abbildnersystems.
Das System nach Fig. 1 umfaßt ein Halbleiter-Substrat 10, ein auf einem Teil des Substrats ausgebildetes
Register A, eine CCD-Matrix aus Spalten und Reihen, bezeichnet als Register B, das auf einem zweiten
Teil des Substrats ausgebildet ist, und ein Übertragungsgatter 12 zwischen den zwei Registern. Das Register
A umfaßt eine (nicht gezeigte) Eingangsschaltung, die einen Bereich in dem Substrat von
entgegengesetzter Leitfähigkeit gegenüber dem Sub- ( strat enthalten kann, das als eine Quelle von Ladungsträgern
wirkt. Das Register kann auch ein (nicht gezeigtes) Eingangsgatte·- einschließen, an das ein
analoges Signal angelegt werden kann, damit Ladung in serieller Form von der Quellenelektrode nach der
ersten Speicherelektrode übertragen wird. (Alternativ dazu könnte eine Art Register A verwendet werden,
das Eingangssignale in paralleler Form empfinge.) Das Register A enthält ebenfalls eine Vielzahl von
Speicherelektroden, die mit drei Phasenspannungen 0AV QAi und 0,3 arbeiten. Zwei Gruppen solcher
Elektroden sind dargestellt, nämlich 14-1,14-2,14-3
κι und 16-1,16-2,16-3. Jede Elektrodengruppe umfaßt
einen Speicherplatz. Diese Elektroden sind von dem Substrat durch eine dünne, beispielsweise aus Siliziumdioxid
gebildete Isolationsschicht getrennt. Die Elektroden können sehr dicht beeinander angeordnet
i) sein oder können an ihren Enden einander überlappen.
Alle diese Elemente machen ein CCD-Register aus, das an sich wohl bekannt ist.
Die Abschlußbereiche des Registers A enthalten Kanalstopps 18 und 20. Der Kanalstopp 18 ist zusam-
2» menhängend, wohingegen der Kanalstopp 20 an den
Enden der Elektroden der Phasensp-^nnungen 0,, und
0,- vorhanden ist, aber nicht in deo Bereichen vorhanden
ist, die an die Elektroden der Phasenspannung 0A1 angrenzen, wie z. B. 14-2 und 16-2. Wie in der
-'". Technik wohl bekannt ist, können die Kanalstopps Bereiche
des Substrats enthalten, die hochdotiert und von dei gleichen Leitfähigkeit wie das Substrat sind.
Sie schränken die in einem Registerkanal vorhandene Ladung auf den Kanal ein.
jo Das Register B besitzt Spalten und Reihen aus
CCD-Speicherplätzen, und jede Reihe kann als ein digitales Register angesehen werden. Der Aufbau des
Registers B schließt eine Vielzahl von Kanälen ein, von denen vier Kanäle 22, 24, 26 und 28 gezeigt sind,
j) die die Reihen einer Matrix bilden. Die Kanäle sind
voneinander durch Bereiche getrennt, die bei Oberflächenpotentialen erhalten werden und die »Oberlaufsperren«
bilden, war kurz erläutert werden soll. Solche Sperren können z. B. durch Einlagerung dif-
w fundierter Bereiche 30, 32 und 34 in dem Substrat
erhalten werden. Ein jeder solcher Bereich besitzt die gleiche Leitfähigkeit wie das Substrat, aber ist nicht
so hoch dotiert wie ein Kanalstoppbereich. Auf diese Weise sind die durch die Bereiche wie 30, 32 und so
r, weiter geschaffenen Oberlaufpotentialsperren nicht
so hoch wie die durch einen Kanalstcpp geschaffene Sperre. Das Dotierungsniveau ist auch derart beschaffen,
daß die Überlaufsperren, die die Potentialmulden entlang der Kanäle voneinander trennen, niedriger
-)ii sind als die Potentialsperren entlang der Länge der
Kanäle unterhalb der Gatterelektroden. Diese Eigenschaften werden später in Verbindung mit der Arbeitsweise
des Systems in größerer Ausführlichkeit erläutert. Das letzte der Register ist an einem Ende
,ι djrch ernen Kanalstopp 36 begrenzt.
Das Register B umfaßt weiterhin eine Vielzahl von Elektroden, von denen zwei Gruppen 3W-1, 38-2,
38-3 und 40-1, 40-2, 40-3 dargestellt sind. Diese Elektroden bilden eine Linie mit den entsprechenden
,ο Elektroden des Registers A und arbeiten mit den drei
Phasenspannungen 0BV 0B2 und 0B3. Die unterhalb
der zwei Elektroden 14-2 und 16-2 der Phasenspannung O12 des Registers A gespeicherte Ladung kann
auf die zwei Elektroden 38-2 und 40-2 mit der Pha-
,-, senspannung O112 des Registers B gekoppelt werden,
indem eine geeigne!? Spannung TD an die Übertragungsgatterclcktrode
12 angelegt wird, wie kurz erläutert werden soll.
In der nachfolgenden Erläuterung der Arbeitsweise
des Systems nach Fig. 1 sollen auch Fig. 1-4 herangezogen werden. Es soll zuerst angenommen werden,
daß analoge Information darstellende Ladungssignale in das Register A verschoben worden sind und daß
die Phasenspannungen 0A derart sind, daß die Ladung
bei jeder Stufe nur unterhalb der Elektroden 14-2 und 16-2 eier Phascnspaniuing 0,, gespeichert wird. Die
verbleibenden Elektroden 14-1, 14-3. 16-1 und 16-3 behalten Potentiale derart bei, daß Potentialsperrcn
unterhalb dieser Elektroden vorhanden sind. Es soll bemerkt werden, daß die Elektroden des Registers /1
eine beträchtliche Oberfläche besitzen, und zwar viele
Male großer als die Fläche einer Elektrode des Registers Ii über einem bestimmten Kanal. Mit anderen
Worten, eine solche Elektrode wie 14-2 kann eine Fläche im Bereich der Elektrode über dem Kanal A
besitzen, die zehnmal größer ist als die der Fläche von Elektrode 38-2 über Kanal 22. Anders ausgedrückt,
wenn der Kanal des Registers A eine Weite WA hat
und die Weite eines Kanals des Registers Ii gleich W1,
ist. dann kann WA zehnmal größer sein als WB, wobei
angenommen wird, daß die Elektroden 14-2 und 38-2 die gleiche Länge besitzen. Was dies in Wirklichkeit
bedeutet, ist die Tatsache, daß jede Stufe des Eingangsregisters A eine viel größere Ladungsspeicherkapazität
besitzt als die entsprechende Stufe eines Kanals des Registers Ii, wobei angenommen wird, daß
dieselbe Spannung an den Elektroden dieser Stufe anliegt. E,s soll nebenbei bemerkt werden, daß das gegebene
Verhältnis von K) zu 1 nicht kritisch ist. da die gewählte Verhältniszahl eine Konstruktionsangelegenheil
ist. Bei einem Verhältnis von H) zu 1 ist die in einer Stufe des Registers A vorhandene Ladung,
wenn die Mulde dieser Stufe gefüllt ist. imstande, die
Mulden in einer entsprechenden Lage in 10 Kanälen des Registers ti zu füllen (unter der Annahme, daß
zumindest 10 verschiedene Kanäle in dem Register V
vorhanden sind).
Um auf die Arbeitsweise zurückzukommen: nachdem die analogen Signale in dem Register A gespeichert
sind, kann das Oberflächenpotentialprofil, wie
ig.
LTIi, 1 Uli. II-
tialmulde unterhalb der Elektrode 14-2, beispielhaft gezeigt, ist mit einer Ladungsmenge proportional einem
analogen Signal gefüllt. Die Ubertragungselektrode 12 liegt an einem Potential derart, daß eine (bei
42 gezeigte) Sperre in dem Übertragungskanal vorhanden ist. Die Potentialmulden unterhalb der Elektrode
38-2 sind alle leer. Die diffundierten Bereiche 30, 32 und 34 bewirken, daß relativ niedrige Potentialsperren
zwisciien diesen Potentialmulden vorhanden sind. Der Kanalstopp 36 bewirkt, daß eine relativ
hohe Potentialsperre an einem Ende des Registers B vorhanden ist. Die Elektroden 38-1, 40-1 und 38-3,
40-3 der Phase 1 und der Phase 2 liegen bei Potentialen, um Potentialsperren unterhalb dieser Elektroden
zu bilden, die höher sind als jene durch die Bereiche 30. 32, 34 bestimmten Sperren.
Ein Ubertragungsimpuls wird nun an die Übertragungsgatterelektrode
12 angelegt. Das Ergebnis ist bei b) in Fig. 2 dargestellt. Als Antwort auf den Impuls
wird die Potentialsperre 42 beseitigt, und ein Leitungskanal tritt an deren Stelle. Ein Teil der unterhalb
der Elektrode 14-2 vorhandenen Ladung fließt durch
diesen Leitungskanal und füllt teilweise eine erste Potentialmulde 44. Diese Mulde ist die in Kanal 22 nach
Fig. 1 vorhandene Mulde. Diese Ladung wird durch
die Potentialsperren unterhalb der Elektroden der Phasenspannungen O11 , und O11 , des Registers Ii daran
gehindert, sich den Kanal 22 hinunter auszubreiten
(in Richtung senkrecht zum Papier nach Fig. 2). Als nächstes wird das Potential 0., 2 in einem gewissen
Sinne verändert, um die Tiefe der Potentialmulde unterhalb der Elektrode 14-2 zu verringern, wahrem:
der Impuls TE noch vorhanden ist. Das Ergebnis isi bcic) in Fig. 2 gezeigt. Die erste Mulde 44 ist iibergeströmt,
und Ladung ist über eine Überlaufsperre 4f in eine zweite Mulde 46 geflossen. Dann füllt sich dii
/weite Mulde und strömt über eine Sperre 47 in eim dritte Mulde 48. In dem bei c) gezeigten End/.ustani
ist die ganze, vorher unterhalb der Elektrode 14-i
vorhanden gewesene Ladung im Bereich des Substrat; abgeflossen, die den Übcrtragungskanal und die Po
tcntialmuldcn 44. 46 und 48 umfassen. In dem vorlie
genden Beispiel ist die Potcntialmulde 44 bis zun Rand gefüllt. Die benachbarte Potentialmulde 46 is
auch bis zum Rand gefüllt, und die nächste Potential mulde 48 ist fast vollständig gefüllt. Die Ladung fließ
vorzugsweise eher von Kanal zu Kanal über die durcl die Strukturbereichc 30,32, 34 bestimmten Überlauf
sperren als einen bestimmten Kanal hinunter, weil dii
Potentialsperrcn unterhalb der Elektroden der Pha senspannungen 0fll und On, höher sind als die Über
laufsperren.
Der letzte Schritt in dem Übertragungsprozeß is bei cJ) ti) Fig. 2 gezeigt. Dieser Schritt ist vorgesehen
damit das Potential an der Übcrtragungsgatterelek trode 12 auf seinen ursprünglichen Wert zurückgc
führt wird, um die Potentialsperre 42. wie gezeigt wieder vorzusehen. Dieser Vorgang zwingt jede un
terhalbder Übertragungselektrode vorhanden gcblie
bene Ladung, sich in den Potentialmulden unterhalt der Elektrode 38-2 auszubreiten. Das Ergebnis, dar
gestellt in Fig. 2 bei d), ist, daß die Potentialmukh 48. die vorher nur teilweise gefüllt war. sich nun bl·
zum Rand füllt und eine geringe Ladungsmenge ir eine Potentialmulde 50 überströmt. Die Elektrod<
14-2 kann nun auf ihr ursprüngliches Spannungsni veau zurückgeführt werden, wie bei e) in Fig. 2 dar
Um zusammenzufassen, was in Fig. 2 dargestell
ist, hat die anfänglich in einer Stufe des Registers A vorhanden gewesene Ladung verursacht, daß eint
Vielzahl von Potentialmulden in dem Register B ge füllt wird. Die Anzahl solcher Mulden, die gefüllt wer
den, wird von der Amplitude des Ladungssignals ir der Stufe des Registers A abhängen. In dem vorlie
genden Beispiel sind die drei Mulden 44, 46 nnd 4} vollständig gefüllt worden, und eine kleine Ladungs
menge ist in die Mulde 50 hineingeflossen. Die gefüll ten Mulden sollen die binäre 1 repräsentieren. Jedf
weniger als halbvoll gefüllte Mulde soll die binäre ( repräsentieren. Demgemäß ist in dem durch die Dar
stellung gegebenen Beispiel das in einer einzelner Stufe des Registers A vorhandene analoge Signal ir
drei len übersetzt worden.
Nach dem oben beschriebenen Übertragungsverfahren übertragen die Mehrphasenspannungen 0B, dit
dieselbe oder eine andere Frequenz als die der Spannung 0A haben können, die in dem Register B vorhandene
digitale oder gequantelte Information au eine Ausgangsschaltung. Die Übertragung erfolgt ir
der Kanalrichtune. wie in Fig. 1 und 2 angezeigt
Während dieses Obertragungsvorgangs arbeiten di( Überlaufsperren als Kanalstopps, um die einen Kana
hinunter sich ausbreitende Ladung daran zu hindern, in einen benachbarten Kanal hineinzufließen.
Bei der Arbeitsweise des Systems nach Fig. 1 ist der langsamste Übertragungsvorgang der von dem
Register A nach dem Register B. Der Grund dafür ist die relativ lange Weglänge (die Länge einer Elektrode
der Phase 2 in dem Register A plus der Länge einer Elektrode der Phase 2 in dem Register B), über
die sich das Ladungssignal ausbreiten muß. Diese Ubertragungszeit ist viel langer als die Zeit, die für
die Mehrphasenspannungen erforderlich ist. um Ladungssignale von einer Stufe zur nächsten den Kanal
hinunter zu bewegen. Da jedoch die Übertragung von Ladung vom Register A nach dem Register B im Par-■lllelverfahren
stattfindet, d. h. der vollständige Inhalt des Registers A in das Register B fließt, und da das
Register A viele viele Stufen (KK), 500 und mehr, alle sind tragbar) besitzen kann, findet die Analog-Digital-Umsetzung
noch bei angemessen schnellem Zugriff statt.
Fig. 3 stellt schematisch die Umsetzung von analoger Information in dem Register A in gequantelte Information
in dem Register B dar. Diese Information wird anschließend Spalte um Spalte durch die Mehrphasenspannungen
Qn bis zum Ausgang des Registers B fortgepflanzt. Dort kann jede Signalspalte auf
eine Schwellwertschaltung 60 gegeben werden. Die Schaltung kann ausgelegt sein, um ein eine 1 repräsentierendes
Ausgangssignal zu erzeugen, wenn die Ladung größer als ein gegebener Wert ist - angenommen
eine halbvolle Mulde -, und ein eine 0 repräsentierendes Ausgangssignal zu erzeugen, wenn die Ladung
kleiner als dieser Wert ist. Auf diese Weise ist jedes erzeugte Mehrfachbit-Ausgangssignal ein digitales
oder gequanteltes Äquivalent in einer einzelnen Stufe des Registers A vorhandenen analogen Signals.
Die durch die Schaltung 60 erzeugten Mehrfachbitsignale können an Logikstufen zur Übersetzung der
digitalen Anzeige in eine binäre Zahl oder eine binäre codierte Dezimalzahl (BCD) angelegt werden. Eine
solche binäre oder BCD-Zahl kann in einem Digitalcomputer gespeichert und später durch diesen verar-U**:«n*
**·η*-Λ***\ Λ Iternqtiif U^nr»«>r» Hi« οΐηταΐηαη Ci
micrcr 72 verwendet werden, um die einzelnen Signale
in jeder Gruppe zu addieren und dadurch die anfangs in dem Register A vorhandenen analogen Signale
zu reproduzieren. Alternativ können in gestrichelten Linien gezeigte Logikschaltungen 74 verwendet
werden, um die digitalen Signale in binäre oder BCD-Signale zu übersetzen.
Ein wichtiges Merkmal des Speichers nach Fig. 5 besteht darin, daß infolge des digitalen Chrakters der
Signale Übertragungsverluste im wesentlichen keinen Einfluß auf die Arbeitsweise des Systems haben.
Würde das analoge Signal des Registers A einfach erneut in Umlauf gesetzt, dann würden solche Verluste
auftreten. Jedesmal wenn ein Signal in der geschlossenen Schleife von seinem ursprünglichen Platz zur
Ausgangsstation des Registers A zurück zur Eingangsstation und dann zurück zu seinem ursprünglichen
Platz umliefe, würde es einen gewissen Verlust erleiden, der abhängig ist von der Anzahl der Ladungsübertragungen
und der Wirksamkeit der Ladungsübertragung. Während ein solcher Verlust für einen einzelnen erneuten Umlauf sehr klein sein kann,
wird er mit jedem zusätzlichen erneuten Umlauf größer, und wo es sich um Hunderte oder Tausende solcher
Umläufe in der Schleife handelt, kann das analoge Signal bald zerstört werden. In dem System nach
Fig. 5 entscheidet jedoch die Auffrischschaltung, jedesmal wenn sie ein Signal empfängt, ob eine 1 oder
eine 0 vorhanden ist. und erzeugt ein Rückkopplungssignal von einem vorbestimmten Wert, der jene binäre
Ziffer repräsentiert. Auf diese Weise wird, selbst wenn ein Ladungswert für eine 1 fast 50% an Wert während
eines Umlaufs in der Schleife verliert, der Wert jedesmal auf 100% zurückgeführt, sobald die Auffrischschaltung
erreicht wird.
Wenn eine große Anzahl Kanäle im Register B vorhanden ist, dann wird es eine entsprechend große
Anzahl in dem System nach Fig. 5 benötigten Rückkopplungsleitungen geben. Unter gewissen Umständen
kann dies unerwünscht sein. Auf solche Rückkopplungsleitungen kann verzichtet werden und ar
deren Stelle eine einzelne, in gestrichelter Linie ge-7«inte
I pitiinn TX in ninpr <alt*»rr»otiv*»n Pnrm H*»c ζυ-
gnale in einer Gruppe solcher Signale einander addiert
werden, um im wesentlichen das analoge Signal zu reproduzieren, von dem das digitale Signal ursprünglich
abgeleitet wurde.
Fig. 4 zeigt lediglich ein Diagramm, um die von der Schwellwertschaltung 60 erzeugten Ausgangssignale
als Funktion der Zeit für das in Fig. 3 gezeigte spezielle Beispiel darzustellen.
Fig. 5 zeigt anschaulich, wie das System der vorliegenden Erfindung als ein Speicher verwendet werden
kann. (Das Übertragungsgatter 12 soll, obwohl nicht eigens dargestellt, als vorhanden angenommen werden.)
Die Register A und B sind jenen bereits dargestellten und erläuterten ähnlich. Der Ausgang des Registers
B liegt an einer sogenannten Auffrischschaltung 70, die die empfangenen Signale regeneriert und
diese Signale an die Eingangsschaltung des Registers B zurückliefert. (In der Schaltung 70 ist eine
Schwellwertschaltung zur Eliminierung von Ladungssignalen eingeschlossen, die weniger als eine halbvolle
Mulde ausfüllen. Auf diese Weise kann, wenn die ursprüngliche Übertragung vom Register A nach Register
B beendet ist, die Information in dem Register B so lange wie gewünscht gespeichert (in Umlauf gesetzt)
werden. Während des Auslesens kann ein Sum-
stems eingesetzt werden. Nun wird das Ausgangssignal des Summierers (ein analoges Signal, aber
gequantelt bei einem von η verschiedenen Werten, wobei /i die Anzahl der Kanäle ist) auf das Register A
zurückgekoppelt, eher als daß eine Rückkopplung von der Auffrischschaltung 70 auf das Register B durchgeführt
wird. Die Arbeitsweise wird in anderer Hinsicht aufgrund der bereits gegebenen Erklärung für
selbstverständlich gehalten. Der für die Reduzierung der Anzahl der Rückkopplungsleitungen gezahlte
Preis besteht darin, daß die Umlauffrequenz durch die Übertragungsgeschwindigkeit von Register A zum
Register B begrenzt wird.
Die Anordnung nach Fig. 6 zeigt, wie Strahlung in digitale Signale übersetzt werden kann. Eine Schaltungsanordnung
80 ist vorzugsweise eine lineare Anordnung, wie z. B. ein linearer CCD-Abbildner oder
eine lineare Anordnung von Photodioden oder eine lineare Anordnung jeder anderen Art, die die Fähigkeit
besitzt, ein Strahlungssignal in ein Ladungssignal zu übersetzen, und die sich entweder selbst rücksetzen
kann oder nach jeder Übertragung eines Ladungssignals durch das Gatter 12 auf ein Bezugsniveau zurückgesetzt
werden kann. Eine »Zeile« der betrachteten Szene kann auf die lineare Anordnung projiziert
werden, um ein gespeichertes analoges Ladungsmuster
entsprechend der empfangenen Beleuchtung hervorzurufen. Jenes Ladungsmustcr kann in eine digitale
Information übersetzt werden, die in dem Register Ii in der bereits erläuterten Weise gespeichert wird, und
jene Information kinn dann aus dem Register B über
die Schwellwertschaltung 60 zu einer Ausangsschaltung verschoben werden. Die Ausgangsschaltung
kann jede einzelne der bereits erläuterten Arten sein. Dasselbe Verfahren kann für aufeinanderfolgende
Zeilen der Szene durch Schaffung einer relativen Bewegung zwischen der linearen Anordnung 80 und der
Szene auf eine Weise wiederholt werden, die an sich bekannt ist.
Eine Auflösung bleibt von Übertragungsverlusten in dem System nach Fig. 6 im wesentlichen unbeeinflußt.
Jeder analoge Ladungswert wird sofort in eine Anzahl von len übersetzt. Die Schwellwertschaltung
erneuert das Sional. in ilall rla« ιlioitsilr' AiiKUitnoccianul
Lj ... σ . —o—σ c
10
Obwohl die Erfindung in Form eines Dreiphasensysterns
dargestellt wurde, isi die erfinderische Lehre ebenso auf CCD-Systeme mit einer Phase oder mit
2. 4 oder mehr Phasen anwendbar. Auch können
"' CCD-Systeme entweder des />-Kanals (d. h. n-Typ-Substrat)
oder des /i-Kanals (d. h. ρ -Typ-Substrat)
verwendet werden, vorausgesetzt, daß geeignete Arbeitsspannungen verwendet werden. Weiterhin kann
das System CCD-Systeme entweder mit »Oberflä-
" chenkanal« oder mit einem sogenannten »vergrabenen
Kanal« verwenden.
Obwohl in der Verkörperung nach Fig. 6 eine lineare strahlungsempfindliche Schaltungsanordnung 80
gezeigt ist, können an deren Stelle andere Formen von
■ Sehaltungsanoidnungen verwendet werden, wie /. B
jene mit einer Anzahl von Spalten und Reihen oder sogar spiralförmige Anordnungen. Wo die Anordnungen
80 aus einer einzelnen Reihe von Elementen
eine sehr genaue Darstellung des analogen Signals ist. .'" Anordnung von Abtastelemcnten sein.
Hierzu 4 Blatt Zeichnungen
Claims (6)
1. Analog/Digital-Unisetzer in ladungsgekoppelter
Schaltungsanordnung, gekennzeichnet durch:
einen Eingangsteil (A; 80) enthaltend eine Reihe von m >
1 Stufen, in deren jeder eine gegebene Ladungsmenge speicherbar ist, um dort jeweils
ein analoges Ladungssignal zu speichern;
eine Vielzahl /i von ladungsgekoppelter Registern (22, 24, 26, 28), deren jedes mindestens
m Registerstufen aufweist, von denen jede nur einen Bruchteil der Ladungsspeicherkapazität einer
Stufe des Eingangsteils hat;
eine Übertragungseinrichtung (12) zum Ergielien des Ladungssignals jeder ;-ten Stufe des Eingangsteils
in die Gruppe der jeweils y-ten Stufen der Register, derart, daß die Anzahl (0 bis /i) der
dabei gefüllten Registerstufen von der Amplitude des in der ;-ten Stufe des Eingangsteils gespeicherten
Ladungssignale abhängt, wobei / eine ganze Zahl gleich 1.2.../M ist;
eine Steuereinrichtung (0ßl, 0BV 0?3) zum
gleichzeitigen Verschieben der in die Register eingebrachten Ladungssignale entlang den Registern;
eine Leseeinrichtung (70; 60), welche jede Gruppe der die Ausgangsstufe« der η Register erreichenden
Ladungssignale parallel ausliest.
2. Analog/Digital-Umsetzer nach Anspruch 1,
dadurch gekennzeichnet, daß die ladungsgekoppelten Regis'er (22,24,26,28) auf einem gemeinsamen
Halbleitersubstrat integriert sind und daß jedes Register vom nächst-bewachbarten Register
durch eine Anordnung (30, 32, 34) getrennt ist, welche im Substrat eine Potei ialbarriere bildet,
die einerseits niedrig genug ist, damit während des Ladungsergusses aus dem Eingangsteil in die Register
Signalladung von einer Stufe eines Registers in eine entsprechende Stufe des nächsten Registers
fließen kann, und die andererseits hoch genug ist, um während der entlang den Registern laufenden
Ladungsverschiebung die in einem Register befindliche Ladung von der im nächsten Register befindlichen
Ladung zu isolieren.
3. Analog/Digital-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß der Eingangsteil aus
einem ladungsgekoppelten Register (A) besteht.
4. Analog/Digital-Umsetzer nach Anspruch 2. dadurch gekennzeichnet, daß der Eingangsteil aus
einer Reihe von Strahlungsfühlern (80) besteht.
5. Analog/Digital-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die Anordnung zur
Bildung von Potentialbarrieren Diffusionsbereiche (30, 32...) im Substrat sind, die den gleichen
Leitungstyp wie das Substrat haben, jedoch höher als das Substrat dotiert sind.
6. Analog/Digital-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Vielzahl η
der Register (B) an seinem einen Ende eine Ausgangsstufe und an seinem anderen Ende eine Eingangsstufe
enthält, und daß zwischen der Ausgangsstufe und der Eingangsstufe jedes Register
jeweils eine von /ι Rückkopplungsvcrbindungen (über 70 in Fig. 5) vorgesehen ist.
Die Erfindung betrifft einen Analog-Digital-Umsetzer in ladungsgekoppelter Schaltungsanordnung.
Ladungsgekoppelte Schaltungsanordnungen sind an sich bekannt und haben unter der Kurzbezeichnung
CCD (abgeleitet aus dem englischen Begriff »Charge Coupled Devices«) bereits vielfältigen Eingang in die
Technik gefunden. Ihre Funktion beruht im allgemeinen auf Speicherung und Weiterleitung elektrischer
Ladung mit Hilfe von sogenannten »Paientialmulden« und leitenden Kanälen, die an einem Substrat
durch ausgewählte Dotierungsverteilung und ansteuerbare, flächenpotentialerzeugende Elektroden gebildet
werden.
Aus einer Veröffentlichung von T. D. Mok u.a. mit dem Titel »A Charge-Transfer-Device Logic
Cell« (erschienen in Solid State Electronics, 1974, Band 17, Seiten 1147-1154) ist es auch bekannt,
Schaltungen, die mit Ladungsübertragung arbeiten, zur Analog-Digital-Umsetzung heranzuziehen. Bei
dieser bekannten Umsetztechnik wird ein Ladungssignal, das einer analogen Größe entspricht, in eine
Reihe hintereinanderliegender Speicherzellen längs des Kanals eines ladungsgekoppelten Registers ergossen,
so daß die Anzahl der vollgeflossenen Registerstufen dem Betrag der analogen Größe entspricht und
somit eine digitale Darstellung des Analogsignals gibt (vgl. Fig. 7a und zugehöriger Text der Veröffentlichung).
Um die Digitalinformation aus dem Register auszulesen, müssen die Ladungspakte im Schiebebetrieb
des Registers längs aus dem Register hinausgeschoben werden. Man bekommt in diesem Fall eine serielle
Wiedergabe der Digitalinformation. Bevor die nächste Analoggröße in das Register eingefüllt werden
kann, müssen alle Stufen geieert sein. Vom Beginn der Eingabe einer Analoggröße bis zum Beginn der
Eingabe der nächsten Analoggröße muß also neben der an sich schon relativ langen Einfüllzeit die Entleerungszeit
des Registers abgewartet werden. Mit den bekannten Maßnahmen bekommt rnan also einen relativ
langsamen Betrieb des Umsetzers, einmal weil das ausgelesene »Digitalwort« seriell erscheint und
zum anderen, weil jeweils die vollständige Entleerung des Registers a^^wartet werden muß.
Mit dem gleichen Problem wäre man konfrontiert, wenn man im Bestreben einer Erhöhung der Leistungsfähigkeit
den bekannten Umsetzer »vervielfacht«, indem man mehrere Register nebeneinander vorsieht und jedes Register aus einer gesonderten
Eingangsspeicherstufe mit einem Analogsignal versorgt. Man könnte die Register zwar gleichzeitig auslesen,
jedoch würden dann die jeweils gleichzeitig ausgelesenen Ladungsquanten von verschiedenen
Analogsignalen stammen. Die in Parallelform ausgelcsenen Digitalwörtcr wären sinnlos, d. h. keines von
ihnen würde eine eingegebene Analoggröße in Digitalform wiedergeben. Ein Analog-Digital-Umsetzer
wäre auf diese Weise nicht realisiert.
Die Aufgabe der Erfindung besteht darin, einen Analog-Digital-Umsetzer in ladungsgckoppelter
Schaltungsanordnung zu schaffen, der schneller als der bekannte Umsetzer arbeitet. Diese Aufgabe wird mit
den kennzeichnenden Merkmalen des Patentanspruchs 1 gelöst.
Gemäß der Erfindung ergießt sich das Ladungssignal jeder y'-ten Stufe des Eingangsteils in die Gruppe
der jeweils y-tvin Stufen der Register, derart, daß die
Anzahl der dabei gefüllten Registerstufen von der
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/547,129 US3958210A (en) | 1975-02-05 | 1975-02-05 | Charge coupled device systems |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2604449A1 DE2604449A1 (de) | 1976-08-19 |
DE2604449B2 DE2604449B2 (de) | 1980-01-24 |
DE2604449C3 true DE2604449C3 (de) | 1980-09-18 |
Family
ID=24183451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2604449A Expired DE2604449C3 (de) | 1975-02-05 | 1976-02-05 | Analog-Digital-Umsetzer |
Country Status (7)
Country | Link |
---|---|
US (1) | US3958210A (de) |
JP (1) | JPS5442578B2 (de) |
CA (1) | CA1065055A (de) |
DE (1) | DE2604449C3 (de) |
FR (1) | FR2300463A1 (de) |
GB (1) | GB1529927A (de) |
NL (1) | NL7601129A (de) |
Families Citing this family (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5339275A (en) * | 1970-12-28 | 1994-08-16 | Hyatt Gilbert P | Analog memory system |
US5566103A (en) * | 1970-12-28 | 1996-10-15 | Hyatt; Gilbert P. | Optical system having an analog image memory, an analog refresh circuit, and analog converters |
US5619445A (en) * | 1970-12-28 | 1997-04-08 | Hyatt; Gilbert P. | Analog memory system having a frequency domain transform processor |
US4910706A (en) * | 1972-09-11 | 1990-03-20 | Hyatt Gilbert P | Analog memory for storing digital information |
US5615142A (en) * | 1970-12-28 | 1997-03-25 | Hyatt; Gilbert P. | Analog memory system storing and communicating frequency domain information |
NL7510311A (nl) * | 1975-09-02 | 1977-03-04 | Philips Nv | Ladingsoverdrachtinrichting. |
JPS5235536A (en) * | 1975-09-13 | 1977-03-18 | Toshiba Corp | Memory using charge cobination element |
US4042835A (en) * | 1976-02-24 | 1977-08-16 | Grumman Aerospace Corporation | Charge coupled device |
US4139910A (en) * | 1976-12-06 | 1979-02-13 | International Business Machines Corporation | Charge coupled device memory with method of doubled storage capacity and independent of process parameters and temperature |
DE2704711C3 (de) * | 1977-02-04 | 1980-12-04 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | CCD-Speicherbaustein |
DE2704718C3 (de) * | 1977-02-04 | 1980-11-20 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | CCD-Speicherbaustein |
US4115766A (en) * | 1977-03-31 | 1978-09-19 | Bell Telephone Laboratories, Incorporated | Semiconductor apparatus for analog to digital conversion |
US4136335A (en) * | 1977-04-18 | 1979-01-23 | Bell Telephone Laboratories, Incorporated | Semiconductor charge coupled device analog to digital converter |
US4206446A (en) * | 1977-05-23 | 1980-06-03 | Rca Corporation | CCD A-to-D converter |
IL55367A (en) * | 1977-08-19 | 1981-07-31 | Gen Electric | Charge transfer memory apparatus |
US4130894A (en) * | 1977-11-21 | 1978-12-19 | International Business Machines Corporation | Loop organized serial-parallel-serial memory storage system |
FR2428945A1 (fr) * | 1978-06-13 | 1980-01-11 | Thomson Csf | Dispositif de numerisation de signaux transitoires |
CA1146278A (en) * | 1978-06-23 | 1983-05-10 | Roland J. Handy | Ccd analog to digital converter |
US4272759A (en) * | 1978-06-23 | 1981-06-09 | Xerox Corporation | 16 Bit analog to digital converter |
US4240068A (en) * | 1978-06-23 | 1980-12-16 | Xerox Corporation | CCD Analog to digital converter |
US4246496A (en) * | 1978-07-17 | 1981-01-20 | International Business Machines Corporation | Voltage-to-charge transducer |
DE2831296C2 (de) * | 1978-07-17 | 1984-12-20 | Agfa-Gevaert Ag, 5090 Leverkusen | Vorrichtung zum elektronischen Abtasten von Superacht-Filmen zur Darstellung auf einem Fernsehgerät |
US4206371A (en) * | 1978-10-27 | 1980-06-03 | Rca Corporation | CCD with differently doped substrate regions beneath a common electrode |
US4241421A (en) * | 1979-07-26 | 1980-12-23 | General Electric Company | Solid state imaging apparatus |
WO1983000933A1 (en) * | 1981-09-07 | 1983-03-17 | David Ian Spalding | Signal sampling and conversion system |
JPS58144287U (ja) * | 1982-03-23 | 1983-09-28 | 株式会社精工舎 | 時計などのガラス押え機構 |
JPS5975773A (ja) * | 1982-10-25 | 1984-04-28 | Toshiba Corp | 固体撮像装置 |
US4543558A (en) * | 1983-03-14 | 1985-09-24 | Miles Laboratories, Inc. | Method and apparatus for converting radiant energy levels to digital data |
GB2178614A (en) * | 1985-07-26 | 1987-02-11 | Philips Electronic Associated | Producing a digital representation of the time-integral of an electric current |
US5014059A (en) * | 1987-07-28 | 1991-05-07 | Tektronix, Inc. | Analog-to-digital converter system |
US4906997A (en) * | 1987-07-28 | 1990-03-06 | Seckora Michael C | CCD device adapted for changing signal formats |
US4967198A (en) * | 1988-06-13 | 1990-10-30 | Seckora Michael C | Serial-to-parallel analog CCD GaAs device |
US5479170A (en) * | 1992-10-16 | 1995-12-26 | California Institute Of Technology | Method and apparatus for long-term multi-valued storage in dynamic analog memory |
JP6264963B2 (ja) * | 2014-03-13 | 2018-01-24 | コニカミノルタ株式会社 | 整相加算器、及び、超音波探触子 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3858232A (en) * | 1970-02-16 | 1974-12-31 | Bell Telephone Labor Inc | Information storage devices |
US3771149A (en) * | 1971-12-30 | 1973-11-06 | Texas Instruments Inc | Charge coupled optical scanner |
US3819958A (en) * | 1972-11-03 | 1974-06-25 | Texas Instruments Inc | Charge transfer device analog matched filter |
US3903543A (en) * | 1974-01-16 | 1975-09-02 | Bell Telephone Labor Inc | Charge transfer device decoder and compander |
-
1975
- 1975-02-05 US US05/547,129 patent/US3958210A/en not_active Expired - Lifetime
-
1976
- 1976-01-21 CA CA244,007A patent/CA1065055A/en not_active Expired
- 1976-01-23 GB GB2716/76A patent/GB1529927A/en not_active Expired
- 1976-02-04 NL NL7601129A patent/NL7601129A/xx not_active Application Discontinuation
- 1976-02-04 FR FR7603042A patent/FR2300463A1/fr not_active Withdrawn
- 1976-02-05 JP JP1218676A patent/JPS5442578B2/ja not_active Expired
- 1976-02-05 DE DE2604449A patent/DE2604449C3/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
AU1027076A (en) | 1977-07-21 |
JPS51103752A (de) | 1976-09-13 |
GB1529927A (en) | 1978-10-25 |
FR2300463A1 (fr) | 1976-09-03 |
CA1065055A (en) | 1979-10-23 |
NL7601129A (nl) | 1976-08-09 |
US3958210A (en) | 1976-05-18 |
JPS5442578B2 (de) | 1979-12-14 |
DE2604449B2 (de) | 1980-01-24 |
DE2604449A1 (de) | 1976-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2604449C3 (de) | Analog-Digital-Umsetzer | |
DE2551795C2 (de) | Ladungsübertragungseinrichtung zur Verwendung in einem Bildaufnahmegerät | |
DE2551797C3 (de) | Ladungsgekoppelte Schaltung | |
DE3446374C2 (de) | ||
DE3854832T2 (de) | Halbleiterbildsensor mit mehrfachen horizontalen Transferabschnitten | |
DE2533405B2 (de) | Verfahren zum verschachtelten auslesen einer ladungsspeicheranordnung | |
DE69111343T2 (de) | Bilddetektor mit Grossformat-Pixels. | |
DE2431782A1 (de) | Datenverarbeitungsanordnung mit ladungsuebertragungsbauelementen | |
DE2558549C3 (de) | Anordnung zur Regelung des Potentials in einem MOS-CCD-Speicher | |
DE2526722A1 (de) | Stapel-speicher-organisation mit ladungskopplung | |
DE2734361B2 (de) | Halbleiterspeichereinrichtung | |
DE2531382B2 (de) | Digitaler Matrixspeicher aus Feldeffekt-Transistoren | |
DE3039264A1 (de) | Festkoerper-bildabtastvorrichtung und deren ladungsuebertragungsverfahren | |
DE2325922C2 (de) | Aus Schieberegistern aufgebaute Speicheranordnung mit dynamischer Umordnung | |
DE3144163C2 (de) | ||
DE3319726A1 (de) | Festkoerper-bildaufnahme-einrichtung | |
DE2734409C3 (de) | Bildaufnahmegerät in CCD-Bauweise | |
DE69124954T2 (de) | Festkörper-Bildsensor | |
DE3021602C2 (de) | Fernsehaufnahmeanordnung | |
EP0006466B1 (de) | Ladungsverschiebungseinrichtung und Verfahren zum Betrieb dieser Einrichtung | |
DE3705146C2 (de) | ||
EP0012841A2 (de) | Spalten- und zeilenadressierbarer Speicher in Serien-Parallel-Serien-Konfiguration | |
DE2348059A1 (de) | Verfahren fuer die optische abtastung eines halbleiterschieberegisters und schaltungsanordnung zur durchfuehrung dieses verfahrens | |
EP0012840B1 (de) | Zeilenadressierbarer Speicher in Serien-Parallel-Serien-Konfiguration | |
DE2312952C3 (de) | Ladungsübertragungs-Bildemrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |