JPS59231915A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59231915A JPS59231915A JP58106988A JP10698883A JPS59231915A JP S59231915 A JPS59231915 A JP S59231915A JP 58106988 A JP58106988 A JP 58106988A JP 10698883 A JP10698883 A JP 10698883A JP S59231915 A JPS59231915 A JP S59231915A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- lister
- mos
- run
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は半導体装置に関するものであシ、特にＭＯ８ア
ナログスイッチを用いたサンプル・ホールド回路（以下
Ｂ／Ｈ回路と略す）における過渡雑音全補償するのに有
効な方法を提供するものである。
ナログスイッチを用いたサンプル・ホールド回路（以下
Ｂ／Ｈ回路と略す）における過渡雑音全補償するのに有
効な方法を提供するものである。
近年、集積回路の設計・製造技術は長足の進歩をとげた
。これらの進歩の一応用例では、アナログ信号処理全行
なっていた領域においてもシステムの入・出力部にアナ
ログ・デジタル変換器やデジタル・アナログ変換器を用
いてアナログ＋ｉをデジタル量に変換後デジタル信号処
理を行ない１等価的にアナログ信号処理することが進め
られているＯ これは従来からのアナログ信号処理は集積回路化が容易
でない点と、デジタル信号処理が外部から制御すること
が容易で、入・出力回路にアナログ・デジタル変換素子
を用いることにより、外部プログラムが可能なデジタル
信号処理が等測的にアナログ信号処理全実現できるため
である。
。これらの進歩の一応用例では、アナログ信号処理全行
なっていた領域においてもシステムの入・出力部にアナ
ログ・デジタル変換器やデジタル・アナログ変換器を用
いてアナログ＋ｉをデジタル量に変換後デジタル信号処
理を行ない１等価的にアナログ信号処理することが進め
られているＯ これは従来からのアナログ信号処理は集積回路化が容易
でない点と、デジタル信号処理が外部から制御すること
が容易で、入・出力回路にアナログ・デジタル変換素子
を用いることにより、外部プログラムが可能なデジタル
信号処理が等測的にアナログ信号処理全実現できるため
である。
アナログ・デジタル変換器における変換方法としては、
槓分形、並列形、逐次比較形等さまざまな方法が採用さ
れている。これらの内、どの方法を用いるのかは、要求
される変換精度、変換速度等から決足される。
槓分形、並列形、逐次比較形等さまざまな方法が採用さ
れている。これらの内、どの方法を用いるのかは、要求
される変換精度、変換速度等から決足される。
このアナログ・デジタル変換器において、精度に対して
感度の高い回路として８７Ｈ回路がある。
感度の高い回路として８７Ｈ回路がある。
この−例として第１図の如き回路構成が考えられる・ｉ
！１図において、アナログ入力端子１からアナログ電圧
が印加される。ＭＯＳ）ランリスタ４はアナログスイッ
チとして用いられ、制御信号端子２が前記ＭＯ８）ラン
リスタ４のゲート電極に接続されている。ＭＯＳ）ラン
リスタ４がＮ形のときは前記制御信号端子２に正の電圧
を印加すれば導通する。
！１図において、アナログ入力端子１からアナログ電圧
が印加される。ＭＯＳ）ランリスタ４はアナログスイッ
チとして用いられ、制御信号端子２が前記ＭＯ８）ラン
リスタ４のゲート電極に接続されている。ＭＯＳ）ラン
リスタ４がＮ形のときは前記制御信号端子２に正の電圧
を印加すれば導通する。
このとき、アナログ入力端子１からアナログ電圧が保持
容量５に充放電を行う。次に、前記制御信号端子２全負
電圧にすればＭＯＳ）ランリスタ４は非導通となり、ア
ナログ電圧は保持容量に保持され％Ｓ／Ｈ出力端子３か
ら出力される。
容量５に充放電を行う。次に、前記制御信号端子２全負
電圧にすればＭＯＳ）ランリスタ４は非導通となり、ア
ナログ電圧は保持容量に保持され％Ｓ／Ｈ出力端子３か
ら出力される。
第１図の如きＳ／Ｈ回路はＭＯＳ）ランリスタ４のゲー
ト電極とソース電極およびドレイン電極間に存在する浮
遊容量のため、制御信号が正電圧から負電圧へと変化す
るときに容量結合の過渡雑音が生じ、Ｓ／Ｈ回路の特性
劣化をきたしていた。
ト電極とソース電極およびドレイン電極間に存在する浮
遊容量のため、制御信号が正電圧から負電圧へと変化す
るときに容量結合の過渡雑音が生じ、Ｓ／Ｈ回路の特性
劣化をきたしていた。
過渡雑音を補′償するため、従来第２図の如き回路が用
いられていた。第２図において第１図と同じ個所は同じ
番号を用いている。第１図との相異点は補償用ＭＯＳト
ランジスタ゛１２の追加と前記ＭＯ８）ランリスタのゲ
ート電極を制御する補償信号端子１１にある。補償信号
端子１１は制御信号−子２と逆相で駆動されるものであ
る。
いられていた。第２図において第１図と同じ個所は同じ
番号を用いている。第１図との相異点は補償用ＭＯＳト
ランジスタ゛１２の追加と前記ＭＯ８）ランリスタのゲ
ート電極を制御する補償信号端子１１にある。補償信号
端子１１は制御信号−子２と逆相で駆動されるものであ
る。
この逆相信号は、制御信号端子２に印加される信号を例
えばインバータによって反転すれば容易に実現できるも
のである。
えばインバータによって反転すれば容易に実現できるも
のである。
第２図において制御信号端子２の電圧が正から負へと変
化するときに第１図と異なる動作をする。
化するときに第１図と異なる動作をする。
すなわち、制御信号端子２の電圧が正から負へと変化す
ると、補償信号端子１２の電圧が負から正へと変化し、
ＭＯＳ）ランリスタ２の過渡雑音をＭＯＳトランジスタ
１２によシ補償するものである・ 通常、補償用ＭＯ８）ランリスタ１２の寸法はアナログ
スイッチ用ＭＵ８）ランリスタの約半分にすると補償さ
れることは公知である。
ると、補償信号端子１２の電圧が負から正へと変化し、
ＭＯＳ）ランリスタ２の過渡雑音をＭＯＳトランジスタ
１２によシ補償するものである・ 通常、補償用ＭＯ８）ランリスタ１２の寸法はアナログ
スイッチ用ＭＵ８）ランリスタの約半分にすると補償さ
れることは公知である。
第２図の補償用ＭＯ８）ランリスタ１２を含んだ集積回
路の平面説明図’に８３図に示す。第３図において第２
図と同じ個所は同じ番号音用いている。アナログ入力端
子１からＭＯＳ）ランリスタ４のソースまたはドレイン
電極にコンタクト２６を介して接続する。ＭＯＳ）ラン
リスタ４の他のドレインまたはソース電極は補償用ＭＯ
８）ランリスタ１２のソースまたはドレイン電極と共通
でコンタクト２７を介して接続導体２９によ、６ＭＢト
ランジスタ１２の他のドレインまたはソース電極とコン
タクト２８を介して８／Ｈ出力端子３に接続されている
。なお第２図における保持容量５は省略しであるが、８
／Ｈ出力端子３に接続すればよい。
路の平面説明図’に８３図に示す。第３図において第２
図と同じ個所は同じ番号音用いている。アナログ入力端
子１からＭＯＳ）ランリスタ４のソースまたはドレイン
電極にコンタクト２６を介して接続する。ＭＯＳ）ラン
リスタ４の他のドレインまたはソース電極は補償用ＭＯ
８）ランリスタ１２のソースまたはドレイン電極と共通
でコンタクト２７を介して接続導体２９によ、６ＭＢト
ランジスタ１２の他のドレインまたはソース電極とコン
タクト２８を介して８／Ｈ出力端子３に接続されている
。なお第２図における保持容量５は省略しであるが、８
／Ｈ出力端子３に接続すればよい。
第３図から理解されるようにＳ／Ｈ回路特性の改善のた
めに補償用ＭＵ８）ランリスタの追加は面積を必要とす
るし内部接続が増加する等の欠点を有していた。
めに補償用ＭＵ８）ランリスタの追加は面積を必要とす
るし内部接続が増加する等の欠点を有していた。
本発明はかかる欠点を改善し、面積を最小とし。
内部接続が少なくて特性の優れた８７Ｈ回路を提供する
ものである。
ものである。
以下に不発明の実施例を図面上用いて詳細に説明する。
第４図は不発明の実施例の等価回路である。第４図にお
いて第２図と同じ個所は同じ番号を用いである。第４図
は第２図における補償用ＭＬ）Ｓ）ランリスタ１２のか
わシにソースおよびドレイン電極を相互接続していない
デプリーション形のＭＯＳトランジスタ３１に置換した
ものである。
いて第２図と同じ個所は同じ番号を用いである。第４図
は第２図における補償用ＭＬ）Ｓ）ランリスタ１２のか
わシにソースおよびドレイン電極を相互接続していない
デプリーション形のＭＯＳトランジスタ３１に置換した
ものである。
補償用ＭＯ８）ランリスタとしてデプリーシ目ン形ＭＯ
Ｓトランジスタを使用すれば補償信号端子１１の電圧に
よらず常に導通状態が得られる。
Ｓトランジスタを使用すれば補償信号端子１１の電圧に
よらず常に導通状態が得られる。
このため第２図における補償用ＭＯ８）ランリスタ１２
の如くソースとドレイン電極を接続する必要がなくなり
、第３図における接続導体２９が省略できる。このため
少ない面積で特性の優れたＳ／）３回路が得られる。
の如くソースとドレイン電極を接続する必要がなくなり
、第３図における接続導体２９が省略できる。このため
少ない面積で特性の優れたＳ／）３回路が得られる。
第５図は不発明の実施例の一平面説明図である。
第４図と同じ個所は同じ番号を用いている。第５図はア
ナログ入力端子１からコンタクト４１を介してＭＯＳ）
ランリスタ４のソースまたはドレイン電極に入る。ＭＯ
Ｓ）ランリスタ４の他のドレインまたはソース電極は補
償用デプリーション形ＭＯＳトランジスタ３１のソース
またはドレイン電極と共通である。Ｍ（Ｊ８）ランリス
タ３１の他のドレインまたはソース電極はコンタクト４
２を介して８／Ｈ出力端子３へと接続される。なお破線
で示した領域４３はＭＯＳ）ランリスタ３１をデプリー
ション形とするためのイオン注入領域を表わしている。
ナログ入力端子１からコンタクト４１を介してＭＯＳ）
ランリスタ４のソースまたはドレイン電極に入る。ＭＯ
Ｓ）ランリスタ４の他のドレインまたはソース電極は補
償用デプリーション形ＭＯＳトランジスタ３１のソース
またはドレイン電極と共通である。Ｍ（Ｊ８）ランリス
タ３１の他のドレインまたはソース電極はコンタクト４
２を介して８／Ｈ出力端子３へと接続される。なお破線
で示した領域４３はＭＯＳ）ランリスタ３１をデプリー
ション形とするためのイオン注入領域を表わしている。
第５図と第３図全比較すれば同じ特性を得るのに本発明
の実施例の平面図がより小さな面積ですんでいるのは明
らかであろう。
の実施例の平面図がより小さな面積ですんでいるのは明
らかであろう。
なお不実施例はＮ形ＭＵＳ）ランリスタを用いて説明し
であるが、Ｐ形ＭＯ８）ランジスタ金使用するときは制
御信号および補償信号の極性を逆に用いることで実現で
きることは容易に推定できるものである。
であるが、Ｐ形ＭＯ８）ランジスタ金使用するときは制
御信号および補償信号の極性を逆に用いることで実現で
きることは容易に推定できるものである。
以上図面を用いて本発明の実施例につき詳細にｒ
説明した如くｓ不発明を用いれば、ホールド時
の過渡雑音による誤差のなく、面積を最小とした半導体
装置が容易に実現できる。
説明した如くｓ不発明を用いれば、ホールド時
の過渡雑音による誤差のなく、面積を最小とした半導体
装置が容易に実現できる。
第１図および第２図は従来用いられていたＭＯ８アナロ
グスイッチを用いたＳ／）１回路の等価回路の説明図、
第３図は第２図の平面説明図、第４図は不発明の実施例
の等価回路の説明図、第５図は第４図の平面説明図をそ
れぞれ示す。 １・・・・・・アナログ入力端子、２・・・・・・制御
信号端子、３・・・・・Ｓ／Ｈ出力端子、４・・・・・
・ＭＯＳ）ランリスタ、５・・・・・・保持容量、１１
・・・・・・補償信号端子、１２・・・・・補償用Ｍ（
Ｊ８）ランリスタ、２６．２７゜２８．４１．４２・・
・・・・コンタクト、２９・・・・・・接続導体、３１
・・・・・・デプリーション形ＭＯ８）ランリスタ、４
３・・・・・・デプリーション用イオン注入領域。 尾１図 第４図 第５図
グスイッチを用いたＳ／）１回路の等価回路の説明図、
第３図は第２図の平面説明図、第４図は不発明の実施例
の等価回路の説明図、第５図は第４図の平面説明図をそ
れぞれ示す。 １・・・・・・アナログ入力端子、２・・・・・・制御
信号端子、３・・・・・Ｓ／Ｈ出力端子、４・・・・・
・ＭＯＳ）ランリスタ、５・・・・・・保持容量、１１
・・・・・・補償信号端子、１２・・・・・補償用Ｍ（
Ｊ８）ランリスタ、２６．２７゜２８．４１．４２・・
・・・・コンタクト、２９・・・・・・接続導体、３１
・・・・・・デプリーション形ＭＯ８）ランリスタ、４
３・・・・・・デプリーション用イオン注入領域。 尾１図 第４図 第５図
Claims (1)
- ＭＯＳアナログスイ、チにおいて、ＭＯＢアナログスイ
ッチと保持容量の間にデプリーション形トランリスタ’
ｅ直列に接続し、前記デプリーション形トランジスタの
ゲート電極’ｉｉＭＵＳアナログスイッチの制御倶号と
逆相で駆動することを特徴とする半導体ｇｔｔ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106988A JPS59231915A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58106988A JPS59231915A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59231915A true JPS59231915A (ja) | 1984-12-26 |
Family
ID=14447624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58106988A Pending JPS59231915A (ja) | 1983-06-15 | 1983-06-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59231915A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084634A (en) * | 1990-10-24 | 1992-01-28 | Burr-Brown Corporation | Dynamic input sampling switch for CDACS |
-
1983
- 1983-06-15 JP JP58106988A patent/JPS59231915A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084634A (en) * | 1990-10-24 | 1992-01-28 | Burr-Brown Corporation | Dynamic input sampling switch for CDACS |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4321661A (en) | Apparatus for charging a capacitor | |
| EP0099583B1 (en) | Charge-coupled device output circuit | |
| KR970009242B1 (ko) | 스위치형 캐패시터 회로망 | |
| JP2591066B2 (ja) | アナログスイッチ回路 | |
| JPS59231915A (ja) | 半導体装置 | |
| JPS5899033A (ja) | 集積回路装置 | |
| JP2854772B2 (ja) | アナログスイッチング回路 | |
| US4254345A (en) | Output circuit for bucket-brigade devices | |
| JPS6152560B2 (ja) | ||
| US4083045A (en) | Mos analog to digital converter | |
| JPS6090425A (ja) | 半導体装置 | |
| EP0048513B1 (en) | Switchable analogue signal inverter | |
| EP0746099A2 (en) | A MOS switching circuit | |
| JPS58121831A (ja) | 集積回路装置 | |
| JPH01175410A (ja) | 半導体アナログ・スイッチ | |
| JPS60174518A (ja) | Ｃｍｏｓアナログスイツチ | |
| JPH0334695B2 (ja) | ||
| JPS6367920A (ja) | Ｄ／ａ変換器 | |
| JPS58107723A (ja) | 半導体装置 | |
| JP2600707B2 (ja) | 昇圧回路 | |
| JPH0548389A (ja) | スイツチトキヤパシタ回路 | |
| US3539838A (en) | Switching apparatus having a 4 rc time constant | |
| JPS6152018A (ja) | スイツチドキヤパシタ回路 | |
| SU1398741A1 (ru) | Ключевое устройство | |
| SU1376237A1 (ru) | Усилитель |