JPH0252424B2 - - Google Patents
Info
- Publication number
- JPH0252424B2 JPH0252424B2 JP56133918A JP13391881A JPH0252424B2 JP H0252424 B2 JPH0252424 B2 JP H0252424B2 JP 56133918 A JP56133918 A JP 56133918A JP 13391881 A JP13391881 A JP 13391881A JP H0252424 B2 JPH0252424 B2 JP H0252424B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer device
- charge transfer
- amplifier
- charge
- output stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims description 10
- 230000005669 field effect Effects 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 abstract description 5
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/04—Shift registers
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
本発明は、半導体基板上に配置されモノリシツ
ク集積化されていて、周期的に作動可能なスイツ
チを介して橋絡することのできる容量を持つた帰
還回路を有する増幅器を備えている電荷転送装置
の出力段に関する。
ク集積化されていて、周期的に作動可能なスイツ
チを介して橋絡することのできる容量を持つた帰
還回路を有する増幅器を備えている電荷転送装置
の出力段に関する。
かゝる出力段は、1979年４月12日に発行された
“Electronic Letters”第15巻第８号第229〜230
頁における論文“NeW Charge−Differencing
Technique for CCD Transversal Filters”、特
に第１図から公知である。これによると増幅器は
差動増幅器として構成されていて、この差動増幅
器の出力端子はそれの反転入力端子と容量的に帰
還結合されている。その反転入力端子はトランス
バーサルフイルタの２つに分けられた転送電極の
１つの部分と接続されている。転送電極のこの部
分と半導体基板との間に容量があり、この容量の
大きさはその電極部分の下部の空間電荷ゾーンに
依存する。しかしながら、空間電荷ゾーンの広が
りが、トランスバーサルフイルタにおいて転送さ
れ且つ入力信号の種々の瞬時値に依存する電荷量
によつてその都度影響されるために、電荷量の差
動増幅器の出力信号への変換は線形でない。この
非線形性は、たとえ反転入力端子に接続されてい
る電極部分が基準電位にある非反転入力端子のお
かげでほとんど一定電位に保持されても存在す
る。
“Electronic Letters”第15巻第８号第229〜230
頁における論文“NeW Charge−Differencing
Technique for CCD Transversal Filters”、特
に第１図から公知である。これによると増幅器は
差動増幅器として構成されていて、この差動増幅
器の出力端子はそれの反転入力端子と容量的に帰
還結合されている。その反転入力端子はトランス
バーサルフイルタの２つに分けられた転送電極の
１つの部分と接続されている。転送電極のこの部
分と半導体基板との間に容量があり、この容量の
大きさはその電極部分の下部の空間電荷ゾーンに
依存する。しかしながら、空間電荷ゾーンの広が
りが、トランスバーサルフイルタにおいて転送さ
れ且つ入力信号の種々の瞬時値に依存する電荷量
によつてその都度影響されるために、電荷量の差
動増幅器の出力信号への変換は線形でない。この
非線形性は、たとえ反転入力端子に接続されてい
る電極部分が基準電位にある非反転入力端子のお
かげでほとんど一定電位に保持されても存在す
る。
本発明の目的は、冒頭に述べた如き出力段にお
いて供給される信号依存電荷量の電圧信号への変
換をできるだけ線形にすることにある。この目的
は、本発明によれば、増幅器入力端子が半導体基
板とは逆の導電型の半導体領域に接続され、この
半導体領域に電荷転送装置において転送される電
荷が供給されることによつて達成される。
いて供給される信号依存電荷量の電圧信号への変
換をできるだけ線形にすることにある。この目的
は、本発明によれば、増幅器入力端子が半導体基
板とは逆の導電型の半導体領域に接続され、この
半導体領域に電荷転送装置において転送される電
荷が供給されることによつて達成される。
本発明により得られる利点は信号依存空間電荷
容量の作用が大々的に除かれることにある。供給
される電荷量を受け取る半導体領域と容量帰還結
合増幅器の入力端子との接続は空間電荷容量の電
荷変化を大いに阻止する。
容量の作用が大々的に除かれることにある。供給
される電荷量を受け取る半導体領域と容量帰還結
合増幅器の入力端子との接続は空間電荷容量の電
荷変化を大いに阻止する。
以下、図面を参照しながら本発明をさらに詳細
に説明する。
に説明する。
第１図には例えばｐドーピングされたシリコン
からなる半導体基板１が示されている。この半導
体基板１上に電荷転送装置（CTD）が構成され
ている。これはそれぞれ所定数の転送電極を持つ
た一連の素子を有する。これらの転送電極は、例
えばSiO2からなる薄い電気絶縁層２によつて分
離されていて、所定数の互いに位相のずれたクロ
ツク電圧を印加されるようになつている。この場
合に最後の素子Enに属する転送電極En1〜En4だ
けが示されていて、これらにはクロツク電圧φ1
〜φ4が導かれる。。出力電極Eaは一定電圧Ucを
供給される。この電圧はEaの下部に電位障壁を
生じる。
からなる半導体基板１が示されている。この半導
体基板１上に電荷転送装置（CTD）が構成され
ている。これはそれぞれ所定数の転送電極を持つ
た一連の素子を有する。これらの転送電極は、例
えばSiO2からなる薄い電気絶縁層２によつて分
離されていて、所定数の互いに位相のずれたクロ
ツク電圧を印加されるようになつている。この場
合に最後の素子Enに属する転送電極En1〜En4だ
けが示されていて、これらにはクロツク電圧φ1
〜φ4が導かれる。。出力電極Eaは一定電圧Ucを
供給される。この電圧はEaの下部に電位障壁を
生じる。
半導体基板１に対する障壁容量がC4で示され
ているn+ドーピングされた半導体領域４は線５
を介して差動増幅器７の反転入力端子６に接続さ
れている。この演算増幅器７の非反転入力端子８
は基準電圧URefに置かれる。回路出力端子となる
差動増幅器７の出力端子１０は容量Ｃを介して入
力端子６に接続されている。さらに、２つの電界
効果トランジスタＴ１およびＴ２の直列回路が接
続点６，１０間にＣと並列となるように接続され
ている。Tiのゲート電極は接続端子１１を介し
てクロツク電圧φRを印加される。T2のソース・
ドレイン区間は接続線１２によつて短絡されてい
て、T2のゲート電極はインバータ１３の出力端
子に接続されている。インバータ１３の入力端子
は接続端子１１に接続されている。
ているn+ドーピングされた半導体領域４は線５
を介して差動増幅器７の反転入力端子６に接続さ
れている。この演算増幅器７の非反転入力端子８
は基準電圧URefに置かれる。回路出力端子となる
差動増幅器７の出力端子１０は容量Ｃを介して入
力端子６に接続されている。さらに、２つの電界
効果トランジスタＴ１およびＴ２の直列回路が接
続点６，１０間にＣと並列となるように接続され
ている。Tiのゲート電極は接続端子１１を介し
てクロツク電圧φRを印加される。T2のソース・
ドレイン区間は接続線１２によつて短絡されてい
て、T2のゲート電極はインバータ１３の出力端
子に接続されている。インバータ１３の入力端子
は接続端子１１に接続されている。
よく知られているようにアナログ入力信号の相
継ぐ走査値に相当する負の電荷量の列がクロツク
電圧φ１〜φ４（第２図）の影響下で矢印３の方
向に転送される。φ４のパルス発生時にEn4の直
下にあるこれらの電荷量のそれぞれは、このパル
スの後縁到来時にEaの下部の電位障壁を越えて
n+ドーピング領域４へ転送される。差動増幅器
７が十分大きい電圧増幅度（例えば増幅度ｖ＝
1000）を有するならば、入力端子６の電位はほぼ
入力端子８の電位に相当するので、領域４はほぼ
基準電圧URefに相当する電圧にある。領域４に侵
入する電荷量は容量Ｃの相応せる充電をもたら
し、回路出力端子１０にはその電荷量に比例する
出力電圧信号UAが生じる。この場合にしかしな
がら領域４にある電圧がこの電荷量によつて過渡
状態では影響を及ぼされないので障壁容量C4も
そこまでは一定のままである。次に、T1が電圧
φR（第２図）のパルスによつて導通状態となり、
容量Ｃは再び放電され、半導体領域４へ転送され
るすぐ次の電荷量の評価のために回路があらかじ
め準備される。接続端子１１からT1のゲート・
ドレイン容量およびゲート・ソース容量を介して
帰還回路に関与するφRのパルス部分を補償する
ために、反転されたクロツク電圧ＲがT2のゲ
ート電極に導かれる。この際に反転されたクロツ
ク電圧のパルス部分がT2のゲート・ドレイン容
量およびゲート・ソース容量を介して帰還回路に
関与し、それはT1を介して関与するパルス部分
を大いに補償する。この補償作用は次のように説
明される。クロツク電圧φRおよび反転されたR
はそれぞれトランジスタＴ１およびＴ２のゲート
酸化物により電気的に帰還路Ｃ，Ｔ１，Ｔ２から
分離されている。すなわち、静止状態において
（Ｔ１が遮断）、クロツク電圧φRおよび反転され
たRのための電圧源から電流は流れない。トラ
ンジスタＴ１が導通すると、トランジスタＴ２と
同様ドレインとソース間に導電的結合が生ずる。
φRに対する電圧源は、ゲート・ソース間容量と
ゲート・ドレイン間容量から成る並列接続を介し
て短時間の容量性の電流を生ずる。その際この電
流は通常の帰還電流に妨害的に重畳される。この
容量性の電流を抑制するために、トランジスタＴ
１と同一のトランジスタＴ２が直列に接続され、
ドレインとソースが結合され、反転されたRに
対する電圧源が用意され、これはφRにより生起
された容量性の電流を補償する容量性の電流を生
ずる。
継ぐ走査値に相当する負の電荷量の列がクロツク
電圧φ１〜φ４（第２図）の影響下で矢印３の方
向に転送される。φ４のパルス発生時にEn4の直
下にあるこれらの電荷量のそれぞれは、このパル
スの後縁到来時にEaの下部の電位障壁を越えて
n+ドーピング領域４へ転送される。差動増幅器
７が十分大きい電圧増幅度（例えば増幅度ｖ＝
1000）を有するならば、入力端子６の電位はほぼ
入力端子８の電位に相当するので、領域４はほぼ
基準電圧URefに相当する電圧にある。領域４に侵
入する電荷量は容量Ｃの相応せる充電をもたら
し、回路出力端子１０にはその電荷量に比例する
出力電圧信号UAが生じる。この場合にしかしな
がら領域４にある電圧がこの電荷量によつて過渡
状態では影響を及ぼされないので障壁容量C4も
そこまでは一定のままである。次に、T1が電圧
φR（第２図）のパルスによつて導通状態となり、
容量Ｃは再び放電され、半導体領域４へ転送され
るすぐ次の電荷量の評価のために回路があらかじ
め準備される。接続端子１１からT1のゲート・
ドレイン容量およびゲート・ソース容量を介して
帰還回路に関与するφRのパルス部分を補償する
ために、反転されたクロツク電圧ＲがT2のゲ
ート電極に導かれる。この際に反転されたクロツ
ク電圧のパルス部分がT2のゲート・ドレイン容
量およびゲート・ソース容量を介して帰還回路に
関与し、それはT1を介して関与するパルス部分
を大いに補償する。この補償作用は次のように説
明される。クロツク電圧φRおよび反転されたR
はそれぞれトランジスタＴ１およびＴ２のゲート
酸化物により電気的に帰還路Ｃ，Ｔ１，Ｔ２から
分離されている。すなわち、静止状態において
（Ｔ１が遮断）、クロツク電圧φRおよび反転され
たRのための電圧源から電流は流れない。トラ
ンジスタＴ１が導通すると、トランジスタＴ２と
同様ドレインとソース間に導電的結合が生ずる。
φRに対する電圧源は、ゲート・ソース間容量と
ゲート・ドレイン間容量から成る並列接続を介し
て短時間の容量性の電流を生ずる。その際この電
流は通常の帰還電流に妨害的に重畳される。この
容量性の電流を抑制するために、トランジスタＴ
１と同一のトランジスタＴ２が直列に接続され、
ドレインとソースが結合され、反転されたRに
対する電圧源が用意され、これはφRにより生起
された容量性の電流を補償する容量性の電流を生
ずる。
半導体領域４に現われる電圧の一定保持は、信
号に依存した電荷量の出力電圧信号UAへの変換
が非常に正確にかつ非常に高い線形性をもつて行
なわれることをもたらす。
号に依存した電荷量の出力電圧信号UAへの変換
が非常に正確にかつ非常に高い線形性をもつて行
なわれることをもたらす。
第３図は第１図の回路点１４，１０間にある部
分回路に対する変形を示す。この場合には差動増
幅器７がインバータ１５に置き換えられている。
回路点１４は、容量Ｃの放電位相において、すな
わちパルスφRの発生中に、その都度半導体領域
４にも導かれる所定の電位に達する。
分回路に対する変形を示す。この場合には差動増
幅器７がインバータ１５に置き換えられている。
回路点１４は、容量Ｃの放電位相において、すな
わちパルスφRの発生中に、その都度半導体領域
４にも導かれる所定の電位に達する。
本発明による出力段は、これまでに述べた４つ
の転送電極を備えた電荷転送装置のほかに２相、
３相または多相系で動作するような装置にも使用
することができる。同様にCTD装置はｎドーピ
ングされた半導体基板上にも構成することがで
き、その場合に半導体領域４はp+ドーピングさ
れ、供給される電圧はそれぞれ逆の極性にされ
る。
の転送電極を備えた電荷転送装置のほかに２相、
３相または多相系で動作するような装置にも使用
することができる。同様にCTD装置はｎドーピ
ングされた半導体基板上にも構成することがで
き、その場合に半導体領域４はp+ドーピングさ
れ、供給される電圧はそれぞれ逆の極性にされ
る。
第１図は本発明の一実施例を示し、第２図は第
１図を説明するための電圧のタイムチヤートであ
り、第３図は第１図の回路の一部の変形例を示
す。 １……半導体基板、２……絶縁層、４……n+
ドーピング半導体領域、７……差動増幅器、Ｔ
１，Ｔ２……電界効果トランジスタ、En1〜En4
……転送電極、φ１〜φ４，φR……クロツク電
圧、Ea……出力電極、VA……出力電圧信号。
１図を説明するための電圧のタイムチヤートであ
り、第３図は第１図の回路の一部の変形例を示
す。 １……半導体基板、２……絶縁層、４……n+
ドーピング半導体領域、７……差動増幅器、Ｔ
１，Ｔ２……電界効果トランジスタ、En1〜En4
……転送電極、φ１〜φ４，φR……クロツク電
圧、Ea……出力電極、VA……出力電圧信号。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に配置されてモノリシツク集積
化されていて、周期的に作動可能なスイツチを介
して橋絡することのできる容量をもつた帰還回路
を有する増幅器を備えている電荷転送装置の出力
段において、増幅器入力端は軟基板とは逆の導電
型の半導体領域と接続されていて、この半導体領
域には電荷転送装置において転送される電荷量が
供給されることを特徴とする電荷転送装置の出力
段。 ２ 増幅器は差動増幅器として構成されていて、
この差動増幅器の反転入力端子は前記半導体領域
に接続されていて、そして非反転入力端子は一定
の電圧とくに基準電圧に置かれていることを特徴
とする特許請求の範囲第１項記載の電荷転送装置
の出力段。 ３ 増幅器がインバータからなることを特徴とす
る特許請求の範囲第１項記載のモノリシツク集積
化電荷転送装置の出力段。 ４ スイツチはゲート電極にクロツクパルス電圧
が印加される第１の電界効果トランジスタからな
り、この電界効果トランジスタのソース・ドレイ
ン区間と直列に、第２の同じ構成の電界効果トラ
ンジスタの導電橋絡されたソース・ドレイン区間
が接続されていて、第２の電界効果トランジスタ
のゲート電極は別のインバータを介して第１の電
界効果トランジスタのゲート電極に接続されてい
ることを特徴とする特許請求の範囲第１項ないし
第３項のいずれかに記載の電荷転送装置の出力
段。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19803032332 DE3032332A1 (de) | 1980-08-27 | 1980-08-27 | Ausgangsstufe einer monolithisch integrierten ladu ngsverschiebeanordnung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5772375A JPS5772375A (en) | 1982-05-06 |
| JPH0252424B2 true JPH0252424B2 (ja) | 1990-11-13 |
Family
ID=6110525
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56133918A Granted JPS5772375A (en) | 1980-08-27 | 1981-08-26 | Output stage for charge transfer device |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0046549B1 (ja) |
| JP (1) | JPS5772375A (ja) |
| AT (1) | ATE24062T1 (ja) |
| CA (1) | CA1176717A (ja) |
| DE (1) | DE3032332A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8701528A (nl) * | 1987-06-30 | 1989-01-16 | Philips Nv | Halfgeleiderinrichting voozien van een ladingsoverdrachtinrichting. |
| JPH0273643A (ja) * | 1988-09-09 | 1990-03-13 | Fuji Photo Film Co Ltd | Ｃｃｄ遅延線 |
| US5479121A (en) * | 1995-02-27 | 1995-12-26 | Industrial Technology Research Institute | Compensating circuit for MOSFET analog switches |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50143472A (ja) * | 1974-05-08 | 1975-11-18 | ||
| JPS5448464A (en) * | 1977-06-02 | 1979-04-17 | Reticon Corp | Ic transversal filter |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3969636A (en) * | 1975-06-30 | 1976-07-13 | General Electric Company | Charge sensing circuit for charge transfer devices |
| US4156818A (en) * | 1975-12-23 | 1979-05-29 | International Business Machines Corporation | Operating circuitry for semiconductor charge coupled devices |
| NL7610351A (nl) * | 1976-09-17 | 1978-03-21 | Philips Nv | Ladingsoverdrachtinrichting. |
| US4075509A (en) * | 1976-10-12 | 1978-02-21 | National Semiconductor Corporation | Cmos comparator circuit and method of manufacture |
| US4179665A (en) * | 1978-09-08 | 1979-12-18 | American Microsystems, Inc. | Switched capacitor elliptic filter |
-
1980
- 1980-08-27 DE DE19803032332 patent/DE3032332A1/de active Granted
-
1981
- 1981-08-14 AT AT81106342T patent/ATE24062T1/de not_active IP Right Cessation
- 1981-08-14 EP EP81106342A patent/EP0046549B1/de not_active Expired
- 1981-08-26 CA CA000384615A patent/CA1176717A/en not_active Expired
- 1981-08-26 JP JP56133918A patent/JPS5772375A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50143472A (ja) * | 1974-05-08 | 1975-11-18 | ||
| JPS5448464A (en) * | 1977-06-02 | 1979-04-17 | Reticon Corp | Ic transversal filter |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3032332C2 (ja) | 1989-06-15 |
| ATE24062T1 (de) | 1986-12-15 |
| CA1176717A (en) | 1984-10-23 |
| EP0046549A1 (de) | 1982-03-03 |
| DE3032332A1 (de) | 1982-04-08 |
| JPS5772375A (en) | 1982-05-06 |
| EP0046549B1 (de) | 1986-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0020160B1 (en) | A sample and hold circuit | |
| US4075509A (en) | Cmos comparator circuit and method of manufacture | |
| US3134912A (en) | Multivibrator employing field effect devices as transistors and voltage variable resistors in integrated semiconductive structure | |
| JPH029483B2 (ja) | ||
| EP0324456B1 (en) | An output circuit of a charge transfer device | |
| US4159430A (en) | Charge transfer device for processing video-frequency signals | |
| EP0495500B1 (en) | Charge transfer device equipped with charge signal detector improved in sensitivity as well as in voltage amplification | |
| EP0322963B1 (en) | Switched-capacitor network | |
| US6388511B1 (en) | Filter circuit | |
| US4633101A (en) | Semiconductor sample and hold switching circuit | |
| JP4233634B2 (ja) | 温度補償型水晶発振器 | |
| JPH11259155A (ja) | スレショルド電圧補償回路 | |
| US5517140A (en) | Sample and hold circuit | |
| US4656429A (en) | Voltage comparison circuit with ripple component elimination | |
| US4377760A (en) | Device for reading a quantity of electric charge | |
| JPH0252424B2 (ja) | ||
| JPS6112408B2 (ja) | ||
| JP3869010B2 (ja) | 電流メモリ | |
| US5041744A (en) | Chopper type comparator | |
| JP4024869B2 (ja) | 線形性を向上させた光に起因する電荷の積分回路 | |
| US5164616A (en) | Integrated sample and hold circuit with feedback circuit to increase storage time | |
| JPH0724308B2 (ja) | 半導体装置 | |
| JPS6340495B2 (ja) | ||
| US4255673A (en) | Input charge corrected monolithically integrated charge transfer device (CTD) arrangement | |
| JPH0391250A (ja) | Ｃｃｄ遅延装置 |