JPH0756931B2 - 閾値制御型電子装置およびそれを用いた比較器 - Google Patents
閾値制御型電子装置およびそれを用いた比較器Info
- Publication number
- JPH0756931B2 JPH0756931B2 JP63162841A JP16284188A JPH0756931B2 JP H0756931 B2 JPH0756931 B2 JP H0756931B2 JP 63162841 A JP63162841 A JP 63162841A JP 16284188 A JP16284188 A JP 16284188A JP H0756931 B2 JPH0756931 B2 JP H0756931B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- input
- threshold
- threshold value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
- H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
- H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、閾値制御型電子装置およびそれを用いた比較
器に関する。詳しくは、所定の閾値を有し、外部入力電
圧が入力されその外部入力電圧に応答する電圧応答手段
を含み、その電圧応答手段は、前記閾値と前記外部入力
電圧との大小関係によりその状態が変化し、さらに前記
閾値はコントロール電圧により制御される閾値制御型電
子装置、および、その閾値制御型電子装置を用いて、入
力された基準入力電圧に基づいて入力された外部入力電
圧の大きさを判別し、その判別結果を出力する比較器に
関する。
器に関する。詳しくは、所定の閾値を有し、外部入力電
圧が入力されその外部入力電圧に応答する電圧応答手段
を含み、その電圧応答手段は、前記閾値と前記外部入力
電圧との大小関係によりその状態が変化し、さらに前記
閾値はコントロール電圧により制御される閾値制御型電
子装置、および、その閾値制御型電子装置を用いて、入
力された基準入力電圧に基づいて入力された外部入力電
圧の大きさを判別し、その判別結果を出力する比較器に
関する。
［従来の技術］ MOSトランジスタ等の閾値相当電圧（以下、閾値電圧と
いう）VTは、一般的に、初期閾値電圧VTOや基板定数γ
等、パラメータの基板間のばらつきによって変動する。
たとえば、初期閾値電圧VTOなどは製造条件の微妙な変
動によって所望の値から通常100mV〜数100mVの変動が起
こり得る。前記種々のパラメータはトランジスタの製造
時に正確に制御することが困難であるので、製造後の測
定に基づいて、所望の閾値電圧VTを得られるように閾値
電圧VTを制御する必要がある。
いう）VTは、一般的に、初期閾値電圧VTOや基板定数γ
等、パラメータの基板間のばらつきによって変動する。
たとえば、初期閾値電圧VTOなどは製造条件の微妙な変
動によって所望の値から通常100mV〜数100mVの変動が起
こり得る。前記種々のパラメータはトランジスタの製造
時に正確に制御することが困難であるので、製造後の測
定に基づいて、所望の閾値電圧VTを得られるように閾値
電圧VTを制御する必要がある。
そこで、この種の必要性に応えんとするものとして、従
来から一般的に知られているものとして、たとえば、第
11図に示すものがあった。第11図は、製造後に、MOS型
トランジスタの閾値電圧VTを電気的に制御する閾値制御
型電子装置の回路図である。ＮチャネルMOSトランジス
タ１のドレインＤは入力端子２に、ソースＳは端子３に
それぞれ接続され、また、ゲートＧは図示されない制御
回路に接続されて外部入力電圧V2がゲート電圧として入
力される。また、電圧源４の正電位側がソースＳに、負
電位側がバックゲートＢに接続される。
来から一般的に知られているものとして、たとえば、第
11図に示すものがあった。第11図は、製造後に、MOS型
トランジスタの閾値電圧VTを電気的に制御する閾値制御
型電子装置の回路図である。ＮチャネルMOSトランジス
タ１のドレインＤは入力端子２に、ソースＳは端子３に
それぞれ接続され、また、ゲートＧは図示されない制御
回路に接続されて外部入力電圧V2がゲート電圧として入
力される。また、電圧源４の正電位側がソースＳに、負
電位側がバックゲートＢに接続される。
次に動作について説明する。ＮチャネルMOSトランジス
タ１のソース−バックゲート間電圧VSBを、バックゲー
トＢを基準としたソースＳの電位とする。このソース−
バックゲート間電圧VSBは電圧源４によって制御され
る。またこのソース−バックゲート間電圧VSBと閾値電
圧VTとの関係は、ＮチャネルMOSトランジスタの場合、
下記の式（１）によって表わされることが知られている
（たとえば“Analysis and Design of Analog Integrat
ed Circuits ［Second Edition］",P.R.Gray他著,John
Wiley ＆ Sons社出版のp.63を参照）。
タ１のソース−バックゲート間電圧VSBを、バックゲー
トＢを基準としたソースＳの電位とする。このソース−
バックゲート間電圧VSBは電圧源４によって制御され
る。またこのソース−バックゲート間電圧VSBと閾値電
圧VTとの関係は、ＮチャネルMOSトランジスタの場合、
下記の式（１）によって表わされることが知られている
（たとえば“Analysis and Design of Analog Integrat
ed Circuits ［Second Edition］",P.R.Gray他著,John
Wiley ＆ Sons社出版のp.63を参照）。
また、ＰチャネルMOSトランジスタの閾値電圧VTは次式
で与えられる。
で与えられる。
式（1a）（1b）において、VTOはソース−バックゲート
間電圧VSB＝０のときの初期閾値電圧、φfはバックゲー
ト領域に相当する基板またはウェルのフェルミ準位（正
確には真性フェルミ準位とフェルミ準位の差）、γは基
板定数と呼ばれる正の定数である。
間電圧VSB＝０のときの初期閾値電圧、φfはバックゲー
ト領域に相当する基板またはウェルのフェルミ準位（正
確には真性フェルミ準位とフェルミ準位の差）、γは基
板定数と呼ばれる正の定数である。
ＮチャネルMOSトランジスタの場合、閾値電圧VTはドレ
イン電流IDが流れ出すときのソースＳを基準としたゲー
トＧの電位であり、ＮチャネルMOSトランジスタがエン
ハンスメント型の場合には前記閾値電圧VTは正の値とな
る。バックゲートＢの電位が下がり、ソース−バックゲ
ート間電圧VSBが大きくなると、式（1a）より閾値電圧V
Tは大きくなる。またＰチャネルMOSトランジスタの場
合、閾値電圧VTはドレイン電流IDが流れ出すときのソー
スＳを基準としたゲートＧの電圧であり、エンハンスメ
ント型の場合負の値となる。バックゲートＢの電位が下
がり、ソース−バックゲート間電圧VSBが大きくなると
（すなわち、絶対値が小さくなると）、式（1b）より閾
値電圧VTは大きくなる（負の値であるからその絶対値は
小さくなる）。つまり、第11図に示す制御回路におい
て、ソース−バックゲート間電圧VSBを電圧源４によっ
て変化させることにより、ＮチャネルMOSトランジスタ
１の閾値電圧VTを変化させることができる。このように
して、ＮチャネルMOSトランジスタ１の閾値を制御する
ことができる。
イン電流IDが流れ出すときのソースＳを基準としたゲー
トＧの電位であり、ＮチャネルMOSトランジスタがエン
ハンスメント型の場合には前記閾値電圧VTは正の値とな
る。バックゲートＢの電位が下がり、ソース−バックゲ
ート間電圧VSBが大きくなると、式（1a）より閾値電圧V
Tは大きくなる。またＰチャネルMOSトランジスタの場
合、閾値電圧VTはドレイン電流IDが流れ出すときのソー
スＳを基準としたゲートＧの電圧であり、エンハンスメ
ント型の場合負の値となる。バックゲートＢの電位が下
がり、ソース−バックゲート間電圧VSBが大きくなると
（すなわち、絶対値が小さくなると）、式（1b）より閾
値電圧VTは大きくなる（負の値であるからその絶対値は
小さくなる）。つまり、第11図に示す制御回路におい
て、ソース−バックゲート間電圧VSBを電圧源４によっ
て変化させることにより、ＮチャネルMOSトランジスタ
１の閾値電圧VTを変化させることができる。このように
して、ＮチャネルMOSトランジスタ１の閾値を制御する
ことができる。
また、従来の閾値制御型電子装置における他の例として
は、第12図に示すものがある。第１の電圧制御型電流源
の一例のＮチャネルMOSトランジスタ115と第２の電圧制
御型電流源の一例のＰチャネルMOSトランジスタ114との
それぞれのドレイン同士が接続されて、反転増幅器101
が構成されている。前記ＮチャネルMOSトランジスタ115
のゲートに接続された端子により反転増幅器101の入力
端子111が形成されており、アナログ電圧からなる外部
入力電圧V2がその入力端子111に印加される。一方、前
記ＰチャネルMOSトランジスタ114のゲートに接続された
端子により反転増幅器101のバイアス電圧入力端子113が
形成されており、所定の電圧値を有するコントロール電
圧VCがこのバイアス電圧入力端子113に印加される。
は、第12図に示すものがある。第１の電圧制御型電流源
の一例のＮチャネルMOSトランジスタ115と第２の電圧制
御型電流源の一例のＰチャネルMOSトランジスタ114との
それぞれのドレイン同士が接続されて、反転増幅器101
が構成されている。前記ＮチャネルMOSトランジスタ115
のゲートに接続された端子により反転増幅器101の入力
端子111が形成されており、アナログ電圧からなる外部
入力電圧V2がその入力端子111に印加される。一方、前
記ＰチャネルMOSトランジスタ114のゲートに接続された
端子により反転増幅器101のバイアス電圧入力端子113が
形成されており、所定の電圧値を有するコントロール電
圧VCがこのバイアス電圧入力端子113に印加される。
次に、この第12図に示した従来の閾値制御型電子装置の
動作を説明する。
動作を説明する。
一般的なMOSトランジスタが飽和状態で動作していると
きを考えると、ゲートとソース間の電圧が変化すること
によりドレイン電流は変化するが、ドレインとソース間
の電圧が変化してもあまりドレイン電流は変化しない。
すなわち、MOSトランジスタは、回路機能としてはゲー
ト電圧によってドレイン電流が制御できる電圧制御型電
流源であることが広く知られている。
きを考えると、ゲートとソース間の電圧が変化すること
によりドレイン電流は変化するが、ドレインとソース間
の電圧が変化してもあまりドレイン電流は変化しない。
すなわち、MOSトランジスタは、回路機能としてはゲー
ト電圧によってドレイン電流が制御できる電圧制御型電
流源であることが広く知られている。
ＰチャネルMOSトランジスタ114とＮチャネルMOSトラン
ジスタ115のドレインを接合し、ＰチャネルMOSトランジ
スタ114にバイアス電圧を与えると、このドレインとの
接続端子を出力端子112とＮチャネルMOSトランジスタ11
5のゲートとの接続端子を入力端子111とする反転増幅器
101が形成される。すなわち、ＮチャネルMOSトランジス
タ115より流入するドライブ電流は、ＰチャネルMOSトラ
ンジスタ114より流出するバイアス電流とほぼ一致した
とき、反転増幅器101の出力は電源電圧VDDと接地電圧の
間の中間的な電位となる。一方、反転増幅器101の入力
電圧がわずかに変化し、このバランス状態が崩れたとき
には、どちらかのMOSトランジスタが飽和状態から逸脱
して電流源としての機能を果たさなくなるまで出力電圧
が変化する。このようなことは、前述した文献の726頁
ないし729頁にも書かれている周知の事実である。した
がって、バイアス電圧であるコントロール電圧VCを換え
ることによって、外部入力電圧V2のわずかな変化によっ
て出力電圧VOUTが大きく変化する点が制御できる。この
ような外部電圧のわずかな変化によって出力電圧VOUTが
大きく変化する点を閾値、特にこの場合は入力閾値と言
い、この入力閾値を基準にして外部入力電圧V2の大小に
より出力電圧VOUTが第１の論理状態（ローレベル）およ
び第２の論理状態（ハイレベル）に変化することにな
る。
ジスタ115のドレインを接合し、ＰチャネルMOSトランジ
スタ114にバイアス電圧を与えると、このドレインとの
接続端子を出力端子112とＮチャネルMOSトランジスタ11
5のゲートとの接続端子を入力端子111とする反転増幅器
101が形成される。すなわち、ＮチャネルMOSトランジス
タ115より流入するドライブ電流は、ＰチャネルMOSトラ
ンジスタ114より流出するバイアス電流とほぼ一致した
とき、反転増幅器101の出力は電源電圧VDDと接地電圧の
間の中間的な電位となる。一方、反転増幅器101の入力
電圧がわずかに変化し、このバランス状態が崩れたとき
には、どちらかのMOSトランジスタが飽和状態から逸脱
して電流源としての機能を果たさなくなるまで出力電圧
が変化する。このようなことは、前述した文献の726頁
ないし729頁にも書かれている周知の事実である。した
がって、バイアス電圧であるコントロール電圧VCを換え
ることによって、外部入力電圧V2のわずかな変化によっ
て出力電圧VOUTが大きく変化する点が制御できる。この
ような外部電圧のわずかな変化によって出力電圧VOUTが
大きく変化する点を閾値、特にこの場合は入力閾値と言
い、この入力閾値を基準にして外部入力電圧V2の大小に
より出力電圧VOUTが第１の論理状態（ローレベル）およ
び第２の論理状態（ハイレベル）に変化することにな
る。
要するに、従来の閾値制御型電子装置は、第11図に示し
たトランジスタ１や第12図に示した反転増幅器101等か
らなる電圧応答手段を含む。この電圧応答手段は、閾値
を基準とした外部入力電圧の大小に応答してたとえば導
通状態または非導通状態等の状態が変化する。従来の閾
値制御型電子装置は、この電圧応答手段における前記閾
値を、一定の大きさのコントロール電圧を入力すること
により所望の値に制御していたのである。
たトランジスタ１や第12図に示した反転増幅器101等か
らなる電圧応答手段を含む。この電圧応答手段は、閾値
を基準とした外部入力電圧の大小に応答してたとえば導
通状態または非導通状態等の状態が変化する。従来の閾
値制御型電子装置は、この電圧応答手段における前記閾
値を、一定の大きさのコントロール電圧を入力すること
により所望の値に制御していたのである。
一方、入力された基準入力電圧に基づいて入力された外
部入力電圧の大きさを判別し、その判別結果を出力する
比較器（コンパレータ）は、従来から一般的に第７図に
示すようなA/Dコンバータに複数個使用されており、そ
の構成は、たとえば、第13図に示すような回路となって
いた。
部入力電圧の大きさを判別し、その判別結果を出力する
比較器（コンパレータ）は、従来から一般的に第７図に
示すようなA/Dコンバータに複数個使用されており、そ
の構成は、たとえば、第13図に示すような回路となって
いた。
第13図において、201は反転増幅器でありここではCMOS
インバータを用いている。204はトランスミッションゲ
ートであり反転増幅器201の入力部分と出力部分とを結
んでいる。202はキャパシタであり、その一方の電極が
反転増幅器201の入力部と結ばれ、もう一方の電極がト
ランスミッションゲート203,205に結ばれている。トラ
ンスミッションゲート203,205は各々比較電圧入力端子1
04および105に結ばれている。
インバータを用いている。204はトランスミッションゲ
ートであり反転増幅器201の入力部分と出力部分とを結
んでいる。202はキャパシタであり、その一方の電極が
反転増幅器201の入力部と結ばれ、もう一方の電極がト
ランスミッションゲート203,205に結ばれている。トラ
ンスミッションゲート203,205は各々比較電圧入力端子1
04および105に結ばれている。
次に動作について説明する。この比較器500の動作は２
つのサイクルからなる。まず、クロック信号φがローレ
ベル（Ｌ）のときトランスミッションゲート203と204と
がON状態となる。これに伴い、キャパシタ202の入力側
の電圧はV1に充電される。また、キャパシタ202の出力
側の電圧は、トランスミッションゲート204によって反
転増幅器201の入出力部が結ばれているため、第14図に
示した反転増幅器201の伝達曲線401と反転増幅器201の
入力電圧V3および出力電圧VOUTが等しくなる直線402と
の支点で与えられる電圧VBPに充電される。
つのサイクルからなる。まず、クロック信号φがローレ
ベル（Ｌ）のときトランスミッションゲート203と204と
がON状態となる。これに伴い、キャパシタ202の入力側
の電圧はV1に充電される。また、キャパシタ202の出力
側の電圧は、トランスミッションゲート204によって反
転増幅器201の入出力部が結ばれているため、第14図に
示した反転増幅器201の伝達曲線401と反転増幅器201の
入力電圧V3および出力電圧VOUTが等しくなる直線402と
の支点で与えられる電圧VBPに充電される。
次に、クロック信号φがハイレベルとなり、トランスミ
ッションゲート203および204がOFF状態となり、トラン
スミッションゲート205がON状態となれば、キャパシタ2
02の入力側の電位はV1からV2に変化する。このとき、同
時にキャパシタ202の出力側のノードがフローティング
状態となっていることから、キャパシタ202の入力側の
電圧変化が反転増幅器201に伝えられる。したがって、V
2＞V1ならV3は正方向に変化し、反転増幅器の出力はVBP
から負方向に振れ、V2＜V1ならV3は負方向に変化し、反
転増幅器201の出力はVBPから正方向に振れる。ここに、
前記V1は第７図に示すように基準電圧504側からの基準
入力電圧であり、V2は第７図に示すように大きさの判別
対象となる外部入力電圧である。
ッションゲート203および204がOFF状態となり、トラン
スミッションゲート205がON状態となれば、キャパシタ2
02の入力側の電位はV1からV2に変化する。このとき、同
時にキャパシタ202の出力側のノードがフローティング
状態となっていることから、キャパシタ202の入力側の
電圧変化が反転増幅器201に伝えられる。したがって、V
2＞V1ならV3は正方向に変化し、反転増幅器の出力はVBP
から負方向に振れ、V2＜V1ならV3は負方向に変化し、反
転増幅器201の出力はVBPから正方向に振れる。ここに、
前記V1は第７図に示すように基準電圧504側からの基準
入力電圧であり、V2は第７図に示すように大きさの判別
対象となる外部入力電圧である。
このように、キャパシタ上に表わされる小さな電圧変化
は、反転増幅器201の出力では、増幅されてVBPを中心と
して変化し、電源電圧と同程度の振幅を持つ出力電圧V
OUTが得られる。この状態を、第15図の実線で示す。第1
5図の上半分に描かれたグラフは、縦軸を出力電圧
VOUT、横軸を時間ｔにとり、時間の経過に対する出力電
圧VOUTの変化状態を示した図である。また第15図の下半
分は、時間ｔの経過に伴う前記クロック信号の変化状態
を示した図であり、Ｈはクロック信号がハイレベルを意
味し、Ｌはクロック信号がローレベルとなっていること
を意味する。そして、クロック信号φがハイレベルの場
合にはクロック信号はローレベルとなっているのであ
り、クロック信号φがハイレベルの期間中前述したよう
にキャパシタ202の入力側の電圧がV1に充電され、その
充電期間中、反転増幅器201からの出力電圧はVBPに保た
れることとなる。そして、入力電圧において、V1＞V2の
大小関係がある場合には、前記クロック信号φ，が切
換わる瞬間から出力電圧VOUTが徐々に大きくなる。さら
に、次のクロック信号の切換わり時点から反転増幅器20
1の出力電圧は減少し始め、VBPの電圧に復帰する。そし
て、入力電圧の大小関係が変化してV1＜V2となっている
場合には、次のクロック信号の切換わり時点から反転増
幅器201の出力電圧が徐々に低下する。このように、ク
ロッ信号の切換わりに応じて実線で示したように反転増
幅器201の出力電圧が変化し、入力電圧V1とV2の大小関
係を比較することが可能となる。なお、前記出力電圧V
OUTの出力振幅値が不足している場合は反転増幅器201と
同じ構成の反転増幅器をさらに縦続接続するのが通例で
ある。
は、反転増幅器201の出力では、増幅されてVBPを中心と
して変化し、電源電圧と同程度の振幅を持つ出力電圧V
OUTが得られる。この状態を、第15図の実線で示す。第1
5図の上半分に描かれたグラフは、縦軸を出力電圧
VOUT、横軸を時間ｔにとり、時間の経過に対する出力電
圧VOUTの変化状態を示した図である。また第15図の下半
分は、時間ｔの経過に伴う前記クロック信号の変化状態
を示した図であり、Ｈはクロック信号がハイレベルを意
味し、Ｌはクロック信号がローレベルとなっていること
を意味する。そして、クロック信号φがハイレベルの場
合にはクロック信号はローレベルとなっているのであ
り、クロック信号φがハイレベルの期間中前述したよう
にキャパシタ202の入力側の電圧がV1に充電され、その
充電期間中、反転増幅器201からの出力電圧はVBPに保た
れることとなる。そして、入力電圧において、V1＞V2の
大小関係がある場合には、前記クロック信号φ，が切
換わる瞬間から出力電圧VOUTが徐々に大きくなる。さら
に、次のクロック信号の切換わり時点から反転増幅器20
1の出力電圧は減少し始め、VBPの電圧に復帰する。そし
て、入力電圧の大小関係が変化してV1＜V2となっている
場合には、次のクロック信号の切換わり時点から反転増
幅器201の出力電圧が徐々に低下する。このように、ク
ロッ信号の切換わりに応じて実線で示したように反転増
幅器201の出力電圧が変化し、入力電圧V1とV2の大小関
係を比較することが可能となる。なお、前記出力電圧V
OUTの出力振幅値が不足している場合は反転増幅器201と
同じ構成の反転増幅器をさらに縦続接続するのが通例で
ある。
［発明が解決しようとする課題］ しかし、前記第11図および第12図に示した従来の閾値制
御型電子装置においては、使用時に際して、熱などの後
天的な影響により当初設定されていた閾値が狂ってくる
ことがあるが、コントロール電圧が一定の大きさで変化
しないものであるためこのような使用時に際しての閾値
の変動に対し動的に対処できない不都合があった。その
結果、使用に伴う閾値の変動に応じて外部入力電圧の大
小に対応した正確な出力電圧を導出することができなく
なる欠点があった。
御型電子装置においては、使用時に際して、熱などの後
天的な影響により当初設定されていた閾値が狂ってくる
ことがあるが、コントロール電圧が一定の大きさで変化
しないものであるためこのような使用時に際しての閾値
の変動に対し動的に対処できない不都合があった。その
結果、使用に伴う閾値の変動に応じて外部入力電圧の大
小に対応した正確な出力電圧を導出することができなく
なる欠点があった。
また、第13図に示した従来の比較器においては、以下の
ような欠点がある。
ような欠点がある。
（１） 前記動作説明および第15図からも明らかなよう
に、実際に入力電圧の電圧差を増幅する前に、キャパシ
タの出力側の電圧をVBPに充電する期間（第15図におけ
るＴで示した期間）が必要であり、比較器の全動作期間
の増加につながる。
に、実際に入力電圧の電圧差を増幅する前に、キャパシ
タの出力側の電圧をVBPに充電する期間（第15図におけ
るＴで示した期間）が必要であり、比較器の全動作期間
の増加につながる。
（２） 比較電圧入力端子104または105から反転増幅器
201の信号経路には、トランスミッションゲート203,205
のON抵抗とキャパシタ202およびその浮遊容量301,302で
形成される容量とが存在し、これが原因でCRディレイが
生じ、このことがさらに反転増幅器の応答動作を遅くさ
せてしまう。
201の信号経路には、トランスミッションゲート203,205
のON抵抗とキャパシタ202およびその浮遊容量301,302で
形成される容量とが存在し、これが原因でCRディレイが
生じ、このことがさらに反転増幅器の応答動作を遅くさ
せてしまう。
（３） 比較器の動作期間を短くする目的で、前記キャ
パシタの充電期間が短くされた場合には、不十分な充電
状態に起因して出力電圧に狂いが生じる。
パシタの充電期間が短くされた場合には、不十分な充電
状態に起因して出力電圧に狂いが生じる。
（４） トランスミッションゲート204がOFFされる瞬
間、寄生容量303,304を介してクロック信号のノイズが
反転増幅器201の入力側に生じる。このノイズ電荷は、
トランスミッションゲート204がOFFすることによって、
トランスミッションゲート204と反転増幅器201の入力側
とのノード間に閉じ込められるのであり、回路動作に悪
影響を与えることとなる。このノイズにより出力電圧V
OUTが受ける悪影響を第15図に示す。前記ノイズによる
悪影響を受けた実際の出力電圧が第15図における破線で
示した曲線であり、前記反転増幅器201の入力側に前記
ノイズ電荷が加わっているために反転増幅器201の出力
電圧がその分高い値となってしまい、前記ノイズによる
悪影響が全くない実線で示した理想的な出力電圧とはか
なりな食い違いが生じてくる。その結果、入力電圧V1お
よびV2の大小関係を正確に比較することができなという
比較器の本来的な性能にかかわる大きな欠点が生じる。
間、寄生容量303,304を介してクロック信号のノイズが
反転増幅器201の入力側に生じる。このノイズ電荷は、
トランスミッションゲート204がOFFすることによって、
トランスミッションゲート204と反転増幅器201の入力側
とのノード間に閉じ込められるのであり、回路動作に悪
影響を与えることとなる。このノイズにより出力電圧V
OUTが受ける悪影響を第15図に示す。前記ノイズによる
悪影響を受けた実際の出力電圧が第15図における破線で
示した曲線であり、前記反転増幅器201の入力側に前記
ノイズ電荷が加わっているために反転増幅器201の出力
電圧がその分高い値となってしまい、前記ノイズによる
悪影響が全くない実線で示した理想的な出力電圧とはか
なりな食い違いが生じてくる。その結果、入力電圧V1お
よびV2の大小関係を正確に比較することができなという
比較器の本来的な性能にかかわる大きな欠点が生じる。
本発明は、かかる実情に鑑みて考え出されたものであ
り、請求項１に記載の発明は、製造時における諸パラメ
ータのばらつきばかりでなく使用段階における熱等によ
る後天的影響による電圧応答手段の閾値の狂いも防止で
きて閾値を適正に制御できる閾値制御型電子装置を提供
することを目的とする。
り、請求項１に記載の発明は、製造時における諸パラメ
ータのばらつきばかりでなく使用段階における熱等によ
る後天的影響による電圧応答手段の閾値の狂いも防止で
きて閾値を適正に制御できる閾値制御型電子装置を提供
することを目的とする。
請求項２に記載の発明は、製造時における諸パラメータ
のばらつきばかりでなく使用段階における熱等による後
天的な影響によるトランジスタの閾値の狂いも防止でき
て閾値を適正に制御できる閾値制御型電子装置を提供す
ることを目的とする。
のばらつきばかりでなく使用段階における熱等による後
天的な影響によるトランジスタの閾値の狂いも防止でき
て閾値を適正に制御できる閾値制御型電子装置を提供す
ることを目的とする。
請求項３に記載の発明は、応答動作が速くしかもノイズ
等による出力の狂いが防止できる比較器を提供すること
を目的とする。
等による出力の狂いが防止できる比較器を提供すること
を目的とする。
［課題を解決するための手段］ 請求項１に記載の本発明に係る閾値制御型電子装置は、 基準入力電圧とフィードバック入力電圧とが入力され、
その両入力電圧を比較し所定のコントロール電圧を出力
するための比較手段と、 予め定める第１の閾値を有し、前記比較手段からの前記
コントロール電圧と外部入力電圧とが入力され、前記第
１の閾値は、前記コントロール電圧によって制御され、
前記第１の閾値と前記外部入力電圧との大小関係に応じ
て状態が変化する電圧応答手段と、 予め定める第２の閾値を有し、前記比較手段から出力さ
れた前記コントロール電圧が入力され、前記第２の閾値
に応じた値を有する閾値相当電圧を出力し、前記第２の
閾値は前記電圧応答手段の前記第１の閾値と所定の関係
を有しながら前記コントロール電圧により制御され、前
記閾値相当電圧を前記フィードバック電圧として前記比
較手段にフィードバックさせる閾値相当電圧出力手段と
を含み、 それによって、前記比較手段には、フィードバックルー
プが構成され、前記電圧応答手段の前記第１の閾値が目
標値に収束するように前記コントロール電圧が制御され
る、 ことを特徴とする。
その両入力電圧を比較し所定のコントロール電圧を出力
するための比較手段と、 予め定める第１の閾値を有し、前記比較手段からの前記
コントロール電圧と外部入力電圧とが入力され、前記第
１の閾値は、前記コントロール電圧によって制御され、
前記第１の閾値と前記外部入力電圧との大小関係に応じ
て状態が変化する電圧応答手段と、 予め定める第２の閾値を有し、前記比較手段から出力さ
れた前記コントロール電圧が入力され、前記第２の閾値
に応じた値を有する閾値相当電圧を出力し、前記第２の
閾値は前記電圧応答手段の前記第１の閾値と所定の関係
を有しながら前記コントロール電圧により制御され、前
記閾値相当電圧を前記フィードバック電圧として前記比
較手段にフィードバックさせる閾値相当電圧出力手段と
を含み、 それによって、前記比較手段には、フィードバックルー
プが構成され、前記電圧応答手段の前記第１の閾値が目
標値に収束するように前記コントロール電圧が制御され
る、 ことを特徴とする。
請求項２に記載の本発明に係る閾値制御型電子装置は、 第１および第２の制御電極と、第１および第２の導通端
子とを含み、前記第１の制御電極と前記第１の導通端子
とが接続され前記第２の導通端子に所定の電圧が与えら
れた第１のトランジスタと、 第１および第２の制御電極と、第１および第２の導通端
子とを含み、前記第２の導通端子に所定の電圧が与えら
れ、前記第２の制御電極が前記第１のトランジスタの第
２の制御電極に接続された第２のトランジスタと、 前記第１のトランジスタの第１の導通端子に電流を供給
するための電流供給手段と、 前記第１のトランジスタの前記第１の導通端子に接続さ
れた第１の入力端子と、基準入力電圧が入力される第２
の入力端子とを含み、前記第１および第２のトランジス
タの第２の制御電極に出力を与え、前記第１のトランジ
スタによって負帰還ループを形成する差動増幅手段とを
含む、 ことを特徴とする。
子とを含み、前記第１の制御電極と前記第１の導通端子
とが接続され前記第２の導通端子に所定の電圧が与えら
れた第１のトランジスタと、 第１および第２の制御電極と、第１および第２の導通端
子とを含み、前記第２の導通端子に所定の電圧が与えら
れ、前記第２の制御電極が前記第１のトランジスタの第
２の制御電極に接続された第２のトランジスタと、 前記第１のトランジスタの第１の導通端子に電流を供給
するための電流供給手段と、 前記第１のトランジスタの前記第１の導通端子に接続さ
れた第１の入力端子と、基準入力電圧が入力される第２
の入力端子とを含み、前記第１および第２のトランジス
タの第２の制御電極に出力を与え、前記第１のトランジ
スタによって負帰還ループを形成する差動増幅手段とを
含む、 ことを特徴とする。
請求項３に記載の本発明は、基準入力電圧と外部入力電
圧とが入力され、前記基準入力電圧に基づいて前記外部
入力電圧の大きさを判別してその判別結果を出力する比
較器であって、 前記基準入力電圧をフィードバック入力電圧とが入力さ
れ、その両入力電圧を比較し所定のコントロール電圧を
出力するための比較手段と、 予め定める論理判定閾値を有し、前記比較手段からの前
記コントロール電圧と外部入力電圧とが入力され、前記
論理判定閾値を基準とした前記外部入力電圧の大小の判
別結果を出力し、前記論理判定閾値は前記入力されたコ
ントロール電圧によって制御される外部入力電圧大小判
別手段と、 予め定める閾値を有し、前記比較手段から出力された前
記コントロール電圧が入力され、前記閾値に応じた値を
有する閾値相当電圧を出力し、前記閾値は前記外部入力
電圧大小判別手段の前記論理判定閾値と所定の関係を有
しながら前記コントロール電圧により制御され、前記閾
値相当電圧を前記フィードバック電圧として前記比較手
段にフィードバックさせる閾値相当電圧出力手段とを含
み、 それによって、前記フィードバックループが形成され、
前記外部入力電圧大小判別手段の前記論理判定閾値が目
標値に収束するように前記コントロール電圧が制御され
る、 ことを特徴とする。
圧とが入力され、前記基準入力電圧に基づいて前記外部
入力電圧の大きさを判別してその判別結果を出力する比
較器であって、 前記基準入力電圧をフィードバック入力電圧とが入力さ
れ、その両入力電圧を比較し所定のコントロール電圧を
出力するための比較手段と、 予め定める論理判定閾値を有し、前記比較手段からの前
記コントロール電圧と外部入力電圧とが入力され、前記
論理判定閾値を基準とした前記外部入力電圧の大小の判
別結果を出力し、前記論理判定閾値は前記入力されたコ
ントロール電圧によって制御される外部入力電圧大小判
別手段と、 予め定める閾値を有し、前記比較手段から出力された前
記コントロール電圧が入力され、前記閾値に応じた値を
有する閾値相当電圧を出力し、前記閾値は前記外部入力
電圧大小判別手段の前記論理判定閾値と所定の関係を有
しながら前記コントロール電圧により制御され、前記閾
値相当電圧を前記フィードバック電圧として前記比較手
段にフィードバックさせる閾値相当電圧出力手段とを含
み、 それによって、前記フィードバックループが形成され、
前記外部入力電圧大小判別手段の前記論理判定閾値が目
標値に収束するように前記コントロール電圧が制御され
る、 ことを特徴とする。
［作用］ 請求項１に記載の本発明によれば、比較手段と電圧応答
手段と閾値相当電圧出力手段とを含む。基準入力電圧と
フィードバック入力電圧とが入力された前記比較手段
は、その両入力電圧を比較して所定のコントロール電圧
を出力する。そのコントロール電圧と外部入力電圧とが
前記電圧応答手段に入力され、該電圧応答手段は、予め
定められた第１の閾値を有し、その第１の閾値が前記コ
ントロール電圧によって制御され、前記第１の閾値と前
記外部入力電圧との大小関係に応じて状態が変化する。
前記閾値相当電圧出力手段は、予め定める第２の閾値を
有し、前記比較手段から出力された前記コントロール電
圧が入力され、前記第２の閾値に応じた値を有する閾値
相当電圧を出力し、前記第２の閾値は前記電圧応答手段
の前記第１の閾値と所定の関係を有しながら前記コント
ロール電圧により制御され、前記閾値相当電圧を前記フ
ィードバック電圧として前記比較手段にフィードバック
させる。この閾値相当電圧出力手段を含むフィードバッ
クループにより、前記電圧応答手段の前記第２の閾値が
目標値に収束するように構成されている。
手段と閾値相当電圧出力手段とを含む。基準入力電圧と
フィードバック入力電圧とが入力された前記比較手段
は、その両入力電圧を比較して所定のコントロール電圧
を出力する。そのコントロール電圧と外部入力電圧とが
前記電圧応答手段に入力され、該電圧応答手段は、予め
定められた第１の閾値を有し、その第１の閾値が前記コ
ントロール電圧によって制御され、前記第１の閾値と前
記外部入力電圧との大小関係に応じて状態が変化する。
前記閾値相当電圧出力手段は、予め定める第２の閾値を
有し、前記比較手段から出力された前記コントロール電
圧が入力され、前記第２の閾値に応じた値を有する閾値
相当電圧を出力し、前記第２の閾値は前記電圧応答手段
の前記第１の閾値と所定の関係を有しながら前記コント
ロール電圧により制御され、前記閾値相当電圧を前記フ
ィードバック電圧として前記比較手段にフィードバック
させる。この閾値相当電圧出力手段を含むフィードバッ
クループにより、前記電圧応答手段の前記第２の閾値が
目標値に収束するように構成されている。
つまり、比較手段の働きにより、基準入力電圧とフィー
ドバック入力電圧とが比較され所定のコントロール電圧
が出力される。このコントロール電圧と外部入力電圧と
が電圧応答手段に入力される。この電圧応答手段は、前
記コントロール電圧によって制御される第２の閾値を有
し、前記外部入力電圧に応答しその外部入力電圧と前記
第１の閾値との大小関係に応じて状態が変化する。閾値
電圧出力手段にも前記比較手段から出力されたコントロ
ール電圧が入力され、このコントロール電圧により前記
第１の閾値と所定の関係を保持しながら制御される閾値
相当電圧が前記閾値相当電圧出力手段から出力され、そ
の閾値相当電圧がフィードバック電圧として前記比較手
段にフィードバックされる。前記比較手段により前記閾
値相当電圧出力手段に対するフィードバックループが構
成されており、前記電圧応答手段の前記第１の閾値が目
標値に収束するように前記コントロール電圧が制御され
る。
ドバック入力電圧とが比較され所定のコントロール電圧
が出力される。このコントロール電圧と外部入力電圧と
が電圧応答手段に入力される。この電圧応答手段は、前
記コントロール電圧によって制御される第２の閾値を有
し、前記外部入力電圧に応答しその外部入力電圧と前記
第１の閾値との大小関係に応じて状態が変化する。閾値
電圧出力手段にも前記比較手段から出力されたコントロ
ール電圧が入力され、このコントロール電圧により前記
第１の閾値と所定の関係を保持しながら制御される閾値
相当電圧が前記閾値相当電圧出力手段から出力され、そ
の閾値相当電圧がフィードバック電圧として前記比較手
段にフィードバックされる。前記比較手段により前記閾
値相当電圧出力手段に対するフィードバックループが構
成されており、前記電圧応答手段の前記第１の閾値が目
標値に収束するように前記コントロール電圧が制御され
る。
すなわち、比較手段を含むフィードバックループの働き
により、閾値相当電圧出力手段から出力される閾値相当
電圧すなわち制御対象における制御量が所定の大きさに
収束するように、前記コントロール電圧すなわち前記制
御動作信号の大きさが制御される。このコントロール電
圧が、前記閾値相当電圧と一定の関係を有しながら制御
される第２の閾値を有する電圧応答手段にも入力される
ため、結局、前記電圧応答手段の第１の閾値が目標値に
収束するように制御される。その結果、熱等による後天
的な影響により電圧応答手段の第２の閾値が変化したと
しても、閾値相当電圧出力手段も前記後天的な影響を受
けて閾値相当電圧すなわち制御量が変化するので、その
閾値相当電圧の変化量すなわち制御偏差を０にするよう
なコントロール電圧すなわち制御動作信号が比較手段か
ら出力されて、結局、電圧応答手段の第１の閾値が目標
値に修正されて維持される。
により、閾値相当電圧出力手段から出力される閾値相当
電圧すなわち制御対象における制御量が所定の大きさに
収束するように、前記コントロール電圧すなわち前記制
御動作信号の大きさが制御される。このコントロール電
圧が、前記閾値相当電圧と一定の関係を有しながら制御
される第２の閾値を有する電圧応答手段にも入力される
ため、結局、前記電圧応答手段の第１の閾値が目標値に
収束するように制御される。その結果、熱等による後天
的な影響により電圧応答手段の第２の閾値が変化したと
しても、閾値相当電圧出力手段も前記後天的な影響を受
けて閾値相当電圧すなわち制御量が変化するので、その
閾値相当電圧の変化量すなわち制御偏差を０にするよう
なコントロール電圧すなわち制御動作信号が比較手段か
ら出力されて、結局、電圧応答手段の第１の閾値が目標
値に修正されて維持される。
請求項２に記載の本発明によれば、第１のトランジスタ
は第１の制御電極と第１の導通端子とが接続されかつ第
１の導通端子に電流が供給されることにより、閾値相当
電圧が作動増幅手段の第１の入力端子に与えられる。負
帰還ループが形成されている差動増幅手段は、仮想接地
機能により、その第１の入力端子に与えられる前記閾値
相当電圧が第２の入力端子に与えられる基準入力電圧と
等しくなるように出力電圧を導出する。この出力電圧は
第１のトランジスタの第２の制御電極に印加され、これ
により、第１のトランジスタの閾値相当電圧が基準入力
電圧に収束するように制御される。この第１のトランジ
スタの第２の制御電極に入力される出力電圧と同じ出力
電圧が前記第２のトランジスタの第２の制御電極にも与
えられるため、前記第２のトランジスタの閾値が前記基
準入力電圧に応じた目標値に収束するように制御され
る。
は第１の制御電極と第１の導通端子とが接続されかつ第
１の導通端子に電流が供給されることにより、閾値相当
電圧が作動増幅手段の第１の入力端子に与えられる。負
帰還ループが形成されている差動増幅手段は、仮想接地
機能により、その第１の入力端子に与えられる前記閾値
相当電圧が第２の入力端子に与えられる基準入力電圧と
等しくなるように出力電圧を導出する。この出力電圧は
第１のトランジスタの第２の制御電極に印加され、これ
により、第１のトランジスタの閾値相当電圧が基準入力
電圧に収束するように制御される。この第１のトランジ
スタの第２の制御電極に入力される出力電圧と同じ出力
電圧が前記第２のトランジスタの第２の制御電極にも与
えられるため、前記第２のトランジスタの閾値が前記基
準入力電圧に応じた目標値に収束するように制御され
る。
請求項３に記載の本発明によれば、比較手段と外部入力
電圧大小判別手段と閾値相当電圧出力手段とを含む。前
記基準入力電圧とフィードバック入力電圧が入力された
前記比較手段は、その両入力電圧を比較して所定のコン
トロール電圧を出力する。そのコントロール電圧と外部
入力と前記外部入力電圧大小判別手段に入力され、その
外部入力電圧大小判別手段は、予め定める論理判定閾値
を有し、前記論理判定閾値を基準とした前記外部入力電
圧の大小の判別結果を出力し、前記論理判定閾値は前記
入力されたコントロール電圧によって制御される。前記
閾値相当電圧出力手段は、予め定める閾値を有し、前記
比較手段から出力された前記コントロール電圧が入力さ
れ、前記閾値に応じた値を有する閾値相当電圧を出力
し、前記閾値は前記外部入力電圧大小判別手段の前記論
理判定閾値と所定の関係を有しながら前記コントロール
電圧により制御され、前記閾値相当電圧を前記フィード
バック電圧として前記比較手段にフィードバックさせ
る。その閾値相当電圧出力手段を含むフィードバックル
ープにより、前記外部入力電圧大小判別手段の前記論理
判定閾値が目標値に収束するように前記コントロール電
圧が制御される。
電圧大小判別手段と閾値相当電圧出力手段とを含む。前
記基準入力電圧とフィードバック入力電圧が入力された
前記比較手段は、その両入力電圧を比較して所定のコン
トロール電圧を出力する。そのコントロール電圧と外部
入力と前記外部入力電圧大小判別手段に入力され、その
外部入力電圧大小判別手段は、予め定める論理判定閾値
を有し、前記論理判定閾値を基準とした前記外部入力電
圧の大小の判別結果を出力し、前記論理判定閾値は前記
入力されたコントロール電圧によって制御される。前記
閾値相当電圧出力手段は、予め定める閾値を有し、前記
比較手段から出力された前記コントロール電圧が入力さ
れ、前記閾値に応じた値を有する閾値相当電圧を出力
し、前記閾値は前記外部入力電圧大小判別手段の前記論
理判定閾値と所定の関係を有しながら前記コントロール
電圧により制御され、前記閾値相当電圧を前記フィード
バック電圧として前記比較手段にフィードバックさせ
る。その閾値相当電圧出力手段を含むフィードバックル
ープにより、前記外部入力電圧大小判別手段の前記論理
判定閾値が目標値に収束するように前記コントロール電
圧が制御される。
つまり、外部入力電圧大小判別手段に入力された外部入
力電圧の大小の判別が前記制御された論理判定閾値を基
準として行なわれ、その判別結果が前記外部入力電圧大
小判別手段から出力される。前記閾値相当電圧出力手段
にも前記コントロール電圧が入力され、そのコントロー
ル電圧により、前記論理判定閾値に対し一定の関係を維
持しながら前記閾値が制御され、その閾値に応じた閾値
相当電圧が出力され、その出力された閾値相当電圧がフ
ィードバック電圧として前記比較手段にフィードバック
される。前記閾値相当電圧出力手段を含むフィードバッ
クループの働きにより、前記外部入力電圧大小判別手段
の前記論理判定閾値が目標値に収束するように前記コン
トロール電圧が制御される。
力電圧の大小の判別が前記制御された論理判定閾値を基
準として行なわれ、その判別結果が前記外部入力電圧大
小判別手段から出力される。前記閾値相当電圧出力手段
にも前記コントロール電圧が入力され、そのコントロー
ル電圧により、前記論理判定閾値に対し一定の関係を維
持しながら前記閾値が制御され、その閾値に応じた閾値
相当電圧が出力され、その出力された閾値相当電圧がフ
ィードバック電圧として前記比較手段にフィードバック
される。前記閾値相当電圧出力手段を含むフィードバッ
クループの働きにより、前記外部入力電圧大小判別手段
の前記論理判定閾値が目標値に収束するように前記コン
トロール電圧が制御される。
すなわち、閾値相当電圧出力手段を含むフィードバック
ループの働きにより、閾値相当電圧出力手段から出力さ
れる閾値相当電圧すなわち制御対象における制御量が所
定の大きさに収束するように、前記コントロール電圧す
なわち制御動作信号の大きさが制御される。このコント
ロール電圧が、前記閾値相当電圧と一定の関係を維持し
ながら制御される論理判定閾値を有する外部入力電圧大
小判別手段にも入力されるため、結局、前記外部入力電
圧大小判別手段の論理判定閾値が目標値に収束するよう
に制御される。目標値に収束した論理判定閾値を有する
外部入力電圧大小判別手段に外部入力電圧が入力されれ
ば、その適正な値に制御された論理判定閾値に基づいて
大小の判別がなされ、適正な論理判定閾値に応じた正確
な大小の判別結果が出力される。
ループの働きにより、閾値相当電圧出力手段から出力さ
れる閾値相当電圧すなわち制御対象における制御量が所
定の大きさに収束するように、前記コントロール電圧す
なわち制御動作信号の大きさが制御される。このコント
ロール電圧が、前記閾値相当電圧と一定の関係を維持し
ながら制御される論理判定閾値を有する外部入力電圧大
小判別手段にも入力されるため、結局、前記外部入力電
圧大小判別手段の論理判定閾値が目標値に収束するよう
に制御される。目標値に収束した論理判定閾値を有する
外部入力電圧大小判別手段に外部入力電圧が入力されれ
ば、その適正な値に制御された論理判定閾値に基づいて
大小の判別がなされ、適正な論理判定閾値に応じた正確
な大小の判別結果が出力される。
［発明の実施例］ 次に本発明の実施例を図面に基づいて詳細に説明する。
第１図は、この発明の閾値制御型電子装置の一実施例を
示す回路図である。第１のトランジスタおよび第２のト
ランジスタをそれぞれ構成しているＮチャネルMOSトラ
ンジスタ１および５のそれぞれの第２の導通端子の一例
であるソースＳは、共通に端子３に接続され同じ電位と
なっている。第２の制御電極の一例であるバックゲート
Ｂそれぞれには、ともに差動増幅手段の一例である差動
増幅器６からのコントロール電圧V0が入力される。Ｎチ
ャネルMOSトランジスタ５の第１の制御電極の一例であ
るゲートＧと第１の導通端子の一例であるドレインＤは
共通に差動増幅器６の正入力端子に接続されている。電
流供給手段の一例である電流源７は入力が入力端子２
に、出力が差動増幅器６の正入力端子に接続されてい
る。端子８から基準入力電圧V1が差動増幅器６の負入力
端子に入力される。ＮチャネルMOSトランジスタ１の第
１の制御電極の一例であるゲートＧと第１の導通端子の
一例であるドレインＤは図示されない回路に接続されて
おり、ゲートＧには外部入力電圧V2が入力される。
示す回路図である。第１のトランジスタおよび第２のト
ランジスタをそれぞれ構成しているＮチャネルMOSトラ
ンジスタ１および５のそれぞれの第２の導通端子の一例
であるソースＳは、共通に端子３に接続され同じ電位と
なっている。第２の制御電極の一例であるバックゲート
Ｂそれぞれには、ともに差動増幅手段の一例である差動
増幅器６からのコントロール電圧V0が入力される。Ｎチ
ャネルMOSトランジスタ５の第１の制御電極の一例であ
るゲートＧと第１の導通端子の一例であるドレインＤは
共通に差動増幅器６の正入力端子に接続されている。電
流供給手段の一例である電流源７は入力が入力端子２
に、出力が差動増幅器６の正入力端子に接続されてい
る。端子８から基準入力電圧V1が差動増幅器６の負入力
端子に入力される。ＮチャネルMOSトランジスタ１の第
１の制御電極の一例であるゲートＧと第１の導通端子の
一例であるドレインＤは図示されない回路に接続されて
おり、ゲートＧには外部入力電圧V2が入力される。
次に動作について説明する。なお特に提示しない限り各
電圧値はソースＳからの電位差であって、正または負の
値となる。ゲートＧとドレインＤが接続（以下、「ダイ
オード接続」と呼ぶ）されたＮチャネルMOSトランジス
タ５と電流源７によって、ＮチャネルMOSトランジスタ
５のドレインＤには、ＮチャネルMOSトランジスタ５の
閾値電圧V1に依存した電圧が発生する。特にＮチャネル
MOSトランジスタ５がエンハンスメント型である場合に
ついて述べる。第2a図は、第2b図に示すようにダイオー
ド接続されたエンハンスメント型トランジスタのドレイ
ン電流IDとゲート−ソース間電圧VGSとの関係を示すグ
ラフである。式（２）にその関係を示す。
電圧値はソースＳからの電位差であって、正または負の
値となる。ゲートＧとドレインＤが接続（以下、「ダイ
オード接続」と呼ぶ）されたＮチャネルMOSトランジス
タ５と電流源７によって、ＮチャネルMOSトランジスタ
５のドレインＤには、ＮチャネルMOSトランジスタ５の
閾値電圧V1に依存した電圧が発生する。特にＮチャネル
MOSトランジスタ５がエンハンスメント型である場合に
ついて述べる。第2a図は、第2b図に示すようにダイオー
ド接続されたエンハンスメント型トランジスタのドレイ
ン電流IDとゲート−ソース間電圧VGSとの関係を示すグ
ラフである。式（２）にその関係を示す。
式（２）においてβは係数である。また下記のように式
（２）を変形して式（３）を得る。
（２）を変形して式（３）を得る。
式（３）において、ドレイン電流IDが十分に小さいとき
は、ソースＳを基準としたゲートＧの電位であるゲート
−ソース間電圧VGSと閾値電圧VTがほぼ等しくなる。Ｎ
チャネルMOSトランジスタ５のゲートＧとドレインＤは
接続されているので、ソースＳを基準としたドレインＤ
の電位であるドレイン−ソース間電圧VDSは閾値電圧VT
と等しくなり、ドレインＤには閾値電圧VTが発生する。
は、ソースＳを基準としたゲートＧの電位であるゲート
−ソース間電圧VGSと閾値電圧VTがほぼ等しくなる。Ｎ
チャネルMOSトランジスタ５のゲートＧとドレインＤは
接続されているので、ソースＳを基準としたドレインＤ
の電位であるドレイン−ソース間電圧VDSは閾値電圧VT
と等しくなり、ドレインＤには閾値電圧VTが発生する。
このＮチャネルMOSトランジスタ５のドレイン−ソース
間電圧VDSとして発生した閾値電圧VTは、差動増幅器６
の正入力端子にも入力される。また端子８より基準入力
電圧V1が、差動増幅器６の負入力端子に印加される。し
たがって差動増幅器６から出力されるコントロール電圧
V0は、そのゲインをＡとすると、下記式（４）のように
なる。
間電圧VDSとして発生した閾値電圧VTは、差動増幅器６
の正入力端子にも入力される。また端子８より基準入力
電圧V1が、差動増幅器６の負入力端子に印加される。し
たがって差動増幅器６から出力されるコントロール電圧
V0は、そのゲインをＡとすると、下記式（４）のように
なる。
V0＝Ａ（VT−V1）＋V00 …（４） ここでV00はVT＝V1のときの差動増幅器の出力である。
この出力V0はＮチャネルMOSトランジスタ５のバックゲ
ートＢに印加される。前述した式（1a），（1b）におい
て、ソース−バックゲート間電圧VSBをバックゲートＢ
を基準としたソースＳの電位としているので、V0＝−V
SBとなる。したがって、下記のように式（４）を変形し
て式（５）を得る。
ートＢに印加される。前述した式（1a），（1b）におい
て、ソース−バックゲート間電圧VSBをバックゲートＢ
を基準としたソースＳの電位としているので、V0＝−V
SBとなる。したがって、下記のように式（４）を変形し
て式（５）を得る。
VSB＝−Ａ（VT−V1）−V00 …（５） 式（1a），（５）において、閾値電圧VTの方が基準入力
電圧V1より高いときの動作について述べる。まず式
（５）においてゲインＡは正の値でありかつVT＞V1なの
で、VSBはVT＝V1のときより小さい値となる。Ｎチャネ
ルMOSトランジスタの場合、ソース−バックゲート間電
圧VSBが減少すると、式（1a）より閾値電圧VTは低くな
る方向に動く。また逆に閾値電圧VTの方が基準入力電圧
V1より低いときには、同様にして閾値電圧VTは高くなる
方向に動く。このように、差動増幅器６とＮチャネルMO
Sトランジスタ５とを含む閉ループにより、閾値電圧VT
を制御量とし基準入力電圧V1を目標値とする負帰還ルー
プが形成されており、差動増幅器６の正および負入力端
子の電圧が等しい状態において回路は安定する。この動
作は差動増幅器の仮想接地機能としてよく知られてい
る。差動増幅器６の正負入力端子の電圧が等しくなるこ
とは次のように説明される。
電圧V1より高いときの動作について述べる。まず式
（５）においてゲインＡは正の値でありかつVT＞V1なの
で、VSBはVT＝V1のときより小さい値となる。Ｎチャネ
ルMOSトランジスタの場合、ソース−バックゲート間電
圧VSBが減少すると、式（1a）より閾値電圧VTは低くな
る方向に動く。また逆に閾値電圧VTの方が基準入力電圧
V1より低いときには、同様にして閾値電圧VTは高くなる
方向に動く。このように、差動増幅器６とＮチャネルMO
Sトランジスタ５とを含む閉ループにより、閾値電圧VT
を制御量とし基準入力電圧V1を目標値とする負帰還ルー
プが形成されており、差動増幅器６の正および負入力端
子の電圧が等しい状態において回路は安定する。この動
作は差動増幅器の仮想接地機能としてよく知られてい
る。差動増幅器６の正負入力端子の電圧が等しくなるこ
とは次のように説明される。
式（５）を使って式（1a）を変形し、下記式（６）を得
る。すなわち、 より 式（６）において、作動増幅器６のゲインＡが非常に大
きいとしＡ→∞とすると下記の式（７）を得る。
る。すなわち、 より 式（６）において、作動増幅器６のゲインＡが非常に大
きいとしＡ→∞とすると下記の式（７）を得る。
したがって、VT＝V1となる。
以上のように、ＮチャネルMOSトランジスタ5,差動増幅
器６および電流源７で構成される回路では、トランジス
タ５の閾値電圧VTが基準入力電圧V1と等しくなるような
ソース−バックゲート間電圧VSBが、差動増幅器６から
コントロール電圧V0としてＮチャネルMOSトランジスタ
５のバックゲートＢに入力される。このコントロール電
圧V0はＮチャネルMOSトランジスタ１のバックゲートＢ
にも入力されるので、同一基板内のＮチャネルMOSトラ
ンジスタ１と５の特性が同じであるとするとＮチャネル
MOSトランジスタ５の閾値電圧VTも基準入力電圧V1と等
しくなる。このようにして、同一基板内の所望のトラン
ジスタの閾値電圧VTを常に基準入力電圧V1と等しくする
ことができる。そして、ＮチャネルMOSトランジスタ１
の閾値が基準入力電圧V1と等しくなるように制御された
状態で、外部入力電圧V2がゲート電圧としてＮチャネル
MOSトランジスタ１に入力された場合には、ＮチャネルM
OSトランジスタ１の閾値を基準として、前記外部入力電
圧V2がより大きければＮチャネルMOSトランジスタ１は
導通状態となり、外部入力電圧V2がより小さければＮチ
ャネルMOSトランジスタは遮断状態となる。このＮチャ
ネルMOSトランジスタ１により、予め定める第２の閾値
を有し、後述する比較手段からの前記コントロール電圧
と外部入力電圧とが入力され、前記第１の閾値は、前記
コントロール電圧によって制御され、前記第１の閾値と
前記外部入力電圧との大小関係に応じて状態が変化する
電圧応答手段が構成されている。また、前記差動増幅器
６により、基準入力電圧とフィードバック入力電圧とが
入力され、その両入力電圧を比較して所定のコントロー
ル電圧を出力する比較手段が構成されている。前記Ｎチ
ャネルMOSトランジスタ５により、予め定める第２の閾
値を有し、前記比較手段から出力された前記コントロー
ル電圧が入力され、前記第２の閾値に応じた値を有する
閾値相当電圧を出力し、前記第２の閾値は前記電圧応答
手段の前記第１の閾値と所定の関係を有しながら前記コ
ントロール電圧により制御され、前記閾値相当電圧を前
記フィードバック電圧として前記比較手段にフィードバ
ックさせる閾値相当電圧出力手段が構成されている。さ
らに、ＮチャネルMOSトランジスタ５を含む閉ループに
より、前記閾値相当電圧出力手段から出力された閾値相
当電圧をフィードバック電圧として前記比較手段にフィ
ードバックさせ、前記電圧応答手段の前記第１の閾値が
目標値に収束するように前記コントロール電圧を制御す
るためのフィードバックループが構成されている。
器６および電流源７で構成される回路では、トランジス
タ５の閾値電圧VTが基準入力電圧V1と等しくなるような
ソース−バックゲート間電圧VSBが、差動増幅器６から
コントロール電圧V0としてＮチャネルMOSトランジスタ
５のバックゲートＢに入力される。このコントロール電
圧V0はＮチャネルMOSトランジスタ１のバックゲートＢ
にも入力されるので、同一基板内のＮチャネルMOSトラ
ンジスタ１と５の特性が同じであるとするとＮチャネル
MOSトランジスタ５の閾値電圧VTも基準入力電圧V1と等
しくなる。このようにして、同一基板内の所望のトラン
ジスタの閾値電圧VTを常に基準入力電圧V1と等しくする
ことができる。そして、ＮチャネルMOSトランジスタ１
の閾値が基準入力電圧V1と等しくなるように制御された
状態で、外部入力電圧V2がゲート電圧としてＮチャネル
MOSトランジスタ１に入力された場合には、ＮチャネルM
OSトランジスタ１の閾値を基準として、前記外部入力電
圧V2がより大きければＮチャネルMOSトランジスタ１は
導通状態となり、外部入力電圧V2がより小さければＮチ
ャネルMOSトランジスタは遮断状態となる。このＮチャ
ネルMOSトランジスタ１により、予め定める第２の閾値
を有し、後述する比較手段からの前記コントロール電圧
と外部入力電圧とが入力され、前記第１の閾値は、前記
コントロール電圧によって制御され、前記第１の閾値と
前記外部入力電圧との大小関係に応じて状態が変化する
電圧応答手段が構成されている。また、前記差動増幅器
６により、基準入力電圧とフィードバック入力電圧とが
入力され、その両入力電圧を比較して所定のコントロー
ル電圧を出力する比較手段が構成されている。前記Ｎチ
ャネルMOSトランジスタ５により、予め定める第２の閾
値を有し、前記比較手段から出力された前記コントロー
ル電圧が入力され、前記第２の閾値に応じた値を有する
閾値相当電圧を出力し、前記第２の閾値は前記電圧応答
手段の前記第１の閾値と所定の関係を有しながら前記コ
ントロール電圧により制御され、前記閾値相当電圧を前
記フィードバック電圧として前記比較手段にフィードバ
ックさせる閾値相当電圧出力手段が構成されている。さ
らに、ＮチャネルMOSトランジスタ５を含む閉ループに
より、前記閾値相当電圧出力手段から出力された閾値相
当電圧をフィードバック電圧として前記比較手段にフィ
ードバックさせ、前記電圧応答手段の前記第１の閾値が
目標値に収束するように前記コントロール電圧を制御す
るためのフィードバックループが構成されている。
第３図は第１図に示す電流源７の代わりに、抵抗９を用
いた閾値制御型電子装置の他の実施例を示す回路図であ
る。第３図において、第１図に示した参照符号と同一の
参照符号は同一の機能を有する同一の機器であるため、
ここでは詳細な説明を省略する。入力端子２に印加され
る電圧を抵抗９で微小な電流に変換することにより、第
１図に示す閾値制御型電子装置と同様の動作となる。ま
た、抵抗９の代わりに同等の機能を有する、たとえばダ
イオード接続されたトランジスタなどを用いてもよい。
いた閾値制御型電子装置の他の実施例を示す回路図であ
る。第３図において、第１図に示した参照符号と同一の
参照符号は同一の機能を有する同一の機器であるため、
ここでは詳細な説明を省略する。入力端子２に印加され
る電圧を抵抗９で微小な電流に変換することにより、第
１図に示す閾値制御型電子装置と同様の動作となる。ま
た、抵抗９の代わりに同等の機能を有する、たとえばダ
イオード接続されたトランジスタなどを用いてもよい。
第４図はＰチャネルMOSトランジスタを用いた閾値制御
型電子装置の一実施例を示す回路図である。第４図にお
いて、第１図に示した参照符号と同一の参照符号は同一
の機能を有する同一の機器を示すためここでは詳細な説
明を省略する。第１図に示すＮチャネルMOSトランジス
タ1,5の代わりに、ＰチャネルMOSトランジスタ10,11が
接続される。また電流供給手段の一例である電流源７の
入力は比較手段の一例である差動増幅器６の正入力端子
に出力は入力端子２に接続される。その他の構成は第１
図に示すＮチャネルMOSトランジスタを用いた閾値制御
型電子装置と同様である。
型電子装置の一実施例を示す回路図である。第４図にお
いて、第１図に示した参照符号と同一の参照符号は同一
の機能を有する同一の機器を示すためここでは詳細な説
明を省略する。第１図に示すＮチャネルMOSトランジス
タ1,5の代わりに、ＰチャネルMOSトランジスタ10,11が
接続される。また電流供給手段の一例である電流源７の
入力は比較手段の一例である差動増幅器６の正入力端子
に出力は入力端子２に接続される。その他の構成は第１
図に示すＮチャネルMOSトランジスタを用いた閾値制御
型電子装置と同様である。
次に動作について説明する。電流源７によるドレイン電
流IDは十分小さいとする。前述したＮチャネルMOSトラ
ンジスタの場合と同様に、ＰチャネルMOSトランジスタ1
1のドレイン−ソース間電圧VDSは閾値電圧VTとなる。な
お、ＰチャネルMOSトランジスタの場合、閾値電圧VTは
ソースＳを基準としたゲートＧの電位であり、Ｐチャネ
ルMOSトランジスタがエンハンスメント型の場合には、
前記閾値電圧VTは負の値となる。
流IDは十分小さいとする。前述したＮチャネルMOSトラ
ンジスタの場合と同様に、ＰチャネルMOSトランジスタ1
1のドレイン−ソース間電圧VDSは閾値電圧VTとなる。な
お、ＰチャネルMOSトランジスタの場合、閾値電圧VTは
ソースＳを基準としたゲートＧの電位であり、Ｐチャネ
ルMOSトランジスタがエンハンスメント型の場合には、
前記閾値電圧VTは負の値となる。
ＰチャネルMOSトランジスタ11の閾値電圧VTの方が基準
入力電圧V1より高い場合には、前述したＮチャネルMOS
トランジスタの場合と同様にコントロール電圧V0はVT＝
V1のときより大きい値となり、ソース−バックゲート間
電圧VSBはVT＝V1のときより小さい値となる。ソース−
バックゲート間電圧VSBが減少すると式（1b）より閾値
電圧VTは低くなる方向に動く。また逆に閾値電圧VTの方
が基準入力電圧V1より低いときには、閾値電圧VTは高く
なる方向に動く。このように負帰還ループが形成されて
おり、閾値電圧VTと基準入力電圧V1とが等しくなる。
入力電圧V1より高い場合には、前述したＮチャネルMOS
トランジスタの場合と同様にコントロール電圧V0はVT＝
V1のときより大きい値となり、ソース−バックゲート間
電圧VSBはVT＝V1のときより小さい値となる。ソース−
バックゲート間電圧VSBが減少すると式（1b）より閾値
電圧VTは低くなる方向に動く。また逆に閾値電圧VTの方
が基準入力電圧V1より低いときには、閾値電圧VTは高く
なる方向に動く。このように負帰還ループが形成されて
おり、閾値電圧VTと基準入力電圧V1とが等しくなる。
要するに、この第４図に示す閾値制御型電子装置は、第
２のトランジスタの一例としてのＰチャネルMOSトラン
ジスタ10により、予め定める第２の閾値を有し、前記比
較手段から出力された前記コントロール電圧が入力さ
れ、前記第２の閾値に応じた値を有する閾値相当電圧を
出力し、前記第２の閾値は前記電圧応答手段の前記第１
の閾値と所定の関係を有しながら前記コントロール電圧
により制御され、前記閾値相当電圧を前記フィードバッ
ク電圧として前記比較手段にフィードバックさせる閾値
相当電圧出力手段が構成されている。
２のトランジスタの一例としてのＰチャネルMOSトラン
ジスタ10により、予め定める第２の閾値を有し、前記比
較手段から出力された前記コントロール電圧が入力さ
れ、前記第２の閾値に応じた値を有する閾値相当電圧を
出力し、前記第２の閾値は前記電圧応答手段の前記第１
の閾値と所定の関係を有しながら前記コントロール電圧
により制御され、前記閾値相当電圧を前記フィードバッ
ク電圧として前記比較手段にフィードバックさせる閾値
相当電圧出力手段が構成されている。
第５図は、この発明に係る閾値制御型電子装置のさらに
他の例を示す回路図である。図において、第１の電圧制
御型電流源の一例であるＮチャネルMOSトランジスタ1,5
の入力部の一例であるソースＳは共通して端子３に接続
され、同電位に保たれる。また、ＮチャネルMOSトラン
ジスタ1,5の第２の駆動電圧入力部の一例であるバック
ゲートＢは共通に差動増幅手段の一例である差動増幅器
６の出力部に接続されてコントロール電圧V0が入力され
る。第２の電圧制御型電流源の一例のＰチャネルMOSト
ランジスタ12,13の入力部の一例であるソースＳと第２
の駆動電圧入力部の一例であるバックゲートＢとは共通
に端子14に接続され、電源電圧VDDが印加される。Ｎチ
ャネルMOSトランジスタ１の第１の駆動電圧入力部の一
例であるゲートＧとＰチャネルMOSトランジスタ12の第
１の駆動電圧入力部の一例であるゲートＧは共通に入力
端子15に接続され、外部入力電圧V2が入力される。Ｎチ
ャネルMOSトランジスタ１の出力部の一例であるドレイ
ンＤとＰチャネルMOSトランジスタ12の出力部の一例で
あるドレインＤは共通に出力端子16に接続され、出力電
圧VOUTが出力される。ＮチャネルMOSトランジスタ１と
ＰチャネルMOSトランジスタ12は反転増幅器17を形成し
ている。各トランジスタ5,13のそれぞれの第１の駆動電
圧入力部の一例であるゲートＧの出力部の一例であるド
レインＤは共通に、差動増幅手段の一例である差動増幅
器６の正入力端子に接続されている。ＮチャネルMOSト
ランジスタ５とＰチャネルMOSトランジスタ13は反転増
幅器18を形成している。また端子８から基準入力電圧V1
が差動増幅器６の負入力端子に印加される。
他の例を示す回路図である。図において、第１の電圧制
御型電流源の一例であるＮチャネルMOSトランジスタ1,5
の入力部の一例であるソースＳは共通して端子３に接続
され、同電位に保たれる。また、ＮチャネルMOSトラン
ジスタ1,5の第２の駆動電圧入力部の一例であるバック
ゲートＢは共通に差動増幅手段の一例である差動増幅器
６の出力部に接続されてコントロール電圧V0が入力され
る。第２の電圧制御型電流源の一例のＰチャネルMOSト
ランジスタ12,13の入力部の一例であるソースＳと第２
の駆動電圧入力部の一例であるバックゲートＢとは共通
に端子14に接続され、電源電圧VDDが印加される。Ｎチ
ャネルMOSトランジスタ１の第１の駆動電圧入力部の一
例であるゲートＧとＰチャネルMOSトランジスタ12の第
１の駆動電圧入力部の一例であるゲートＧは共通に入力
端子15に接続され、外部入力電圧V2が入力される。Ｎチ
ャネルMOSトランジスタ１の出力部の一例であるドレイ
ンＤとＰチャネルMOSトランジスタ12の出力部の一例で
あるドレインＤは共通に出力端子16に接続され、出力電
圧VOUTが出力される。ＮチャネルMOSトランジスタ１と
ＰチャネルMOSトランジスタ12は反転増幅器17を形成し
ている。各トランジスタ5,13のそれぞれの第１の駆動電
圧入力部の一例であるゲートＧの出力部の一例であるド
レインＤは共通に、差動増幅手段の一例である差動増幅
器６の正入力端子に接続されている。ＮチャネルMOSト
ランジスタ５とＰチャネルMOSトランジスタ13は反転増
幅器18を形成している。また端子８から基準入力電圧V1
が差動増幅器６の負入力端子に印加される。
次に動作について説明する。第６図は前記反転増幅器の
一般的な入出力特性を示すグラフである。伝達曲線L1と
直線L2（V2＝VOUT）との交点において、伝達曲線L1は急
峻な傾斜を持つ。この交点の値を入力閾値VBPとする。
この入力閾値VBPと各トランジスタの閾値VTとは密接な
関係があり、下記の式（８）によって表わされることが
よく知られている（たとえば“Principles of CMOS VLS
I Design",Neil H.E.Weste他著,Addison−Wesley Publi
shing Company 出版のp.47を参照）。
一般的な入出力特性を示すグラフである。伝達曲線L1と
直線L2（V2＝VOUT）との交点において、伝達曲線L1は急
峻な傾斜を持つ。この交点の値を入力閾値VBPとする。
この入力閾値VBPと各トランジスタの閾値VTとは密接な
関係があり、下記の式（８）によって表わされることが
よく知られている（たとえば“Principles of CMOS VLS
I Design",Neil H.E.Weste他著,Addison−Wesley Publi
shing Company 出版のp.47を参照）。
式（８）において、VDDは電源電圧であり、第５図では
端子３を基準とした端子14の電位に相当する。またVtn
はＮチャネルMOSトランジスタの閾値電圧、VtpはＰチャ
ネルMOSトランジスタの閾値電圧、βn，βpは定数であ
る。
端子３を基準とした端子14の電位に相当する。またVtn
はＮチャネルMOSトランジスタの閾値電圧、VtpはＰチャ
ネルMOSトランジスタの閾値電圧、βn，βpは定数であ
る。
第５図における反転増幅器18のように入力と出力が接続
された場合、回路の平行点はその回路の伝達関数を表わ
す曲線（伝達曲線）L1と直線L2との交点で与えらえる。
すなわち、反転増幅器18の出力は、入力閾値VBPとな
り、差動増幅器６の正入力端子に入力される。入力閾値
VBPが基準入力電圧V1より高いときには、差動増幅器６
から出力されるコントロール電圧V0はVBP＝V1のときよ
り高い値となり、ＮチャネルMOSトランジスタ５の閾値V
Tは低くなる。式（８）においてＮチャネルMOSトランジ
スタの閾値Vtnが低くなるので、入力閾値VBPも低くなる
方向に動く。また逆に入力閾値VBPの方が基準入力電圧V
1より低いときには、差動増幅器６から出力されるコン
トロール電圧V0はVBP＝V1のときより低い値となり、入
力閾値VBPは高くなる方向に動く。
された場合、回路の平行点はその回路の伝達関数を表わ
す曲線（伝達曲線）L1と直線L2との交点で与えらえる。
すなわち、反転増幅器18の出力は、入力閾値VBPとな
り、差動増幅器６の正入力端子に入力される。入力閾値
VBPが基準入力電圧V1より高いときには、差動増幅器６
から出力されるコントロール電圧V0はVBP＝V1のときよ
り高い値となり、ＮチャネルMOSトランジスタ５の閾値V
Tは低くなる。式（８）においてＮチャネルMOSトランジ
スタの閾値Vtnが低くなるので、入力閾値VBPも低くなる
方向に動く。また逆に入力閾値VBPの方が基準入力電圧V
1より低いときには、差動増幅器６から出力されるコン
トロール電圧V0はVBP＝V1のときより低い値となり、入
力閾値VBPは高くなる方向に動く。
このように差動増幅器６とＮチャネルMOSトランジスタ
５は負帰還ループを形成しているので仮想接地機能が働
き、入力閾値VBPと基準入力電圧V1は等しくなる。
５は負帰還ループを形成しているので仮想接地機能が働
き、入力閾値VBPと基準入力電圧V1は等しくなる。
また、ＮチャネルMOSトランジスタ１と５およびＰチャ
ネルMOSトランジスタ12と13が全く等しいサイズであっ
た場合など、反転増幅器17,18の入出力特性が同じにな
るような設計に対しては、ＮチャネルMOSトランジスタ
１および５のソース−バックゲート間電圧VSBが等しい
ので、反転増幅器17,18の入力閾値VBPも等しくなる。す
なわち、反転増幅器17の出力VOUTが“H"レベルか“L"レ
ベルのどちらになるかを決定する入力閾値VBPは、基準
入力電圧V1と等しくなり、第６図の伝達曲線L1も基準入
力電圧V1に対応したものとなる。そして、基準入力電圧
V1に応じた入力閾値VBPが設定され、所定の入力閾値VBP
によって外部入力電圧V2を弁別し、その外部入力電圧V2
の大小に応じてハイレベルまたはロウレベルの信号が出
力端子16から出力されることとなる。
ネルMOSトランジスタ12と13が全く等しいサイズであっ
た場合など、反転増幅器17,18の入出力特性が同じにな
るような設計に対しては、ＮチャネルMOSトランジスタ
１および５のソース−バックゲート間電圧VSBが等しい
ので、反転増幅器17,18の入力閾値VBPも等しくなる。す
なわち、反転増幅器17の出力VOUTが“H"レベルか“L"レ
ベルのどちらになるかを決定する入力閾値VBPは、基準
入力電圧V1と等しくなり、第６図の伝達曲線L1も基準入
力電圧V1に対応したものとなる。そして、基準入力電圧
V1に応じた入力閾値VBPが設定され、所定の入力閾値VBP
によって外部入力電圧V2を弁別し、その外部入力電圧V2
の大小に応じてハイレベルまたはロウレベルの信号が出
力端子16から出力されることとなる。
前記第５図に示した差動増幅器６により、基準入力電圧
とフィードバック入力電圧とが入力され、その両入力電
圧を比較し所定のコントロール電圧を出力する比較手段
が構成されている。そして、前記反転増幅器17により、
予め定める第１の閾値を有し、前記比較手段からの前記
コントロール電圧と外部入力電圧とが入力され、前記第
１の閾値は、前記コントロール電圧によって制御され、
前記第１の閾値と前記外部入力電圧との大小関係に応じ
て状態が変化する電圧応答手段が構成されている。ま
た、前記反転増幅器18により、予め定める第２の閾値を
有し、前記比較手段から出力された前記コントロール電
圧が入力され、前記第２の閾値に応じた値を有する閾値
相当電圧を出力し、前記第２の閾値は前記電圧応答手段
の前記第１の閾値と所定の関係を有しながら前記コント
ロール電圧により制御され、前記閾値相当電圧を前記フ
ィードバック電圧として前記比較手段にフィードバック
させる閾値相当電圧出力手段が構成されている。さら
に、前記反転増幅器18を含む閉ループにより、前記閾値
相当電圧出力手段から出力された閾値相当電圧をフィー
ドバック電圧として前記比較手段にフィードバックさ
せ、前記電圧応答手段の前記第１の閾値が目標値に収束
するように前記コントロール電圧を制御するためのフィ
ードバックループが構成されている。
とフィードバック入力電圧とが入力され、その両入力電
圧を比較し所定のコントロール電圧を出力する比較手段
が構成されている。そして、前記反転増幅器17により、
予め定める第１の閾値を有し、前記比較手段からの前記
コントロール電圧と外部入力電圧とが入力され、前記第
１の閾値は、前記コントロール電圧によって制御され、
前記第１の閾値と前記外部入力電圧との大小関係に応じ
て状態が変化する電圧応答手段が構成されている。ま
た、前記反転増幅器18により、予め定める第２の閾値を
有し、前記比較手段から出力された前記コントロール電
圧が入力され、前記第２の閾値に応じた値を有する閾値
相当電圧を出力し、前記第２の閾値は前記電圧応答手段
の前記第１の閾値と所定の関係を有しながら前記コント
ロール電圧により制御され、前記閾値相当電圧を前記フ
ィードバック電圧として前記比較手段にフィードバック
させる閾値相当電圧出力手段が構成されている。さら
に、前記反転増幅器18を含む閉ループにより、前記閾値
相当電圧出力手段から出力された閾値相当電圧をフィー
ドバック電圧として前記比較手段にフィードバックさ
せ、前記電圧応答手段の前記第１の閾値が目標値に収束
するように前記コントロール電圧を制御するためのフィ
ードバックループが構成されている。
前記第５図に示した閾値制御型電子装置を、入力された
基準入力電圧に基づいて入力された外部入力電圧の大き
さを判別してその判別結果を出力する比較器（コンパレ
ータ）に応用してもよい。つまり、第７図に示す並列型
のA/Dコンバータにおいて、基準電圧504からの基準入力
電圧Ｖ″1，V1,V′1…とアナログ入力部506からの外部
入力電圧V2とが入力され、その両入力電圧の大きさを比
較する複数の比較器500に用いる。この第７図に示した
並列型のA/Dコンバータは、アナログ信号をデジタル信
号に変換するものであり、入力アナログ信号を或るタイ
ミングで捕え、そのときの電圧（電流）値を決められた
ビット数でデジタル値に変換するものである。この並列
型のA/Dコンバータは、第７図に示すように、Ｎビット
の量子化を行なうのに2n−１の比較器を用いる。たとえ
ば、８ビット量子化の場合、28−１＝255の比較器で基
準電圧を1LSB単位で分割した電圧と外部入力電圧とを比
較し、その結果がデコーダ502で８ビットのデジタル出
力に変換される。
基準入力電圧に基づいて入力された外部入力電圧の大き
さを判別してその判別結果を出力する比較器（コンパレ
ータ）に応用してもよい。つまり、第７図に示す並列型
のA/Dコンバータにおいて、基準電圧504からの基準入力
電圧Ｖ″1，V1,V′1…とアナログ入力部506からの外部
入力電圧V2とが入力され、その両入力電圧の大きさを比
較する複数の比較器500に用いる。この第７図に示した
並列型のA/Dコンバータは、アナログ信号をデジタル信
号に変換するものであり、入力アナログ信号を或るタイ
ミングで捕え、そのときの電圧（電流）値を決められた
ビット数でデジタル値に変換するものである。この並列
型のA/Dコンバータは、第７図に示すように、Ｎビット
の量子化を行なうのに2n−１の比較器を用いる。たとえ
ば、８ビット量子化の場合、28−１＝255の比較器で基
準電圧を1LSB単位で分割した電圧と外部入力電圧とを比
較し、その結果がデコーダ502で８ビットのデジタル出
力に変換される。
第５図に示す閾値制御型電子装置をこの第７図に示すよ
うに比較器として用いた場合には、第５図に示した反転
増幅器17により、予め定める論理判定閾値を有し、前記
比較手段からの前記コントロール電圧と外部入力電圧と
が入力され、前記論理判定閾値を基準とした前記外部入
力電圧の大小の判別結果を出力し、前記論理判定閾値は
前記入力されたコントロール電圧によって制御される外
部入力電圧大小判別手段が構成されている。
うに比較器として用いた場合には、第５図に示した反転
増幅器17により、予め定める論理判定閾値を有し、前記
比較手段からの前記コントロール電圧と外部入力電圧と
が入力され、前記論理判定閾値を基準とした前記外部入
力電圧の大小の判別結果を出力し、前記論理判定閾値は
前記入力されたコントロール電圧によって制御される外
部入力電圧大小判別手段が構成されている。
次に、本発明に係る閾値制御型電子装置のさらに他の例
を第８図に示す。
を第８図に示す。
第８図において、114は第２の電圧制御型電流源の一例
であるＰチャネルMOSトランジスタであり、115は第１の
電圧制御型電流源の一例であるＮチャネルMOSトランジ
スタであり、それらの出力部の一例であるドレインＤ同
士が接続されて反転増幅器101の出力端子112が形成され
ている。また、ＮチャネルMOSトランジスタ115の駆動制
御電圧入力部の一例であるゲートＧは反転増幅器101の
入力端子111を形成し、ＰチャネルMOSトランジスタ114
の駆動電圧入力部の一例であるゲートＧは反転増幅器10
1のバイアス電圧入力端子113を形成している。同様に、
第２の電圧制御型電流源の一例であるＰチャネルMOSト
ランジスタ124および第１の電圧制御型電流源の一例で
あるＮチャネルMOSトランジスタ125により反転増幅器10
2が形成されており、それぞれの端子121,122,123は各々
反転増幅器102の入力端子，出力端子およびバイアス電
圧入力端子を構成している。
であるＰチャネルMOSトランジスタであり、115は第１の
電圧制御型電流源の一例であるＮチャネルMOSトランジ
スタであり、それらの出力部の一例であるドレインＤ同
士が接続されて反転増幅器101の出力端子112が形成され
ている。また、ＮチャネルMOSトランジスタ115の駆動制
御電圧入力部の一例であるゲートＧは反転増幅器101の
入力端子111を形成し、ＰチャネルMOSトランジスタ114
の駆動電圧入力部の一例であるゲートＧは反転増幅器10
1のバイアス電圧入力端子113を形成している。同様に、
第２の電圧制御型電流源の一例であるＰチャネルMOSト
ランジスタ124および第１の電圧制御型電流源の一例で
あるＮチャネルMOSトランジスタ125により反転増幅器10
2が形成されており、それぞれの端子121,122,123は各々
反転増幅器102の入力端子，出力端子およびバイアス電
圧入力端子を構成している。
これら反転増幅器101,102のバイアス電圧入力端子113,1
23は共通に結ばれ、さらに差動増幅手段の一例である差
動増幅器103の出力部に結ばれている。また、反転増幅
器102の入出力端子121および122は差動増幅器103の正入
力端子に結ばれており、反転増幅器102からの信号がフ
ィードバック信号として前記差動増幅器103に入力され
るよう構成されている。
23は共通に結ばれ、さらに差動増幅手段の一例である差
動増幅器103の出力部に結ばれている。また、反転増幅
器102の入出力端子121および122は差動増幅器103の正入
力端子に結ばれており、反転増幅器102からの信号がフ
ィードバック信号として前記差動増幅器103に入力され
るよう構成されている。
また、差動増幅器103の負入力端子には、基準入力電圧V
1が入力され、前記反転増幅器101の入力端子111には外
部入力電圧V2が入力される。
1が入力され、前記反転増幅器101の入力端子111には外
部入力電圧V2が入力される。
次に動作について説明する。
差動増幅器103の負入力端子側に基準入力電圧V1が入力
されると、その基準入力電圧V1と差動増幅器の正入力端
子側に入力されている入力電圧との差が増幅された信号
が前記両反転増幅器101,102のバイアス電圧入力端子に
コントロール電圧V0として入力されることとなる。そし
て、これら両反転増幅器101,102は、既に説明したよう
に、バイアス電圧であるコントロール電圧V0を変化させ
ることによって、外部入力電圧V2のわずかな変化によっ
て出力電圧VOUTが大きく変化することになるのであり、
この外部入力電圧V2のわずかな変化によって出力電圧V
OUTが大きく変わる点すなわち入力閾値を前記コントロ
ール電圧V0の大きさによって制御することができるので
ある。
されると、その基準入力電圧V1と差動増幅器の正入力端
子側に入力されている入力電圧との差が増幅された信号
が前記両反転増幅器101,102のバイアス電圧入力端子に
コントロール電圧V0として入力されることとなる。そし
て、これら両反転増幅器101,102は、既に説明したよう
に、バイアス電圧であるコントロール電圧V0を変化させ
ることによって、外部入力電圧V2のわずかな変化によっ
て出力電圧VOUTが大きく変化することになるのであり、
この外部入力電圧V2のわずかな変化によって出力電圧V
OUTが大きく変わる点すなわち入力閾値を前記コントロ
ール電圧V0の大きさによって制御することができるので
ある。
第９図に示す曲線403は、反転増幅器101,102の伝達曲線
を示したものである。ＰチャネルMOSトランジスタ114,1
24が常に導通状態にあるので、出力電圧VOUTは外部入力
電圧V2が高い場合でも接地電圧によりわずかに高い状態
となっている。ここで、反転増幅器102の入出力端子12
1,122は互いに接続されているので、出力端子122と入力
端子121との電位は、第９図に示す伝達曲線403と基準入
力電圧V2＝出力電圧VOUTで得られる直線との交点で与え
られることとなる。したがって、反転増幅器102の入力
閾値を表わす閾値電圧が差動増幅器103の正入力端子に
入力される。一方、反転増幅器102のバイアス電圧入力
端子123は差動増幅器103の出力部に接続されているた
め、この反転増幅器102を含む閉ループにより負帰還ル
ープが形成された状態となっている。したがって、仮想
接地機能が働き、差動増幅器103の正および負入力端子
に入力される両電圧が等しくなるようにコントロール電
圧V0が制御される。すなわち、基準入力電圧V1より出力
端子122の電位が高ければコントロール電圧V0の電位が
上昇しバイアス電流が減少するよう制御される。これに
よって出力端子122の電位は下げられる。また、基準入
力電圧V1より出力端子122の電位が低ければバイアス電
圧入力端子123に入力されるコントロール電圧V0の電位
は減少し、バイアス電流が増加する。これによって、出
力端子122の電位は上げられる。このような動作により
反転増幅器102の入力閾値は、差動増幅器103の負入力端
子に入力される基準入力電圧V1と等しくなる。つまり、
第９図に示すように、反転増幅器102の伝達曲線403とV2
＝VOUTで表わされた直線404との交点は、（V1，V1）の
座標で表わされる位置となる。なお、第７図からも判る
ように、基準入力電圧がV1よりも少し小さい電圧Ｖ′1
の場合には、第９図の二点鎖線で示した伝達曲線となり
反転増幅器102からの閾値電圧はＶ′1に収束することと
なる。また、基準入力電圧がV1よりも少し大きな値Ｖ″
1の場合には、第９図の一点鎖線で示す伝達曲線とな
り、反転増幅器102からの閾値電圧はＶ″1に収束するこ
ととなる。
を示したものである。ＰチャネルMOSトランジスタ114,1
24が常に導通状態にあるので、出力電圧VOUTは外部入力
電圧V2が高い場合でも接地電圧によりわずかに高い状態
となっている。ここで、反転増幅器102の入出力端子12
1,122は互いに接続されているので、出力端子122と入力
端子121との電位は、第９図に示す伝達曲線403と基準入
力電圧V2＝出力電圧VOUTで得られる直線との交点で与え
られることとなる。したがって、反転増幅器102の入力
閾値を表わす閾値電圧が差動増幅器103の正入力端子に
入力される。一方、反転増幅器102のバイアス電圧入力
端子123は差動増幅器103の出力部に接続されているた
め、この反転増幅器102を含む閉ループにより負帰還ル
ープが形成された状態となっている。したがって、仮想
接地機能が働き、差動増幅器103の正および負入力端子
に入力される両電圧が等しくなるようにコントロール電
圧V0が制御される。すなわち、基準入力電圧V1より出力
端子122の電位が高ければコントロール電圧V0の電位が
上昇しバイアス電流が減少するよう制御される。これに
よって出力端子122の電位は下げられる。また、基準入
力電圧V1より出力端子122の電位が低ければバイアス電
圧入力端子123に入力されるコントロール電圧V0の電位
は減少し、バイアス電流が増加する。これによって、出
力端子122の電位は上げられる。このような動作により
反転増幅器102の入力閾値は、差動増幅器103の負入力端
子に入力される基準入力電圧V1と等しくなる。つまり、
第９図に示すように、反転増幅器102の伝達曲線403とV2
＝VOUTで表わされた直線404との交点は、（V1，V1）の
座標で表わされる位置となる。なお、第７図からも判る
ように、基準入力電圧がV1よりも少し小さい電圧Ｖ′1
の場合には、第９図の二点鎖線で示した伝達曲線となり
反転増幅器102からの閾値電圧はＶ′1に収束することと
なる。また、基準入力電圧がV1よりも少し大きな値Ｖ″
1の場合には、第９図の一点鎖線で示す伝達曲線とな
り、反転増幅器102からの閾値電圧はＶ″1に収束するこ
ととなる。
そして、反転増幅器101が反転増幅器102と同じ伝達曲線
を持つなら、反転増幅器101の入力閾値も基準入力電圧V
1と同じ値に収束することとなる。したがって、反転増
幅器101の入力端子111に印加される外部入力電圧V2がV2
＞V1のとき、出力端子112からの出力電圧VOUTは、第９
図におけるV1から負方向に大きく振れ、V2＜V1のとき、
出力電圧VOUTは、第９図におけるV1から正方向に大きく
振れることとなる。すなわち、外部入力電圧V2の大小を
判別するための基準となる閾値が基準入力電圧V1の大き
さによって制御することができ、結局、反転増幅器101
の出力電圧VOUTは、V1とV2を比較した比較結果がデジタ
ル値として現われたものとなる。
を持つなら、反転増幅器101の入力閾値も基準入力電圧V
1と同じ値に収束することとなる。したがって、反転増
幅器101の入力端子111に印加される外部入力電圧V2がV2
＞V1のとき、出力端子112からの出力電圧VOUTは、第９
図におけるV1から負方向に大きく振れ、V2＜V1のとき、
出力電圧VOUTは、第９図におけるV1から正方向に大きく
振れることとなる。すなわち、外部入力電圧V2の大小を
判別するための基準となる閾値が基準入力電圧V1の大き
さによって制御することができ、結局、反転増幅器101
の出力電圧VOUTは、V1とV2を比較した比較結果がデジタ
ル値として現われたものとなる。
前記差動増幅器103により、基準入力電圧とフィードバ
ック入力電圧とが入力され、その両入力電圧を比較し所
定のコントロール電圧を出力する比較手段が構成されて
いる。前記反転増幅器101により、予め定める第１の閾
値を有し、前記比較手段からの前記コントロール電圧と
外部入力電圧とが入力され、前記第１の閾値は、前記コ
ントロール電圧によって制御され、前記第１の閾値と前
記外部入力電圧との大小関係に応じて状態が変化する電
圧応答手段が構成されている。また、前記反転増幅器10
2により、予め定める第２の閾値を有し、前記比較手段
から出力された前記コントロール電圧が入力され、前記
第２の閾値に応じた値を有する閾値相当電圧を出力し、
前記第２の閾値は前記電圧応答手段の前記第１の閾値と
所定の関係を有しながら前記コントロール電圧により制
御され、前記閾値相当電圧を前記フィードバック電圧と
して前記比較手段にフィードバックさせる閾値相当電圧
出力手段が構成されている。さらに、前記差動増幅器10
3を含む閉ループにより、前記閾値相当電圧出力手段か
ら出力された前記閾値相当電圧をフィードバック電圧と
して前記比較手段にフィードバックさせ、前記電圧応答
手段の前記第１の閾値が目標値に収束するように前記コ
ントロール電圧を制御するためのフィードバックループ
が構成されている。
ック入力電圧とが入力され、その両入力電圧を比較し所
定のコントロール電圧を出力する比較手段が構成されて
いる。前記反転増幅器101により、予め定める第１の閾
値を有し、前記比較手段からの前記コントロール電圧と
外部入力電圧とが入力され、前記第１の閾値は、前記コ
ントロール電圧によって制御され、前記第１の閾値と前
記外部入力電圧との大小関係に応じて状態が変化する電
圧応答手段が構成されている。また、前記反転増幅器10
2により、予め定める第２の閾値を有し、前記比較手段
から出力された前記コントロール電圧が入力され、前記
第２の閾値に応じた値を有する閾値相当電圧を出力し、
前記第２の閾値は前記電圧応答手段の前記第１の閾値と
所定の関係を有しながら前記コントロール電圧により制
御され、前記閾値相当電圧を前記フィードバック電圧と
して前記比較手段にフィードバックさせる閾値相当電圧
出力手段が構成されている。さらに、前記差動増幅器10
3を含む閉ループにより、前記閾値相当電圧出力手段か
ら出力された前記閾値相当電圧をフィードバック電圧と
して前記比較手段にフィードバックさせ、前記電圧応答
手段の前記第１の閾値が目標値に収束するように前記コ
ントロール電圧を制御するためのフィードバックループ
が構成されている。
前記第８図に示した閾値制御型電子装置を、前記第７図
に示したA/Dコンバータ等を使用される比較器500に応用
してもよい。つまり、第７図に示した複数の比較器（コ
ンパレータ）500を、第８図に示した閾値制御型電子装
置で構成する。そして、基準電圧504からの基準入力電
圧を差動増幅器103の負入力端子に入力し、アナログ入
力部506から入力されたアナログ電圧からなる外部入力
電圧を入力端子111から入力する。すると、入力閾値に
基づいた外部入力電圧V2の大小の判別結果を表わす出力
電圧VOUTが出力端子112から出力されることとなる。そ
して第８図に示す回路を比較器500として使用した場合
には、反転増幅器101により、予め定める論理判定閾値
を有し、前記比較手段からの前記コントロール電圧と外
部入力電圧とが入力され、前記論理判定閾値を基準とし
た前記外部入力電圧の大小の判別結果を出力し、前記論
理判定閾値は前記入力されたコントロール電圧によって
制御される外部入力電圧大小判別手段が構成されている
こととなる。
に示したA/Dコンバータ等を使用される比較器500に応用
してもよい。つまり、第７図に示した複数の比較器（コ
ンパレータ）500を、第８図に示した閾値制御型電子装
置で構成する。そして、基準電圧504からの基準入力電
圧を差動増幅器103の負入力端子に入力し、アナログ入
力部506から入力されたアナログ電圧からなる外部入力
電圧を入力端子111から入力する。すると、入力閾値に
基づいた外部入力電圧V2の大小の判別結果を表わす出力
電圧VOUTが出力端子112から出力されることとなる。そ
して第８図に示す回路を比較器500として使用した場合
には、反転増幅器101により、予め定める論理判定閾値
を有し、前記比較手段からの前記コントロール電圧と外
部入力電圧とが入力され、前記論理判定閾値を基準とし
た前記外部入力電圧の大小の判別結果を出力し、前記論
理判定閾値は前記入力されたコントロール電圧によって
制御される外部入力電圧大小判別手段が構成されている
こととなる。
第10図は、第８図に示した閾値制御型電子装置をさらに
改良したものである。つまり、第８図に示す反転増幅器
101の増幅率を増加させたのが第10図に示すものであ
る。第10図に示す閾値制御型電子装置では、第１の電圧
制御型電流源115,125と第２の電圧制御型電流源114,124
とからそれぞれ反転増幅器101,102が構成されており、
第１の電圧制御型電流源115,125は、それぞれＮチャネ
ルMOSトランジスタ115a,125aとＰチャネルMOSトランジ
スタ115b,125bとからなり、第２の電圧制御型電流源11
4,124はそれぞれ、２つのＰチャネルMOSトランジスタ11
4a,124aと114b,124bとからなる。構成において、第８図
に示したものとの相違は、第８図のものが電圧制御型電
流源が単一のトランジスタで構成されているのに対し、
第10図のものは複数のトランジスタで電圧制御型電流源
が構成されている点のみであり、その他においては第８
図のものと一致するため、ここでは詳細な説明は省略す
る。なお、この第10図に示す閾値制御型電子装置をたと
えば第７図に示したA/Dコンバータ等に用いられる比較
器500として使用してもよい。
改良したものである。つまり、第８図に示す反転増幅器
101の増幅率を増加させたのが第10図に示すものであ
る。第10図に示す閾値制御型電子装置では、第１の電圧
制御型電流源115,125と第２の電圧制御型電流源114,124
とからそれぞれ反転増幅器101,102が構成されており、
第１の電圧制御型電流源115,125は、それぞれＮチャネ
ルMOSトランジスタ115a,125aとＰチャネルMOSトランジ
スタ115b,125bとからなり、第２の電圧制御型電流源11
4,124はそれぞれ、２つのＰチャネルMOSトランジスタ11
4a,124aと114b,124bとからなる。構成において、第８図
に示したものとの相違は、第８図のものが電圧制御型電
流源が単一のトランジスタで構成されているのに対し、
第10図のものは複数のトランジスタで電圧制御型電流源
が構成されている点のみであり、その他においては第８
図のものと一致するため、ここでは詳細な説明は省略す
る。なお、この第10図に示す閾値制御型電子装置をたと
えば第７図に示したA/Dコンバータ等に用いられる比較
器500として使用してもよい。
本実施例では、電圧応答手段または外部入力電圧大小判
別手段と閾値電圧出力手段とが同じ入出力特性を有する
ものを示したが、本発明はこれに限らず、前記論理判定
閾値と前記閾値とがコントロール電圧により一定の関係
を保ちながら制御されるものであればよい。また、第８
図および第10図に示したものは、バイアス電流発生側が
ＰチャネルMOSトランジスタで構成され、駆動電流発生
側がＮチャネルMOSトランジスタで構成されたものを示
したが、各々の側に逆の導電性のトランジスタを用いた
ものでもよく、さらに、MOSトランジスタ以外のたとえ
ばバイポーラトランジスタやJFET等を用いてもよい。さ
らに、第８図や第10図において、電圧制御型電流源に受
動素子が混在したものであってもよい。
別手段と閾値電圧出力手段とが同じ入出力特性を有する
ものを示したが、本発明はこれに限らず、前記論理判定
閾値と前記閾値とがコントロール電圧により一定の関係
を保ちながら制御されるものであればよい。また、第８
図および第10図に示したものは、バイアス電流発生側が
ＰチャネルMOSトランジスタで構成され、駆動電流発生
側がＮチャネルMOSトランジスタで構成されたものを示
したが、各々の側に逆の導電性のトランジスタを用いた
ものでもよく、さらに、MOSトランジスタ以外のたとえ
ばバイポーラトランジスタやJFET等を用いてもよい。さ
らに、第８図や第10図において、電圧制御型電流源に受
動素子が混在したものであってもよい。
［発明の効果］ 以上のように構成された本発明は以下の効果を奏する。
請求項１に記載の本発明は、熱等による後天的な影響に
より電圧応答手段の第１の閾値が変化したとしても、閾
値相当電圧出力手段も前記後天的な影響を受けて閾値相
当電圧すなわち制御量が変化するため、その閾値相当電
圧の変化量すなわち制御偏差を０にするようなコントロ
ール電圧すなわち制御動作信号が比較手段から出力され
て、結局、電圧応答手段の第１の閾値が目標値に修正さ
れて維持される。逆に、製造時における諸パラメータの
ばらつきばかりでなく使用段階における熱等による後天
的な影響による電圧応答手段の第１の閾値の狂いも防止
できて第１の閾値を適正に制御できる閾値制御型電子装
置を提供し得る。
より電圧応答手段の第１の閾値が変化したとしても、閾
値相当電圧出力手段も前記後天的な影響を受けて閾値相
当電圧すなわち制御量が変化するため、その閾値相当電
圧の変化量すなわち制御偏差を０にするようなコントロ
ール電圧すなわち制御動作信号が比較手段から出力され
て、結局、電圧応答手段の第１の閾値が目標値に修正さ
れて維持される。逆に、製造時における諸パラメータの
ばらつきばかりでなく使用段階における熱等による後天
的な影響による電圧応答手段の第１の閾値の狂いも防止
できて第１の閾値を適正に制御できる閾値制御型電子装
置を提供し得る。
請求項２に記載の本発明は、熱等による後天的な影響に
より第２のトランジスタの閾値が変化したとしても、第
１のトランジスタも前記後天的な影響を受けて閾値相当
電圧すなわち制御量が変化するのであり、その閾値相当
電圧の変化量すなわち制御偏差を０にするように負帰還
ループが働いて結局第２のトランジスタの閾値が目標値
に修正されて維持されることとなる。故に、製造時にお
ける諸パラメータのばらつきばかりでなく使用段階にお
ける熱等の後天的な影響によるトランジスタの閾値の狂
いも防止できて閾値を適正に制御できる閾値制御型電子
装置を提供し得る。
より第２のトランジスタの閾値が変化したとしても、第
１のトランジスタも前記後天的な影響を受けて閾値相当
電圧すなわち制御量が変化するのであり、その閾値相当
電圧の変化量すなわち制御偏差を０にするように負帰還
ループが働いて結局第２のトランジスタの閾値が目標値
に修正されて維持されることとなる。故に、製造時にお
ける諸パラメータのばらつきばかりでなく使用段階にお
ける熱等の後天的な影響によるトランジスタの閾値の狂
いも防止できて閾値を適正に制御できる閾値制御型電子
装置を提供し得る。
請求項３に記載の本発明は、目標値に収束した論理判定
閾値を有する外部入力電圧大小判別手段に外部入力電圧
が入力されれば、その適正な値に制御された論理判定閾
値に基づいて正確な大小の判別結果が出力され、判別結
果の精度の高い比較器を提供し得る。
閾値を有する外部入力電圧大小判別手段に外部入力電圧
が入力されれば、その適正な値に制御された論理判定閾
値に基づいて正確な大小の判別結果が出力され、判別結
果の精度の高い比較器を提供し得る。
第１図は、本発明に係る閾値制御型電子装置の一例を示
す回路図である。 第2a図はMOSトランジスタの特性を示すグラフを表わし
た図であり、第2b図はダイオード接続されたMOSトラン
ジスタの構成図である。 第３図および第４図は、本発明に係る閾値制御型電子装
置の他の例を示す回路図である。 第５図は本発明に係る閾値制御型電子装置およびそれを
用いた比較器を示す回路図である。 第６図は第５図における反転増幅器の入出力特性を示す
グラフを表わした図である。 第７図は本発明に係る比較器の用途の一例を示すブロッ
ク図である。 第８図は、本発明に係る閾値制御型電子装置およびそれ
を用いた比較器の他の例を示すブロック図である。 第９図は、第８図に示した反転増幅器の入出力特性を示
すグラフを表わした図である。 第10図は、本発明に係る閾値制御型電子装置およびそれ
を用いた比較器のさらに他の例を示す回路図である。 第11図は、従来の閾値制御型電子装置を示す回路図であ
る。 第12図は、従来の閾値制御型電子装置の他の例を示す回
路図である。 第13図は、従来の比較器を示す回路図である。 第14図は、第13図に示した反転増幅器の入出力特性を示
すグラフを表わした図である。 第15図は、第13図に示した比較器の出力の時間に対する
変化を示したグラフを表わす図である。 図中、V1は基準入力電圧、V0はコントロール電圧、6,10
3は比較手段の一例である差動増幅器、１は電圧応答手
段の一例であるＮチャネルMOSトランジスタ、10は電圧
応答手段の一例であるＰチャネルMOSトランジスタ、101
は電圧応答手段または外部入力電圧大小判別手段の一例
である反転増幅器、５は閾値相当電圧出力手段の一例で
あるＮチャネルMOSトランジスタ、11は閾値相当電圧出
力手段の一例であるＰチャネルMOSトランジスタ、102は
閾値相当電圧出力手段の一例である反転増幅器である。
す回路図である。 第2a図はMOSトランジスタの特性を示すグラフを表わし
た図であり、第2b図はダイオード接続されたMOSトラン
ジスタの構成図である。 第３図および第４図は、本発明に係る閾値制御型電子装
置の他の例を示す回路図である。 第５図は本発明に係る閾値制御型電子装置およびそれを
用いた比較器を示す回路図である。 第６図は第５図における反転増幅器の入出力特性を示す
グラフを表わした図である。 第７図は本発明に係る比較器の用途の一例を示すブロッ
ク図である。 第８図は、本発明に係る閾値制御型電子装置およびそれ
を用いた比較器の他の例を示すブロック図である。 第９図は、第８図に示した反転増幅器の入出力特性を示
すグラフを表わした図である。 第10図は、本発明に係る閾値制御型電子装置およびそれ
を用いた比較器のさらに他の例を示す回路図である。 第11図は、従来の閾値制御型電子装置を示す回路図であ
る。 第12図は、従来の閾値制御型電子装置の他の例を示す回
路図である。 第13図は、従来の比較器を示す回路図である。 第14図は、第13図に示した反転増幅器の入出力特性を示
すグラフを表わした図である。 第15図は、第13図に示した比較器の出力の時間に対する
変化を示したグラフを表わす図である。 図中、V1は基準入力電圧、V0はコントロール電圧、6,10
3は比較手段の一例である差動増幅器、１は電圧応答手
段の一例であるＮチャネルMOSトランジスタ、10は電圧
応答手段の一例であるＰチャネルMOSトランジスタ、101
は電圧応答手段または外部入力電圧大小判別手段の一例
である反転増幅器、５は閾値相当電圧出力手段の一例で
あるＮチャネルMOSトランジスタ、11は閾値相当電圧出
力手段の一例であるＰチャネルMOSトランジスタ、102は
閾値相当電圧出力手段の一例である反転増幅器である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−120121（ＪＰ，Ａ) 特開 昭62−30421（ＪＰ，Ａ) 特開 昭57−173228（ＪＰ，Ａ) 特開 昭56−120158（ＪＰ，Ａ) 特公 昭55−23504（ＪＰ，Ｂ２)
Claims (3)
- 【請求項１】基準入力電圧とフィードバック入力電圧と
が入力され、その両入力電圧を比較し所定のコントロー
ル電圧を出力するための比較手段と、 予め定める第１の閾値を有し、前記比較手段からの前記
コントロール電圧と外部入力電圧とが入力され、前記第
１の閾値は、前記コントロール電圧によって制御され、
前記第１の閾値と前記外部入力電圧との大小関係に応じ
て状態が変化する電圧応答手段と、 予め定める第２の閾値を有し、前記比較手段から出力さ
れた前記コントロール電圧が入力され、前記第２の閾値
に応じた値を有する閾値相当電圧を出力し、前記第２の
閾値は前記電圧応答手段の前記第１の閾値と所定の関係
を有しながら前記コントロール電圧により制御され、前
記閾値相当電圧を前記フィードバック電圧として前記比
較手段にフィードバックさせる閾値相当電圧出力手段と
を含み、 それによって、前記比較手段には、フィードバックルー
プが構成され、前記電圧応答手段の前記第１の閾値が目
標値に収束するように前記コントロール電圧が制御され
る、閾値制御型電子装置。 - 【請求項２】第１および第２の制御電極と、第１および
第２の導通端子とを含み、前記第１の制御電極と前記第
１の導通端子とが接続され前記第２の導通端子に所定の
電圧が与えられた第１のトランジスタと、 第１および第２の制御電極と、第１および第２の導通端
子とを含み、前記第２の導通端子に所定の電圧が与えら
れ、前記第２の制御電極が前記第１のトランジスタの第
２の制御電極に接続された第２のトランジスタと、 前記第１のトランジスタの第１の導通端子に電流を供給
するための電流供給手段と、 前記第１のトランジスタの前記第１の導通端子に接続さ
れた第１の入力端子と、基準入力電圧が入力される第２
の入力端子とを含み、前記第１および第２のトランジス
タの第２の制御電極に出力を与え、前記第１のトランジ
スタによって負帰還ループを形成する差動増幅手段とを
含む、閾値制御型電子装置。 - 【請求項３】基準入力電圧と外部入力電圧とが入力さ
れ、前記基準入力電圧に基づいて前記外部入力電圧の大
きさを判別してその判別結果を出力する比較器であっ
て、 前記基準入力電圧とフィードバック入力電圧とが入力さ
れ、その両入力電圧を比較し所定のコントロール電圧を
出力するための比較手段と、 予め定める論理判定閾値を有し、前記比較手段からの前
記コントロール電圧と外部入力電圧とが入力され、前記
論理判定閾値を基準とした前記外部入力電圧の大小の判
別結果を出力し、前記論理判定閾値は前記入力されたコ
ントロール電圧によって制御される外部入力電圧大小判
別手段と、 予め定める閾値を有し、前記比較手段から出力された前
記コントロール電圧が入力され、前記閾値に応じた値を
有する閾値相当電圧を出力し、前記閾値は前記外部入力
電圧大小判別手段の前記論理判定閾値と所定の関係を有
しながら前記コントロール電圧により制御され、前記閾
値相当電圧を前記フィードバック電圧として前記比較手
段にフィードバックさせる閾値相当電圧出力手段とを含
み、 それによって、前記フィードバックループが形成され、
前記外部入力電圧大小判別手段の前記論理判定閾値が目
標値に収束するように前記コントロール電圧が制御され
る、比較器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63162841A JPH0756931B2 (ja) | 1988-04-18 | 1988-06-29 | 閾値制御型電子装置およびそれを用いた比較器 |
| DE3912713A DE3912713A1 (de) | 1988-04-18 | 1989-04-18 | Elektrische einrichtung vom gesteuerten schwellentyp und komparator, der eine solche verwendet |
| GB8908727A GB2218291B (en) | 1988-04-18 | 1989-04-18 | A controlled threshold device |
| US07/539,828 US5099146A (en) | 1988-04-18 | 1990-06-18 | Controlled threshold type electric device and comparator employing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9626688 | 1988-04-18 | ||
| JP63-96266 | 1988-04-18 | ||
| JP63162841A JPH0756931B2 (ja) | 1988-04-18 | 1988-06-29 | 閾値制御型電子装置およびそれを用いた比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229022A JPH0229022A (ja) | 1990-01-31 |
| JPH0756931B2 true JPH0756931B2 (ja) | 1995-06-14 |
Family
ID=26437486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63162841A Expired - Fee Related JPH0756931B2 (ja) | 1988-04-18 | 1988-06-29 | 閾値制御型電子装置およびそれを用いた比較器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5099146A (ja) |
| JP (1) | JPH0756931B2 (ja) |
| DE (1) | DE3912713A1 (ja) |
| GB (1) | GB2218291B (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5084634A (en) * | 1990-10-24 | 1992-01-28 | Burr-Brown Corporation | Dynamic input sampling switch for CDACS |
| DE4138860C1 (ja) * | 1991-11-26 | 1993-06-03 | Siemens Ag, 8000 Muenchen, De | |
| US5341034A (en) * | 1993-02-11 | 1994-08-23 | Benchmarq Microelectronics, Inc. | Backup battery power controller having channel regions of transistors being biased by power supply or battery |
| JPH06324753A (ja) * | 1993-05-13 | 1994-11-25 | Fujitsu Ltd | 定電圧発生回路及び半導体記憶装置 |
| DE4334513C1 (de) * | 1993-10-09 | 1994-10-20 | Itt Ind Gmbh Deutsche | CMOS-Schaltung mit erhöhter Spannungsfestigkeit |
| JP3110262B2 (ja) * | 1993-11-15 | 2000-11-20 | 松下電器産業株式会社 | 半導体装置及び半導体装置のオペレーティング方法 |
| FR2717918B1 (fr) * | 1994-03-25 | 1996-05-24 | Suisse Electronique Microtech | Circuit pour contrôler les tensions entre caisson et sources des transistors mos et système d'asservissement du rapport entre les courants dynamique et statique d'un circuit logique mos. |
| JPH09293789A (ja) * | 1996-04-24 | 1997-11-11 | Mitsubishi Electric Corp | 半導体集積回路 |
| DE19617651A1 (de) * | 1996-05-03 | 1997-11-06 | Philips Patentverwaltung | Schaltungsanordnung zur Erkennung von Signalpausen |
| US5883544A (en) * | 1996-12-03 | 1999-03-16 | Stmicroelectronics, Inc. | Integrated circuit actively biasing the threshold voltage of transistors and related methods |
| EP1330066A2 (de) | 1997-10-25 | 2003-07-23 | Alcatel | Entzerrerschaltung für digital übertragene Signale |
| DE19747249A1 (de) * | 1997-10-25 | 1999-04-29 | Cit Alcatel | Verfahren sowie rückgekoppeltes Filter für die Entzerrung von digital übertragenen Signalen |
| US6091283A (en) * | 1998-02-24 | 2000-07-18 | Sun Microsystems, Inc. | Sub-threshold leakage tuning circuit |
| US6040720A (en) * | 1998-06-12 | 2000-03-21 | Motorola, Inc. | Resistorless low-current CMOS voltage reference generator |
| US6147508A (en) * | 1998-08-20 | 2000-11-14 | International Business Machines Corp. | Power consumption control mechanism and method therefor |
| EP0994564A1 (en) * | 1998-10-14 | 2000-04-19 | Lucent Technologies Inc. | Inverter circuit with duty cycle control |
| DE19903557C1 (de) * | 1999-01-29 | 2000-08-31 | Texas Instruments Deutschland | Verfahren zum Messen der Schwellenspannung eines Komparators und Anwendung dieses Verfahrens |
| US6281731B1 (en) | 1999-10-27 | 2001-08-28 | International Business Machines Corporation | Control of hysteresis characteristic within a CMOS differential receiver |
| CN1244986C (zh) * | 2001-08-31 | 2006-03-08 | 松下电器产业株式会社 | 驱动电路 |
| DE10157962C1 (de) * | 2001-11-26 | 2003-07-03 | Texas Instruments Deutschland | Komparator |
| JP2004165649A (ja) * | 2002-10-21 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
| JP4519713B2 (ja) | 2004-06-17 | 2010-08-04 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
| JP4945070B2 (ja) * | 2004-10-29 | 2012-06-06 | 東芝モバイルディスプレイ株式会社 | 表示装置 |
| FR2890239B1 (fr) * | 2005-08-31 | 2008-02-01 | St Microelectronics Crolles 2 | Compensation des derives electriques de transistors mos |
| JP5573048B2 (ja) * | 2009-08-25 | 2014-08-20 | 富士通株式会社 | 半導体集積回路 |
| US8542058B2 (en) * | 2011-01-03 | 2013-09-24 | International Business Machines Corporation | Semiconductor device including body connected FETs |
| JP5779162B2 (ja) | 2012-09-28 | 2015-09-16 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
| DE102013220388A1 (de) * | 2013-10-09 | 2015-04-09 | Bayerische Motoren Werke Aktiengesellschaft | Sicherheitseinrichtung eines Druckgastanks insbesondere eines Kraftfahrzeugs |
| JP2016019235A (ja) * | 2014-07-10 | 2016-02-01 | 株式会社半導体理工学研究センター | 増幅回路、ｃｍｏｓインバータ増幅回路、比較回路、δςアナログデジタル変換器、及び半導体装置 |
| US9979383B2 (en) * | 2016-07-26 | 2018-05-22 | Texas Instruments Incorporated | Delay compensated continuous time comparator |
| RU2714216C1 (ru) * | 2019-04-22 | 2020-02-13 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Пороговый модуль |
| CN114545809B (zh) * | 2020-11-25 | 2024-05-03 | 长鑫存储技术有限公司 | 控制电路和延时电路 |
| EP4033664B1 (en) | 2020-11-25 | 2024-01-10 | Changxin Memory Technologies, Inc. | Potential generation circuit, inverter, delay circuit, and logic gate circuit |
| EP4033312B1 (en) | 2020-11-25 | 2024-08-21 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
| US11681313B2 (en) | 2020-11-25 | 2023-06-20 | Changxin Memory Technologies, Inc. | Voltage generating circuit, inverter, delay circuit, and logic gate circuit |
| EP4033661B1 (en) | 2020-11-25 | 2024-01-24 | Changxin Memory Technologies, Inc. | Control circuit and delay circuit |
| CN114362700B (zh) * | 2022-03-18 | 2022-06-24 | 杭州深谙微电子科技有限公司 | 差分放大器及其背栅控制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7103303A (ja) * | 1970-03-13 | 1971-09-15 | ||
| US4410813A (en) * | 1981-08-14 | 1983-10-18 | Motorola, Inc. | High speed CMOS comparator circuit |
| US4791318A (en) * | 1987-12-15 | 1988-12-13 | Analog Devices, Inc. | MOS threshold control circuit |
-
1988
- 1988-06-29 JP JP63162841A patent/JPH0756931B2/ja not_active Expired - Fee Related
-
1989
- 1989-04-18 GB GB8908727A patent/GB2218291B/en not_active Expired - Fee Related
- 1989-04-18 DE DE3912713A patent/DE3912713A1/de active Granted
-
1990
- 1990-06-18 US US07/539,828 patent/US5099146A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5099146A (en) | 1992-03-24 |
| GB2218291A (en) | 1989-11-08 |
| JPH0229022A (ja) | 1990-01-31 |
| DE3912713C2 (ja) | 1992-07-30 |
| DE3912713A1 (de) | 1989-10-26 |
| GB8908727D0 (en) | 1989-06-07 |
| GB2218291B (en) | 1992-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0756931B2 (ja) | 閾値制御型電子装置およびそれを用いた比較器 | |
| US4843265A (en) | Temperature compensated monolithic delay circuit | |
| JP2991904B2 (ja) | 信号処理用集積回路 | |
| US6794940B2 (en) | Operational amplifier circuit | |
| US6229403B1 (en) | Voltage-controlled oscillator | |
| KR940006619B1 (ko) | 버퍼회로 | |
| JPH03171812A (ja) | 温度自動補償一定時間遅延回路 | |
| KR890004970B1 (ko) | 개선된 부하 구동특성을 갖는 반도체 직접회로 | |
| US6353337B2 (en) | Load capacitance measuring circuit and output buffer adaptive to wide range of load capacitance | |
| GB1592800A (en) | Linear amplifier | |
| JP2793891B2 (ja) | Ａｂ級プッシュプルドライブ回路 | |
| US4267501A (en) | NMOS Voltage reference generator | |
| EP0730158A1 (en) | Low offset comparator with time-shared input and current memory cell | |
| JPS6119134B2 (ja) | ||
| US4940910A (en) | Temperature compensated monolithic delay circuit | |
| JP3742230B2 (ja) | 電流発生回路 | |
| JPH0258806B2 (ja) | ||
| JPH07113862B2 (ja) | 基準電圧発生回路 | |
| JP2570185B2 (ja) | サンプルホールド回路 | |
| JPH0618293B2 (ja) | 演算増幅器 | |
| US4996499A (en) | Amplitude stabilized oscillator amplifier | |
| JP2926921B2 (ja) | パワーオンリセット回路 | |
| US4847566A (en) | CMOS Amplifier having enhanced current sinking and capacitance load drive | |
| JPH118534A (ja) | 半導体集積回路 | |
| JP2647208B2 (ja) | Ａ級プッシュプル出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |