KR890004970B1 - 개선된 부하 구동특성을 갖는 반도체 직접회로 - Google Patents

개선된 부하 구동특성을 갖는 반도체 직접회로 Download PDF

Info

Publication number
KR890004970B1
KR890004970B1 KR1019860001990A KR860001990A KR890004970B1 KR 890004970 B1 KR890004970 B1 KR 890004970B1 KR 1019860001990 A KR1019860001990 A KR 1019860001990A KR 860001990 A KR860001990 A KR 860001990A KR 890004970 B1 KR890004970 B1 KR 890004970B1
Authority
KR
South Korea
Prior art keywords
transistor
terminal means
current
transistors
pair
Prior art date
Application number
KR1019860001990A
Other languages
English (en)
Other versions
KR860007748A (ko
Inventor
구니미쯔 고우사까
구니히꼬 고또
Original Assignee
후지쓰 가부시끼가이샤
야마모두 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모두 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR860007748A publication Critical patent/KR860007748A/ko
Application granted granted Critical
Publication of KR890004970B1 publication Critical patent/KR890004970B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/50—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower
    • H03F3/505—Amplifiers in which input is applied to, or output is derived from, an impedance common to input and output circuits of the amplifying element, e.g. cathode follower with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

개선된 부하 구동특성을 갖는 반도체 직접회로
제 1 도는 아나로그 버퍼 증폭기로서 사용된 종래의 반도체 직접회로를 나타내는 회로도.
제 2 도는 본 발명에 의한 반도체 직접회로의 제 1 실시예를 나타내는 회로도.
제 3 도는 본 발명에 의한 반도체 직접회로의 제 2 실시예를 나타내는 회로도.
제 4 도는 본 발명에 의한 반도체 직접회로의 제 3 실시예를 나타내는 회로도.
제 5 도는 본 발명에 의한 반도체 직접회로의 제 4 실시예를 나타내는 회로도.
제 6 도는 종래의 정전류 출력회로의 일예를 나타내는 회로도.
본 발명은 개선된 부하구동 특성을 갖는 반도체 직접회로에 관한 것으로, 특히 고전력소모없이 부하값에 무관하게 입력신호 전압레벨에 의해 예정된 전압레벨을 출력시킬 수 있는 아나로그 버퍼 증폭기를 포함하는 반도체 직접회로에 관한 것이다. 또한 칩의 외부측으로부터 회로의 예정된 단자에 연결되는 가변저항기의 저항값과 정입력신호 전압레벨에 따라 예정된 정전류를 출력시킬 수 있는 상기 아나로그 버퍼 증폭기를 이용하는 정전류 출력회로를 포함하는 반도체 직접 회로에 관한 것이다.
일반적으로, 아나로그 버퍼 증폭기로서 종래의 반도체 직접회로는 차동단과 출력단을 포함하며, 전압레벨 Vin을 갖는 입력신호는 차동단내에 제공된 입력단에 입력된다.
입력신호 레벨 Vin이 상승할때, 차동단의 출력전압 레벨은 강하하며, 그때 이 저전압레벨은 출력단에 의해 반전된다. 결과적으로 입력신호 전압레벨 Vin과 거의 동일한 전압레벨 Vout를 갖는 출력전압이 출력단에 제공된 출력단에 연결된 부하의 값에 무관하게 출력단으로 부터 출력된다.
그러나, 상술한 종래의 아나로그 버퍼 증폭기에서, 출력단의 출력전압 Vout는 차동단으로 궤환되며, 결과적으로, 부하 L의 주파수 특성이 예정된 조건에 있을경우 발진이 발생할 수 있다.
그러므로, 출력전압 Vout의 위상을 교정하여 상기 발진을 방지하도록 출력단에 캐패시터를 설비한다.
결과적으로, 반도체 직접회로내의 큰 영역이 캐패시터에 의해 점유되므로 결국 반도체 직접회로의 배열에 필요한 총면적이 증가하는 경향이 있는 문제가 발생한다. 이와관련하여, 만일 캐패시터가 작은 크기일경우 아나로그 버퍼 증폭기에 의해 구동될 수있는 부하의 범위는 제한된다.
또한 상술한 종래의 반도체 직접회로에서, 아나로그 버퍼 증폭기에 의해 구동되는 부하의 값에 무관하게 차동단과 출력단내에 제공된 정전류원들을 통해 정전류가 흐른다. 특히, 출력잔내에 제공된 정전류원에서, 최대 부하가 구동될때 흐르는 정전류의 값을 고려하여 정전류원을 통해 흐르는 정전류의 값을 결정해줄 필요가 있다.
결과적으로, 정전류값은 최대부하가 구동될때 필요한 값과 항상 동일하게 되므로 결국 전력이 낭비되는 또 다른 문제가 발생한다.
본 발명은 상술한 문제들을 해결하기 위해 완성된 것으로 본 발명의 목적은 궤환회로의 설비없이 구성된 아나로그 버퍼 증폭기를 제공하여 결국 위상을 교정하기 위한 상기 캐패시터를 생략함으로서 반도체 직접회로의 배열에 필요한 총면적을 줄이는데 있다. 본 발명의 또다른 목적은 아나로그 버퍼 증폭기에 의해 구동되는 부하의 값에 따라 전원공급원으로부터 공급되는 총전류를 조절할 수 있는 저전력 아나로그 버퍼 증폭기를 제공하므로서 결국 전력소모를 줄이는데 있다. 본 발명의 또다른 목적은 상용모드에서 아나로그 버퍼 증폭기의 입력임피던스를 증가시켜서 아나로그 버퍼 증폭기를 구동시키기 위해 제공되는 시스템의 구동 능력을 줄이는데 있다.
본 발명의 또다른 목적은 상기 아나로그 버퍼 증폭기를 이용하여 정전류 출력회로를 구성하여 상기 아나로그 버퍼 증폭기의 것과 동일한 장점을 가지며 또한 칩의 출럭측으로부터 회로의 예정된 단자에 연결된 가변저항기의 저항값에 따라 고정밀성과 고안정도를 갖는 예정된 정전류를 출력시킬 수 있는 정전류 출력회로를 제공하는데 있다.
본 발명의 일실시예에 의하면, 이 목적들을 달성하기 위해 제 1 전원공급단자 수단 및 제 2 전원공급단자 수단과, 공통으로 연결된 게이트들(또는 베이스들)을 갖는 제 1 및 제 2 트랜지스터들과, 제1 및 제 2 트랜지스터들 각각의 각 소오스(또는 각 에미터)에 연결되는 입력단자 수단 및 출력단자 수단으로서, 출력전압 레벨이 입력단자 수단에 공급되는 입력신호 전압 레벨에 따라 출력단자 수단으로부터 얻어지는 입력 및 출력 단자수단과, 그리고 제 1 전류가 제 2 트랜지스터를 통하여 흐르는 제 2 전류에 비례하여 제 1 트랜지스터를 통해 흐르고, 제 2 전류의 값은 출력단자 수단과 제 2 전원공급 단자 수단간에 연결된 부하의 값과 출력레벨에 의해 결정되며 또한 제1 및 제 2 트랜지스터들의 게이트들(또는 베이스들)에 공급되는 전압레벨은 제 2 전류의 값에 의해 변화되도록 동작하는 전류 미러회로(current mirror circuit)를 포함하는 반도체 직접회로가 제공된다.
본 발명의 다른 실시예에 의하면, 제 1 전원공급단자 수단 및 제 2 전원공급단자 수단과, 제1 및 제 2 트랜지스터들 각각의 각 소오스(또는 각 에미터)에 연결되는 입력단자 수단 및 또다른 단자수단으로서, 정전압레벨은 입력단자 수단에 공급되는 정입력신호 전압레벨에 따라 또다른 단자수단으로 부터 얻어지며, 그리고 제 1 전류는 제 2 트랜지스터를 통해 흐르는 제 2 전류에 비례하여 제 1 트랜지스터를 통해 흐르고, 제 2 전류의 값은 또다른 단자 수단과 제 2 전원공급단자 수단간에 연결된 가변저항의 저항값과 정전압레벨에 따라 결정되며, 제 1 및 제 2 트랜지스터들의 게이트를(또는 베이스들)에 공급되는 전압 레벨은 제 2 전류의 값에 따라 변화되며, 또한 예정된 정전류는 제 2 전류의 값에 따라 출력단자 수단으로부터 출력되도록 동작하는 전류 미러회를 포함하는 반도체 직접회로가 제공된다.
본 발명의 일실시예에 의하면, 반도체 직접회로는 제 2 트랜지스터의 소오스(또는 에미터)로부터 얻어진 출력전압 레벨은 제 1 트랜지스터의 소오스(또는 에미터)에 공급되는 입력신호전압 레벨의 값에 따라 결정되며 또한 전류 미러회로는 제 2 전류(즉, 부하전류)의 값에 비례하는 제 1 전류의 값을 만들므로 결국, 제1 및 제 2 트랜지스터들의 게이트들(또는 베이스들)에 공급되는 전압레벨은 부하를 구동시키도록 전원공급원으로부터 충분한 전류를 공급하도록 제 2 전류의 값에 따라 변화되도록 동작한다.
본 발명의 또다른 실시예에 의하면 반도체 직접회로는 정전압 출력레벨(D.C 전압레벨)이 제 1 트랜지스터의 소오스(또는 에미터)에 공급되는 예정된 입력신호, 정전압레벨(D.C 전압레벨)의 값에 따라 제 2 트랜지스터의 소오스(또는 에미터)로 부터 얻어지고, 또한 전류미러회로가 제 2 전류(즉, 가변저항을 통하여 흐르는 전류)의 값에 비례하는 제 1 전류의 값을 만들므로 결국 제1 및 제 2 트랜지스터들의 게이트들(또는 베이스들)에 공급되는 전압 레벨은 제 2 전류의 값에 따라 변동되며 또한 예정된 정전류는 제 2 전류의 값에 따라 전류미러회로내에 제공된 출력단자로부터 출력되도록 동작한다.
본 발명의 배경을 해명하기 위해, 아나로그 버퍼 증폭기로서 사용된 종래의 반도체 직접회로의 일예는 제 1 도에 도시한다.
제 1 도에 도시된 바와같이, 아나로그 버퍼 증폭기는 차동단 1과 출력단 2를 포함한다. 차동단 1은 트랜지스터 T11의 드레인에 연결된 게이트들을 갖는 한쌍의 p채널형 트랜지스터들 T11및 T12와 공통으로 연결된 소오스들을 갖는 한쌍의 N채널형 트랜지스터들T13및 T14와, 그리고 트랜지스터들 T13및 T14의 소오스들과 접지전위간에 연결된 정전류원 15를 포함한다. 출력단 2는 p채털형 트랜지스터 T16과 트랜지스터 T16의 드레인과 접지전위간에 연결된 정전류원 17을 포함한다. 전아레벨 Vin을 갖는 입력신호는 차동단 1내에 제공된 트랜지스터 T14의 게이트에 연결된 입력단자 IN에 입력된다. 또한 트랜지스터 T14의 드레인의 전압레벨은 출력단 2내에 제공된 트랜지스터 T16의 게이트에 공급되며, 트랜지스터 T16의 드레인으로부터 얻어진 출력전압 Vout는 차동단 1내에 제공된 트랜지스터 T13의 게이트로 궤환된다.
따라서, 만일 트랜지스터 T14의 게이트에 공급된 입력신호 레벨 Vin이 상승할 경우, 트랜지스터 T14의 드레인의 전압 레벨은 강하하며, 그다음 이 전압레벨은 트랜지스터 T16에 의해 반전된다. 결과적으로, 입력신호 전압레벨 Vin과 거의 동일한 전압레벨 Vout를 갖는 출력전압은 출력단자 OUT와 접지전위간에 연결된 부하 L의 값에 무관하게(즉, 출력단자 OUT로부터) 트랜지스터 T16의 드레인으로부터 출력된다.
따라서, 부하를 구동시키시 위한 능력은 출력단 2의 출력측에서 증가된다.
그러나, 상술한 바와같이, 상기 아나로그 버퍼 증폭기에서 출력전압 Vout는 트랜지스터 T13의 게이트로 궤환되므로 결국 부하 L의 주파수 특성이 예정된 조건에 있을 경우 발진이 발생할 수도 있다.
그러므로 제 1 도에 도시된 바와같이, 캐패시터 C는 트랜지스터 T16의 각 게이트와 드레인간에 연결되어 출력전압 Vout의 위상을 교정하여 이 발진을 방지해준다. 결과적으로, 반도체 직접회로내의 큰 영역은 캐패시터에 의해 점유되므로, 결국 반도체 직접회로의 배열에 필요한 총면적을 증가시키는 문제가 발생한다. 이와관련하여, 만일 캐패시터 C가 작은 크기일경우, 아나로그 버퍼 증폭기에 의해 구동될 수 있는 부하의 범위는 제한된다.
또한 상기 종래의 반도체 직접회로에서는 아나로그 버퍼 증폭기에 의해 구동되는 부하값에 무관하에 정전류가 정전류원들을 통해 흐른다. 특히, 출력단 2내에 제공된 정전류원 17에서는 최대 부하가 구동될때 흐르는 정전류값을 고려하여 정전류원을 통해 흐르는 정전류의 값을 결정해줄 필요가 있다. 결과적으로 최대 부하가 구동될때 필요한 값과 정전류값이 항상 동일하게 되어 전력이 소모되는 또다른 문제가 발생한다. 제 2 도는 이러한 문제들을 해결할 수 있는 본 발명에 의한 반도체 직접회로의 제 1 실시예를 나타내는 회로도를 나타낸다.
제 2 도에 도시된 바와같이, 본 발명의 제 1 실시예에 의한 반도체 직접회로는 트랜지스터 T5의 드레인에 연결된 게이트들을 갖는 한쌍의 N채널형 트랜지스터 T5및 T8와 트랜지스터 T5의 소오스에 연결되는 입력단자 IN을 포함한다. 따라서, 트랜지스터들 T5및 T8의 각 게이트 전압은 (Vin+Vth)와 거의 동일한 값이 된다. 여기서, Vin과 Vth는 입력단자 IN에 공급되는 전압레벨과 트랜지스터들 T5및 T8의 임계 전압에 각각 상응한다.
결과적으로, 트랜지스터 T8의 소오스로부터(즉, 출력단자 OUT로 부터) 얻은 출력전압 레벨 Vout는 입력전압 레벨 Vin과 동일하게 되므로, 결국 예정된 부하전류는 출력단자 OUT와 접지 전위간에 연결된 부하 L에 공급된다.
따라서, 만일 부하전류가 입력신호 레벨 Vin 또는 부하 L의 값의 변동에 따라 증가된다고 가정할 경우, 출력단자 OUT에 연결된 N채널 트랜지스터 T8는 트랜지스터 T7을 통하여 전원공급원 VCC로부터 흐르는 부하전류를 증가시키게 되므로 결과적으로, 트랜지스터 T8의 드레인 전압은 강하게하게 된다.
제 2 도에 보인 회로는 트랜지스터 T7과 두 트랜지스터들 T4와 T1을 포함하는 전류 미로회로 3(이 모든 트랜지스터들 T7,T4, 및 T1은 트랜지스터 T7의 드레인에 연결된 게이트들을 갖는 p채녈형 트랜지스터들이다)을 더 포함하므로, 트랜지스터 T7을 통해 흐르는 부하전류에 비례하는 값을 갖는 전류가 트랜지스터들 T4와 T1의 직각을 통해 흐른다. 이와관련하여, 이 트랜지스터들 T7,T4, 및 T1직각을 통해 흐른는 각 전류값 간의 비는 이 트랜지스터들 T7,T4, 및 T1의 각각의 크기(즉, 각 전류증폭률 β)간의 비에 의해 결정된다.
따라서, 부하전류가 증가할때, 전류 미러회로 3을 구성하는 이들 각 트랜지스터들 T7,T4, 및 T1의 게이트 전압(즉, 트랜지스터 T8의 드레인전압)은 강하하고, p채널 트랜지스터 T4를 통해 흐르는 전류는 증가한다. 결과적으로, 트랜지스터들 T4및 T5의 드레인 전압(즉, 트랜지스터들 T5및 T8의 각 쌍의 게이트전압)은 상승한다. 따라서, N채널 트랜지스터들 T5및 T8의 각 게이트 전압은 증가된 부하전류에 따라 상승하여 게이트 바이어스 전압의 불충분성을 보상해주도록 조절된다.
상술한 바와같이, 만일 입력신호 레벨 Vin 또는 부하 L의 값에 따라 부하전류의 값이 증가할 경우, 전원공급원 Vcc로 부터 공급돠는 전류는 증가하고, 마찬가지로 만일 부하전류의 값이 감소할 경우, 전원공급원 Vcc로부터 공급되는 전류는 감소한다.
또한 전류 미러회로 3을 구성하는 트랜지스터 T1을 통해 흐르는 전류는 트랜지스터 T4를 통해 흐르는 전류와 동일하게 되며(만일 트랜지스터들 T1및 T4각각의 크기들(즉, 각 전류 증폭률이 모두 동일하다고 가정할 경우) 또한 이 동일전류는 N채널 트랜지스터들 T2와 T3을 통해 흐른다.
이와관련하여, 제 2 도에 보인 회로는 또한 트랜지스터 T3와 트랜지스터 T6(두트랜지스터들은 N채널형 트랜지스터들임)을 포함하는 다른 전류 미로회로 4를 포함하며, 트랜지스터 T6을 통해 흐르는 전류의 값은 만일 이들 각 트랜지스터들 T3와 T6의 크기(즉, 각 전류증폭률)가 동일하다고 가정할 경우, 트랜지스터 T3을 통해 흐르는 것과 동일하게 된다. 결과적으로, 트랜지스터 T5의 소오스쪽으로(즉, 입력단자쪽으로) 트랜지스터들 T4및 T5를 통해 흐르는 거의 모든 전류는 트랜지스터 T6로 흐른다. 다시말하여, 입력단자 IN으로 흐르거나 또는 입력단자 IN으로부터 흘러나오는 전류의 값은 상용모드에서 거의 제로가 되므로 사용모드에서 아나로그 버퍼 증폭기 회로의 입력임피던스를 현저히 증가시키고 또한 아나로그 버퍼 증폭기를 구동시키기 위해 제공되는 시스템의 구동능력을 감소시키는 것이 가능하다.
이와관련하여, 비록 트랜지스터 T1에 직렬로 연결되는 트랜지스터 T2를 제공할 필요가 항상 있지는 않지만 제 2 도에 보인 회로는 각 트랜지스터들 T5와 T2각각을 갖고있는 각 회로에서 평형을 보장해주도록 트랜지스터 T2를 구비하고 있으므로, 결국, 더욱 정밀한 회로를 얻는 것이 가능하다.
상술한 바와같이, 부하전류의 값에 따라 전원공급원으로 부터 공급되는 전류의 값을 조정하고 또한 전력낭비 없는 저전력 아나로그 버퍼 증폭기를 포함하는 반도체 직접회로를 얻는 것이 가능하다.
제 3 도는 상기 아나로그 버퍼 증폭기를 이용하는 정전류 출력 회로를 포함하는 본 발명에 의한 반도체 직접회로의 제 2 실시예를 나타내는 회로도를 나타낸다. 제 3 도에서, 제 2 도의 것과 동일한 부분은 동일번호나 문자로서 나타낸다(추후 모든 도면에서도 같음).
제 3 도에 보인 바와같이, 본 발명의 제 2 실시예에 의한 반도체 직접회로는 트랜지스터 T5의 드레인에 연결된 게이트들을 갖는 한쌍의 N채널 트랜지스터들 T5와 T8을 포함하고 있는 것으로 예정된 기준정전압 Vref(DC 바이어스 전압)은 트랜지스터 T5의 소오스에 연결된 입력단자 IN에 공급된다. 결과적으로, 트랜지스터 T8의 소오스로부터(즉, 가변저항 Rcnt가 견결된 단자 T로부터) 얻어진 출력전압 레벨 Va는 입력측에 걸린 상기 기준전압 레벨 Vref와 동일하게 된다. 이와관련하여, 상기 가변저항기 Rcnt는 상기 집적회로가 제공된 칩의 외측으로 부터 상기 단자 T에 연결되므로,결국 가변저항기 Rcnt를 통해 흐르는 전류 I1의 값은 Va/R'의 값(즉, Vref/R'의 값)과 동일하게 된다. 여기서, R'는 상기 가변저항기 Rcnt의 저항값에 해당한다.
또한, 제 3 도에 보인 회로는 예정된 정전류를 출력시키기 위한 단자 OUT에 연결된 드레인을 갖고 있는 p채녈형 트랜지스터 T9와 다른 p채널 트랜지스터들 T1,T4및 T7을 포함하는 전류미러회로 3'를 포함한다. 따라서, 만일 트랜지스터 T7을 통해 흐르는 전류의 값이 I1이라고 가정하면, 트랜지스터 T9를 통해 흐르는 전류(즉, 정전류 출력단자 OUT로부터 얻어진 전류)의 값 I2는 다음식에 의해 결정된다.
Figure kpo00001
여기서, β7과 β9은 각각 트랜지스터 T7과 T9의 전류 증폭률이다.
이와관련하여, 전류증폭률 β는 트랜지스터의 능력을 나타내는 파라메터로서 트랜지스터의 크기, 이동도 및 트랜지스터의 게이트 산화층의 두께등에 의해 결정된 상수값이다.
그러므로, 만일 기준전압 Vref가 예정된 상수값에 세트될 경우 단자 OUT로부터 얻어진 전류의 값 I2는 가변저항기 Rcnt의 저항값 R'에 의해서만 결정된다. 결과적으로 가변저항기 Rcnt이 저항값 R'에 의해서만 제어되는 예정된 정전류 I2를 출력시킬 수 있으며, 또한 초고정밀성 및 안정성을 갖는 정전류원을 얻는 것이 가능하다 여기서, 저항기 Rcnt는 칩의 외측으로부터 상기 단자 T에 연결된다.
이와관련하여, 제 6 도에 보인 바와같은 회로는 칩의 외측으로 부터 단자 T에 연결된 가변저항기 Rcnt를 사용함에 의해 예정된 정전류를 출력시킬 수 있는 정전류 출력회로로서 일반적으로 알려져 있다.
제 6 도에 보인 바와같이, 그 회로는 트랜지스터 T21의 드레인에 연결된 게이트들을 갖고있는 한쌍의 p채널 트랜지스터들 T21과 T22를 포함하는 전류미러회로 5를 포함하고 있으며, 가변저항기 Rcnt는 트랜지스터 T21의 드레인에(즉, 가변 저항기를 연결하기 위한 단자 T에 연결되며, 또한 예정된 정전류 I2'를 출력시키기 위한 단자 OUT는 트랜지스터 T22의 드레인에 연결된다.
따라서, 단자 OUT로부터 출력된 전류의 I2'는 가변저항기 Rcnt를 통해 흐르는 전류 I1'(즉, Va'/R'의 값, 여기서 Va'는 트랜지스터 T21의 드레인의 전압레벨이고, R'는 상기 가변저항기 Rcnt의 저항값임)에 비례하게 된다. 그러나 전압 레벨 Va'는 트랜지스터 T21의 전원전압 Vcc와 임계전압 Vth간의 차이값과 동일하게 되므로, 레벨 Va'의 값은 임계전압 Vth의 변동에 따라 변화한다. 결과적으로, 상기 전류값 I2'는 또한 임계전압 Vth의 변동에 따라 변동하므로 제 6 도에 보인 바와같은 회로에서, 고정밀성을 갖는 출력전류를 얻는 것이 어렵다.
이와대조적으로, 제 3 도에 보인 바와같은 본 발명의 상술한 회로에 의하면, 고정밀성과 안정성을 갖는 예정된 정전류를 출력시키고 또한 저전력의 정전류원(즉, 단지 작은 전격을 소모하는 정전류원)을 포함하는 반도체 직접회로를 얻는 것이 가능하다.
상술한 바와같이, 제2 및 3도에 보인 바와같은 본 발명의 제1 및 제 2 실시예들에 의한 회로들에서는 MOS 트랜지스터들이 트랜지스터들 T1내지 T9으로서 사용된다. 이 트랜지스터들 T1내지 T9으로서 MOS 트랜지스터들을 항상 사용할 필요는 없으며, 예를들어 바이폴라 트랜지스터들을 MOS 트랜지스터들 대신 사용할 수도 있다.
제 4 도는 제 2 도에 보인 MOS 트랜지스터들 T1내지 T8에 대응하는 바이폴라 트랜지스터들 T1' 내지 T8' 를 포함하는 본 발명에 의한 반도체 직접회로의 제 3 실시예를 나타내는 회로도를 나타낸다. 제 4 도에 보인 회로의 동작은 제 2 도에 보인 회로의 동작과 동일하다.
제 5 도는 제 3 도에 보인 MOS 트랜지스터들 T1내지 T9에 대응하는 바이폴라 트랜지스터들 T1' 내지 T9' 를 포함하는 본 발명에 의한 반도체 직접회로의 제 4 실시예를 나타내는 회로도를 나타낸다. 제 5 도에 보인 회로의 동작은 제 3 도에 보인 회로의 동작과 동일하다.
이와관련하여 상술한 바와같이 제2 및 3도에 보인 회로들의 각각내에 트랜지스터 T2를 제공할 필요성이 항상있는 것이 아니므로 제4 및 5도에 보인 회로들 각각내에는 상기 트랜지스터 T2가 제공되지 않는다.
상술한 바와같이, 본 발명의 반도체 직접회로에 의하면, 아나로그 버퍼 증폭기에 의해 구동된 부하의 값에 따라 전원 공급원으로부터 공급되는 전류를 조정하고 또한 전력소모를 낮출 수 있는 저전력 아나로그 버퍼 증폭기를 얻는 것이 가능하다. 동시에, 본 발명의 회로에 의하면, 위상을 교정하기 위해 회로내에 캐패시터를 제공할 필요가 없으므로 결국, 반도체 직접회로의 배열에 필요한 총면적을 감소시키는 것이 가능하다.
또한 본 발명의 반도체 직접회로에 의하면, 상기 아나로그 버퍼 증폭기의 것과 동일한 장점들을 갖고있을 뿐만 아니라 고정밀성과 안정성을 갖는 예정된 정전류를 출력시킬 수 있는 정전류출력회로를 얻는 것이 가능하다.

Claims (12)

  1. 제 1 전원공급단자 수단(Vcc) 및 제 2 전원공급단자 수단(접지)과, 공통으로 연결된 게이트들을 갖는 제 1 트랜지스터 및 제 2 트랜지스터(T8)와, 상기 제1 및 제 2 트랜지스터들 각각의 각 소오스에 연결되는 입력단자 수단(IN) 및 출력단자 수단(OUT)을 포함하되, 출력전압 레벨 (Vout)은 상기 입력단자 수단(IN)에 공급되는 입력신호 전압 레벨 (Vin)에 의해 상기 출력단자 수단(OUT)으로부터 얻어지며, 그리고 상기 제 2 트랜지스터(T8)를 통해 흐르는 제 1 전류(I1)에 비례하여 상기 제 1 트랜지스터를 통해 제 2 전류(I2)가 흐르고, 제 2 전류(I2)의 값이 상기 출력단자 수단(OUT)과 상기 제 2 전원공급 단자(접지) 수단간에 연결된 부하 (L)의 값과 상기 출력전압 레벨 (Vout)에 따라 결정되며 또한 상기 제1 및 제 2 트랜지스터 (T5, T8)들의 상기 게이트들에 공급되는 전압레벨은 상기 제 2 전류(I2)의 값에 따라 변동되도록 동작하는 전류미러회로(3)를 포함하는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  2. 제 1 항에서, 상기 제 1트랜지스터(T5)의 드레인은 상기 제1 및 제 2 트랜지스터들(T5,T8)의 게이트에 연결되며, 상기 전류미러회로(3)는 공통으로 연결된 게이트들을 갖는 한쌍의 트랜지스터(T4,T7)들을 포함하되, 그 트랜지스터 쌍의 각 소오스는 상기 제 1 전원 공급단자 수단(VCC)에 연결되며, 상기 트랜지스터 쌍중 하나(T4)의 드레인은 상기 제 1 트랜지스터(T5)의 상기 드레인에 연결되며, 상기 트랜지스터 쌍의 상기 게이트들과 상기 트랜지스터 쌍중 다른 하나(T7)의 드레인은 상기 제 2 트랜지스터(T8)의 드레인에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  3. 제 1 항에서, 다른 전류미러회로(4)를 더 포함하되, 상기 다른 전류미러회로(4)는 또다른 트랜지스터 쌍(T3,T6)을 포함하며, 상기 또다른 트랜지스터 쌍중 하나 (T6)는 상기 입력단자 수단(IN)과 상기 제 2 전원공급단자 수단(접지)간에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  4. 제 1 전원공급단자 수단(Vcc) 및 제 2 전원공급단자 수단(접지)과, 공통으로 연결된 베이스들을 갖는 제 1 트랜지스터(T5') 및 제 2 트랜지스터(T8')와, 상기 제1 및 제 2 트랜지스터(T5',T8')들의 각 에미터에 각각 연결되는 입력단자 수단(IN)과 출력단자 수단(OUT)을 포함하되 출력전압 레벨 (Vout)은 상기 입력단자 수단에 공급되는 입력신호전압 레벨 (Vin)에 따라 상기 출력단자 수단(OUT)으로부터 얻어지며 그리고 상기 제 2 트랜지스터(T8')를 통해 흐르는 제 1 전류(I1)에 비례하여 상기 제 1 트랜지스터(T5')를 통해 제 2 전류(I2)가 흐르고, 제 2 전류(I2)의 값이 상기 출력단자 수단(OUT)과 상기 제 2 전원공급단자 수단(접지)간에 연결된 부하 (L)의 값과 상기 출력전압레벨 (Vout)에 따라 결정되며, 또한 상기 제1 및 제 2 트랜지스터 (T5', T8')들의 상기 베이스들에 공급되는 전압레벨이 상기 제 2 전류(I2)의 값에 따라 변화되도록 동작하는 전류미러회로(3)를 포함하는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  5. 제 4 항에서, 상기 제 1트랜지스터(T5')의 콜렉터는 상기 제1 및 제 2 트랜지스터(T5',T8')들의 상기 베이스들에 연결되며, 또한 상기 전류미러회로(3)는 공통으로 연결된 베이스들을 갖는 한쌍의 트랜지스터(T4,T7)들을 포함하되, 그 트랜지스터 쌍의 각 에미터는 상기 제 1 전원 공급단자 수단(VCC)에 연결되며, 상기 트랜지스터 쌍중 하나(T4')의 콜렉터는 상기 제 1 트랜지스터의 상기 콜렉터네 연결되며, 상기 트랜지스터 쌍의 상기 베이스들과 상기 트랜지스터 쌍중 다른 하나(T7')의 콜렉터는 상기 제 2 트랜지스터(T8')의 콜렉터에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  6. 제 4 항에서, 다른 전류미러회로(4)를 더 포함하되, 상기 또다른 전류미러회로(4)는 또다른 트랜지스터 쌍(T3',T6')을 포함하며, 상기 또다른 트랜지스터 쌍중 하나 (T6')는 상기 입력 단자수단(IN)과 상기 제 2 전원공급단자 수단(접지)간에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  7. 제 1 전원공급단자 수단(Vcc) 및 제 2 전원공급단자 수단(접지)과, 공통으로 연결된 게이트들을 갖는 제 1 트랜지스터(T5) 및 제 2 트랜지스터(T8)와, 상기 제1 및 제 2 트랜지스터(T5,T8)들의 각 소오스에 각각 연결되는 입력단자수단(IN) 및 또다른 단자수단(T)을 포함하되, 정전압 레벨 (Va)은 상기 입력단자 수단(IN)에 공급되는 입력신호정전압 레벨(Vref)에 따라 상기 또다른 단자수단(T)으로 부터 얻어지며 그리고 제 2 전류(I2)가 상기 제 2 트랜지스터(T8)를 통해 흐르는 제 1 전류(I1)에 비례하여 상기 제 1 트랜지스터(T5)를 통해 흐르고, 제 2 전류(I2)의 값이 상기 또다른 단자수단(T)과 상기 제 2 전원공급 단자 수단(접지)간에 연결된 가변저항(Rcnt)의 저항값과 상기 정전압 레벨 (Va)에 따라 결정되며, 상기 제1 및 제 2 트랜지스터 (T5, T8)들의 상기 게이트들에 공급되는 전압레벨은 상기 제 2 전류(I2)의 값에 따라 변화되고 또한 예정된 정전류는 상기 제 2 전류(I2)의 값에 따라 상기 출력단자 수단(OUT)으로부터 출력되도록 동작하는 전류미러회로(3')를 포함하는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  8. 제 7 항에서, 상기 제 1트랜지스터(T5)의 드레인은 상기 제1 및 제 2 트랜지스터(T5,T8)들의 상기 게이트들에 연결되며, 상기 전류미러회로(3')는 공통으로 연결된 게이트들을 갖는 한쌍의 트랜지스터(T4,T7)들과 또다른 트랜지스터들을 포함하되, 그 트랜지스터 쌍(T4,T7)과 또다른 트랜지스터(T9)의 각 소오스는 상기 제 1 전원 공급단자 수단(VCC)에 연결되며, 상기 트랜지스터 쌍(T4,T7)의 드레인은 상기 제 1 트랜지스터(T5)의 상기 드레인에 연결되며, 상기 트랜지스터 쌍(T4,T7)의 상기 게이트들과 상기 트랜지스터 쌍중 다른 하나(T7)의 드레인은 상기 제 2 트랜지스터(T8)의 드레인에 연결되며, 상기 또다른 트랜지스터(T9)의 드레인은 상기 출력단자 수단(OUT)에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  9. 제 7 항에서, 다른 전류미러회로(4)를 더 포함하되, 상기 또다른 전류미러회로(4)는 또다른 트랜지스터 쌍(T3,T6)을 포함하며, 상기 또다른 트랜지스터 쌍중 하나 (T6)는 상기 입력단자 수단(IN)과 상기 제 2 전원공급단자 수단(접지)간에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  10. 제 1 전원공급단자 수단(Vcc) 및 제 2 전원공급단자 수단(접지)과, 공통으로 연결된 베이스들을 갖는 제 1 트랜지스터(T5') 및 제 2 트랜지스터(T8')와, 상기 제1 및 제 2 트랜지스터(T5',T8')들의 각 에미터에 각각 연결되는 입력단자 수단(IN)과 또다른 단자 수단(T)을 포함하되, 정전압 레벨 (Va)에 따라 상기 입력단자 수단(IN)에 공급되는 입력신호 정전압레벨(Vref)에 따라 상기 또다른 단자수단(T)으로 부터 얻어지며, 그리고 제 2 전류(I2)가 상기 제 2 트랜지스터(T8')를 통해 흐르는 제 1 전류(I1)에 비례하여 상기 제 1 트랜지스터(T5')를 통해 흐르고, 제 2 전류(I2)의 값은 상기 또다른 단자 수단(T)과 상기 제 2 전원공급단자 수단(접지)간에 연결되는 가변저항(Rout)의 저항값과 상기 정전압 레벨 (Va)에 따라 결정되며 또한 상기 제1 및 제 2 트랜지스터 (T5', T8')들의 상기 베이스들에 공급되는 전압레벨은 상기 제 2 전류(I2)의 값에 따라 변동되며 또한 예정된 정전류는 상기 제 2 전류의 값에 따라 상기 출력단자 수단(OUT)으로부터 출력되도록 동작하는 전류미러회로(3')를 포함하는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  11. 제 10 항에서, 상기 제 1트랜지스터(T5')의 콜렉터는 상기 제1 및 제 2 트랜지스터(T5',T8')들의 상기 베이스들에 연결되며, 또한 상기 전류 미러회로(3')는 공통으로 연결된 베이스들을 갖는 한쌍의 트랜지스터(T4',T7')들과 또다른 트랜지스터들을 포함하되, 그 쌍의 트랜지스터들과 또다른 트랜지스터(T9')의 각 에미터는 상기 제 1 전원공급단자 수단(VCC)에 연결되며, 상기 트랜지스터 쌍중 하나(T4')의 콜렉터는 상기 제 1 트랜지스터(T5')의 상기 콜렉터에 연결되며, 상기 트랜지스터 쌍의 상기 베이스들과 상기 트랜지스터 쌍의 다른 것(T7')의 콜렉터는 상기 제 2 트랜지스터(T8')의 콜렉터에 연결되며, 상기 또다른 트랜지스터(T9')의 콜렉터는 상기 출력단자 수단(OUT)에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
  12. 제 10 항에서, 다른 전류미러회로(4)를 더 포함하되, 상기 다른 전류미러회로(4)는 또다른 트랜지스터 쌍(T3',T6')을 포함하며, 상기 또다른 트랜지스터 쌍중 하나 (T6')는 상기 입력단자 수단(IN)과 상기 제 2 전원공급단자 수단(접지)간에 연결되는 것이 특징인 개선된 부하 구동 특성을 갖는 반도체 직접회로.
KR1019860001990A 1985-03-18 1986-03-18 개선된 부하 구동특성을 갖는 반도체 직접회로 KR890004970B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP52478 1985-03-18
JP60-052478 1985-03-18
JP60052478A JPS61212907A (ja) 1985-03-18 1985-03-18 半導体集積回路

Publications (2)

Publication Number Publication Date
KR860007748A KR860007748A (ko) 1986-10-17
KR890004970B1 true KR890004970B1 (ko) 1989-12-02

Family

ID=12915829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860001990A KR890004970B1 (ko) 1985-03-18 1986-03-18 개선된 부하 구동특성을 갖는 반도체 직접회로

Country Status (5)

Country Link
US (1) US4697154A (ko)
EP (1) EP0195633B1 (ko)
JP (1) JPS61212907A (ko)
KR (1) KR890004970B1 (ko)
DE (1) DE3686498T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4792750A (en) * 1987-04-13 1988-12-20 Teledyne Industries, Inc. Resistorless, precision current source
JP2680815B2 (ja) * 1987-06-02 1997-11-19 日本電気株式会社 論理ゲート回路
US4825099A (en) * 1987-12-04 1989-04-25 Ford Microelectronics Feedback-controlled current output driver having reduced current surge
GB2214018A (en) * 1987-12-23 1989-08-23 Philips Electronic Associated Current mirror circuit arrangement
US4855618A (en) * 1988-02-16 1989-08-08 Analog Devices, Inc. MOS current mirror with high output impedance and compliance
IT1216481B (it) * 1988-02-29 1990-03-08 Sgs Thomson Microelectronics Potenza. dispositivo circuitale a basso assorbimento per comandare in accensione un transistore di
US5083079A (en) * 1989-05-09 1992-01-21 Advanced Micro Devices, Inc. Current regulator, threshold voltage generator
US5177374A (en) * 1990-10-03 1993-01-05 International Business Machines Corporation Current mode gate drive for power mos transistors
US5124632A (en) * 1991-07-01 1992-06-23 Motorola, Inc. Low-voltage precision current generator
US5412348A (en) * 1993-07-01 1995-05-02 Crystal Semiconductor, Inc. Compound triple cascoded mirror
DE69534914D1 (de) * 1995-01-31 2006-05-18 Cons Ric Microelettronica Spannungspegelverschiebungsverfahren und entsprechende Schaltung
TW307060B (en) * 1996-02-15 1997-06-01 Advanced Micro Devices Inc CMOS current mirror
JP3762510B2 (ja) * 1997-02-26 2006-04-05 シャープ株式会社 電流電圧変換回路の調整方法
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP3613940B2 (ja) 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP3482908B2 (ja) 1999-05-26 2004-01-06 日本電気株式会社 駆動回路、駆動回路システム、バイアス回路及び駆動回路装置
US6351182B1 (en) * 1999-08-02 2002-02-26 Ati International Srl Circuit and method for providing a reference voltage
JP3846293B2 (ja) * 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
JP3666423B2 (ja) * 2001-07-06 2005-06-29 日本電気株式会社 駆動回路
US6958651B2 (en) 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
RU172597U1 (ru) * 2017-04-07 2017-07-13 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Источник опорного напряжения и эталонного тока

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3701032A (en) * 1971-02-16 1972-10-24 Rca Corp Electronic signal amplifier
FR2494519A1 (fr) * 1980-11-14 1982-05-21 Efcis Generateur de courant integre en technologie cmos
JPS57204611A (en) * 1981-06-10 1982-12-15 Toshiba Corp Voltage follower circuit
US4450367A (en) * 1981-12-14 1984-05-22 Motorola, Inc. Delta VBE bias current reference circuit
US4477737A (en) * 1982-07-14 1984-10-16 Motorola, Inc. Voltage generator circuit having compensation for process and temperature variation

Also Published As

Publication number Publication date
EP0195633B1 (en) 1992-08-26
US4697154A (en) 1987-09-29
EP0195633A2 (en) 1986-09-24
KR860007748A (ko) 1986-10-17
EP0195633A3 (en) 1989-01-11
DE3686498T2 (de) 1993-01-21
JPS61212907A (ja) 1986-09-20
DE3686498D1 (de) 1992-10-01
JPH0332923B2 (ko) 1991-05-15

Similar Documents

Publication Publication Date Title
KR890004970B1 (ko) 개선된 부하 구동특성을 갖는 반도체 직접회로
US5525897A (en) Transistor circuit for use in a voltage to current converter circuit
US5266887A (en) Bidirectional voltage to current converter
US5404053A (en) Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth
EP0256729B1 (en) Amplifier circuit
JP2525346B2 (ja) 定電流源回路を有する差動増幅回路
US6384684B1 (en) Amplifier
EP0346011B1 (en) Amplifiers
US4524328A (en) MOS Power amplifier circuit
US4598215A (en) Wide common mode range analog CMOS voltage comparator
US5021730A (en) Voltage to current converter with extended dynamic range
US20050168284A1 (en) Operational amplifier with self control circuit for realizing high slew rate throughout full operating range
JP2793891B2 (ja) Ａｂ級プッシュプルドライブ回路
US6236195B1 (en) Voltage variation correction circuit
US4933643A (en) Operational amplifier having improved digitally adjusted null offset
WO1982002128A1 (en) Driver circuit having reduced cross-over distortion
US4749955A (en) Low voltage comparator circuit
US4446444A (en) CMOS Amplifier
US11742812B2 (en) Output pole-compensated operational amplifier
EP0528659B1 (en) Impedance multiplier
US4431971A (en) Dynamic operational amplifier
US20040051580A1 (en) Temperature-compensated current reference circuit
JPH0618293B2 (ja) 演算増幅器
US5162671A (en) Schmitt voltage comparator
JPS62290204A (ja) カスケ−ド回路を含む電子回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021122

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee