FR2668667A1 - Circuit et procede a faible distorsion pour echantillonner une tension d'entree. - Google Patents
Circuit et procede a faible distorsion pour echantillonner une tension d'entree. Download PDFInfo
- Publication number
- FR2668667A1 FR2668667A1 FR9109094A FR9109094A FR2668667A1 FR 2668667 A1 FR2668667 A1 FR 2668667A1 FR 9109094 A FR9109094 A FR 9109094A FR 9109094 A FR9109094 A FR 9109094A FR 2668667 A1 FR2668667 A1 FR 2668667A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- mosfet
- coupled
- sampling
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
Abstract
L'invention concerne un circuit d'échantillonnage à condensateur, à faible distorsion. Il comporte un transistor MOSFET (3) d'échantillonnage dont l'électrode de source reçoit une tension d'entrée (VE N T R E E ) variant avec le temps, devant être échantillonné. Le circuit comporte aussi un condensateur de réaction (21) du type bootstrap connecté entre l'électrode de grille du MOSFET (3) et un premier MOSFET (32) qui charge la première borne du condensateur à une première tension en réponse à un premier signal de commande (VA). Un second signal de commande retardé est appliqué à la grille d'un second MOSFET (24) dont le drain est connecté à une seconde borne du condensateur. Domaine d'application: commutateurs d'échantillonnage, etc.
Description
L'invention concerne des commutateurs d'échan-
tillonnage du type à transistor à effet de champ de structure MOS, ou transistors MOSFET, et en particulier un commutateur perfectionné d'échantillonnage à transistor MOSFET qui produit une résistance de canal constante RDS et évite ainsi la production d'une distorsion du signal échantillonné.
La figure 2 des dessins annexés et décrits ci-
après montre un commutateur analogique classique d'échan-
tillonnage qui comprend un transistor MOSFET 3 à canal N dont l'électrode de grille est connectée à +V, dont la source est connectée par un conducteur 2 de façon à recevoir une tension analogique d'entrée VENTREE et dont le drain est connecté par un condensateur 5 d'échantillonnage à un conducteur 7 Le conducteur 7 est connecté à un
circuit qui utilise la tension échantillonnée Un transis-
tor MOSFET 6 à canal N est un "transistor de mise à la masse" qui met à la masse une plaque du condensateur d'échantillonnage 5 pendant qu'il est chargé à VENTREE par
l'intermédiaire du transistor MOSFET 3 d'échantillonnage.
L'électrode de substrat du transistor MOSFET 3 est connectée à -V volt Un problème posé par le circuit de la figure 2 est que la tension de seuil grille-source (qui détermine partiellement la résistance de canal RDS du MOSFET 3) est très basse, -habituellement de seulement
quelques volts La tension grille-source varie considéra-
blement lorsque VENTREE varie entre + 5 volts et -5 volts.
Cette variation de la tension grille-source provoque une
variation de la résistance de canal du MOSFET 3 d'échantil-
lonnage En outre, la tension de seuil VENTREE du MOSFET 3 dépend fortement de la tension entre son électrode de
source et son électrode de substrat La tension source-
substrat varie considérablement lorsque VENTREE varie, introduisant d'autres variations dans la résistance de canal du MOSFET 3 d'échantillonnage en fonction de la tension d'entrée VENTREE Par conséquent, une valeur importante de distorsion harmonique est produite dans la forme échantillonnée de VENTREE qui est mémorisée sur le condensateur d'échantillonnage 5 par la charge de celui-ci à travers la résistance de canal RDS du MOSFET 3 d'échan- tillonnage Par conséquent, si le conducteur 7 est connecté
au réseau de condensateur d'un convertisseur numérique-
analogique à condensateurs (CNAC), la distorsion harmonique produit des erreurs dans la tension numérique de sortie produite par le CNAC pour représenter la tension analogique d'entrée VENTREE variant avec le temps Des "portes de transmission" CMOS classiques produisent une distorion
harmonique d'une façon tout à fait similaire.
Un objet de l'invention est donc de procurer un
dispositif d'échantillonnage à MOSFET qui évite l'introduc-
tion d'une distorsion harmonique dans une représentation
échantillonnée d'une tension analogique d'entrée.
Un autre objet de l'invention est de procurer un dispositif d'échantillonage à MOSFET qui maintient sa résistance de canal sensiblement constante lors de
variations de la tension analogique d'entrée échantil-
lonnée. Un autre objet de l'invention est de procurer un commutateur analogique d'échantillonnage pour un CNAC
qui réduit la distorsion harmonique.
Brièvement décrite et selon une forme de
réalisation, l'invention procure un circuit d'échantillon-
nage de tension à faible distorsion comprenant un transis-
tor MOSFET d'échantillonnage dont l'électrode de source reçoit une tension d'entrée variant avec le temps, à échantillonner Un condensateur d'échantillonnage est connecté par une première borne à l'électrode de drain du transistor MOSFET d'échantillonnage et par une seconde borne à électrode de drain d'un transistor MOSFET de mise à la masse Un condensateur de réaction du type bootstrap est connecté par une première borne à l'électrode de grille du condensateur MOSFET d'échantillonnage et à un premier
transistor MOSFET qui charge la première borne du conden-
sateur de réaction et l'électrode de grille du transistor MOSFET d'échantillonnage à une première tension Le premier transistor MOSFET charge la première borne du condensateur de réaction du type bootstrap et l'électrode de grille du transistor MOSFET d'échantillonnage en réponse à un premier signal de commande Un second signal de commande, retardé10 par rapport au premier, est appliqué à la grille d'un second transistor MOSFET dont l'électrode de drain est
connectée à une seconde borne du condensateur de réaction.
Le signal de commande retardé maintient conducteur le second transistor MOSFET jusqu'à l'achèvement de la charge
de l'électrode de grille du transistor MOSFET d'échantil-
lonnage et de la première borne du condensateur d'échantil-
lonnage Puis un second signal de commande rend conducteur un troisième transistor MOSFET, survoltant les première et seconde bornes du condensateur de réaction Le second signal de commande est supprimé de la base du troisième transistor MOSFET, isolant électriquement l'électrode de grille du transistor MOSFET d'échantillonnage Des variations de la tension d'entrée variant avec le temps sont couplées par la capacité grille-source du MOSFET d'échantillonnage à son électrode de grille La tension d'entrée est appliquée simultanément à un circuit à charge de source dont la sortie est couplée par une porte de transmission CMOS à l'électrode de corps du MOSFET d'échantillonnage, afin que l'effet de corps du MOSFET d'échantillonnnage soit maintenu constant Le circuit décrit évite la distorsion harmonique due à une modulation de la résistance de canal du MOSFET d'échantillonnage en
maintenant la tension grille-source et la tension source-
électrode de corps sensiblement indépendantes de la tension
d'entrée.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple nullement limitatif et sur lesquels: la figure 1 est un schéma d'un circuit de commutateur d'échantillonnage à MOSFET selon l'invention; la figure 2 est un schéma d'un circuit d'un commutateur d'échantillonnage à MOSFET classique; et la figure 3 est un diagramme des temps utile à
la description du fonctionnement du circuit de la figure 1.
En référence à présent à la figure 1, un circuit 1 d'échantillonnage de tension comprend un conducteur d'entrée 2 recevant une tension analogique d'entrée VENTREE variant avec le temps La tension VENTREE est connectée à l'électrode de source d'un transistor MOSFET 3 d'échantillonnage à canal N (L'homme de l'art
reconnaîtra que l'électrode "source" est affectée arbi-
trairement sur la figure 1; les désignations source et
drain d'électrodes d'un transistor MOSFET sont inter-
changeables, la première à la tension la plus haute pour un transistor MOSFET à canal N (et à la tension la plus basse pour un transistor MOSFET à canal P) fonctionnant en tant
que source et l'autre fonctionnant en tant que drain).
L'électrode de drain du transistor MOSFET 3 d'échantillon-
nage est connectée par un conducteur 4 à une plaque d'un condensateur 5 d'échantillonnage dont l'autre plaque est connectée par un conducteur 7 à l'électrode de drain d'un transistor MOSFET 6 de mise à la masse à canal N et également à une entrée d'un circuit utilisateur tel qu'un
réseau 10 de condensateurs d'un convertisseur numérique-
analogique à condensateurs (CNAC).
L'électrode de corps ou de substrat du MOSFET 3 d'échantillonnage est connectée par un conducteur 16 à une borne d'une porte de transmission CMOS comprenant un transistor MOSFET 14 à canal P et un transistor MOSFET 15 à canal N L'autre borne de la porte 14, 15 de transmission CMOS est connectée par un conducteur 12 à l'électrode de source et à l'électrode de corps d'un transistor MOSFET 11 à charge de source, à canal N dont l'électrode de drain est connectée à +V La grille du MOSFET 11 est connectée au conducteur 2 Une source 13 de courant connectée au conducteur 12 détermine le courant de la source du MOSFET
11 à charge de source.
Un signal de temps VA, dont la forme d'onde est montrée sur la figure 3, est appliqué à l'électrode de grille du transistor MOSFET 14 de la porte de transmission, à canal P, et également à l'électrode de grille d'un transistor MOSFET 18 à canal N dont la source est connectée à -V et dont le drain est connecté à un conducteur 16 Le complément de VA, à savoir VA, est appliqué à l'électrode de grille du MOSFET 15 de la porte de transmission à canal N.
L'électrode de grille du MOSFET 3 d'échantil-
lonnage est connectée par un conducteur 20 à une plaque d'un condensateur 21 de réaction de type bootstrap, de 2,0 picofarads, dont l'autre plaque est connectée par un conducteur 22 à la source d'un transistor MOSFET 23 à canal N et au drain d'un transistor MOSFET 24 à canal N La grille du MOSFET 23 est connectée de façon à recevoir un second signal de commande VB dont la forme d'onde est montrée sur la figure 3, et le drain du MOSFET 23 est
connecté à +V L'électrode de grille du MOSFET 24 est connectée par un conducteur 25 à la sortie d'un inverseur CMOS 26 et à une plaque d'un condensateur 27 de 1,2 pico-30 farad dont l'autre plaque est connectée à la masse.
L'électrode source du MOSFET 24 est connectée à -V.
L'entrée de l'inverseur 26 est connectée par un conducteur 30 à la sortie d'un inverseur CMOS 31 L'entrée de l'inverseur CMOS 31 est connectée de façon à recevoir le signal VA qui est également appliqué à l'entrée d'un inverseur CMOS 33 A, 33 B L'inverseur CMOS 33 A, 33 B comprend un transistor MOSFET 33 B à canal N dont la source est connectée à -V et dont le drain est connecté à l'électrode de drain d'un transistor MOSFET 33 A à canal P La source du MOSFET 33 A est connectée à la masse plutôt qu'à +V Les drains des MOSFET de rappel au potentiel haut des inver- seurs CMOS 26 et 31 sont connectés à +V, comme indiqué par les symboles des inverseurs, donnés précédemment et sur la
figure 1.
Le conducteur 30 est connecté à l'électrode de grille d'un transistor MOS 32 à charge de source, à canal N, dont le drain est connecté à +V et la source est connectée au conducteur 20 L'électrode de corps du MOSFET 32 est connectée à la sortie de l'inverseur 33 A, 33 B.
Pour la description suivante du fonctionnement
du circuit d'échantillonnage 1, on suppose que +V est égal à + 5 volts et que -V est égal à -5 volts Initialement,
lorsque le circuit 1 est dans son mode de non-
échantillonnage, VA est à + 5 volts et VB est à -5 volts, comme montré sur la figure 3 Le MOSFET 18 est conducteur et l'électrode de corps (c'est-à-dire l'électrode de caisson P) du MOSFET 3 est à -V volt Durant le mode de non-échantillonnage, il est souhaitable que l'électrode de corps du MOSFET 3 d'échantillonnage soit à -V volts pour empêcher une polarisation dans le sens direct de la diode
source-substrat.
La tension sur le conducteur 30 est initiale- ment de -V volts, et le MOSFET 32 est bloqué Sa tension d'électrode de corps, connectée à la sortie de l'inverseur 33 A, 33 B, est également à -V volts Le MOSFET 23 est initialement bloqué, car VB est à -V volts Le MOSFET 24 est conducteur, connectant électriquement le conducteur
22 à -V.
La première chose qui se produit durant une opération d'échantillonnage est que VA subit une transition 39 (figure 3) de + 5 volts à -5 volts La capacité C 2 du
condensateur 27, qui est d'environ 1,2 picofarad, conjoin-
tement à la résistance d'un transistor MOSFET de rappel au potentiel bas, interne à l'inverseur 26, produit un retard
d'environ 30 nanosecondes avant le blocage du MOSFET 24.
Durant ce temps de retard, la tension sur le conducteur 30 s'élève à +V volts, rendant conducteur le transistor MOSFET 32 Le MOSFET 19 est bloqué, après avoir été précédemment maintenu conducteur et maintenant le conducteur 20 à -V volts, tandis que VA était à + 5 volts Le conducteur 20 est alors rappelé au potentiel haut, à moins d'une tension de seuil de +V volts La tension de seuil du MOSFET 32 est supposée être d'un volt Etant donné que +V est de 5 volts, la tension sur le conducteur 20 s'élève rapidement à + 4 volts, chargeant le condensateur 21 et la grille du MOSFET 3 d'échantillonnage à + 4 volts durant le retard établi par l'inverseur 26 et le condensateur 27 Le MOSFET 24 est ensuite bloqué, permettant au conducteur 22 de
"flotter" électriquement.
Les MOSFET 14 et 15 de la porte de transmission deviennent conducteurs lorsque VA passe à zéro, et le MOSFET 18 se bloque La tension sur le conducteur 12 est alors à VENTREE moins la tension de seuil VENTREE du MOSFET 11 à charge de source, et cette tension est appliquée directement au conducteur 16 de caisson P, maintenant ainsi
une tension source-corps constante sur le MOSFET d'échan-
tillonnage 3.
Ensuite, VB subit une transmission 40 (figure
3) de -5 volts à + 5 volts, rendant conducteur le MOSFET 23.
Ceci amène le conducteur 22 et la plaque connectée du condensateur 21 de réaction de type bootstrap à s'élever de la masse à + 5 volts moins la tension de seuil de 1 volt du MOSFET 23, c'est-à-dire à environ + 4 volts Ceci amène la tension présente sur le conducteur 20 à être survoltée de + 4 volts à environ + 8 volts, bloquant complètement le MOSFET 32 Ensuite, la tension VB subit une transition 41
de +V volts à -V volts, bloquant le MOSFET 23 Le conduc-
teur 22 est alors de nouveau en flottement électrique Le
conducteur 20 est donc également en flottement électrique.
Ensuite, toutes variations de VENTREE sont couplées de façon capacitive par la capacité grille-source CGS depuis le conducteur 2 au conducteur 20, car la charge ne peut pas s'écouler ailleurs Par conséquent, la capacité grille-source du MOSFET 3 d'échantillonnage reste constante malgré les variations de VENTREE Le condensateur 5 d'échantillonnage est donc chargé par le courant circulant depuis VENTREE à travers la source, la résistance de canal et le drain du MOSFET 3 d'échantillonnage, en supposant que le MOSFET 6 est maintenu dans l'état conducteur par un circuit d'utilisation (non représenté), tel que celui associé à un réseau 10 de condensateurs d'un convertisseur
numérique-analogique à condensateurs, ou tel qu'un inté-
grateur à condensateurs commutés.
Par conséquent, le circuit d'échantillonnage de tension de la figure 1 maintient constante la résistance de canal RDS du MOSFET 3 d'échantillonnage en maintenant à la
fois VGS et VSB constantes durant des opérations d'échan-
tillonnage de la tension d'entrée malgré des variations de VENTREE Les distorsions harmoniques des représentations de VENTREE mémorisées sur le condensateur 5 d'échantillonnage
sont ainsi fortement réduites.
Les formes d'ondes de VENTREE et les tensions V 20, V 16 et V 22 apparaissant sur les conducteurs 20, 16 et
22, respectivement, sont montrées sur la figure 3.
Il convient de noter que la forte valeur de 2,0 picofarads du condensateur '21 de réaction du type bootstrap, nécessaire pour assurer la division capacitive de la tension, n'apparaît pas aux bornes du condensateur 21, et qu'une capacité équivalente, constituée des capacités parasites 36 et 37 du MOSFET d'échantillonnage 3 et du MOSFET 23, élève la tension sur le conducteur 22, de la masse jusqu'à environ + 4 volts Ceci assure le niveau le plus élevé sur le conducteur 20 et la résistance de canal
la plus basse RDS du MOSFET 3 durant l'échantillonnage.
La raison pour laquelle l'électrode de corps du MOSFET 32 est connectée à la sortie de l'inverseur 33 A, 33 B est de réduire la tension de polarisation inverse aux bornes d'une diode constituée de l'électrode de source de type N du NOSFET 32 et de la région de caisson de type P dans laquelle elle est formée lorsque la tension sur le noeud 20 est élevée à environ + 8 volts Cette tension inverse de polarisation serait de 13 volts, ce qui est trop proche de la tension de claquage inverse sourcecorps pour
pouvoir être admis.
Il va de soi que de nombreuses modifications peuvent être apportées au circuit décrit et représenté sans
sortir du cadre de l'invention.
Claims (6)
1 Circuit à faible distorsion pour l'échantil-
lonnage d'une tension d'entrée, caractérisé en ce qu'il comporte un transistor d'échantillonnage ( 3) à effet de champ, du type MOSFET, ayant des électrodes de source, de drain, de grille et de corps, l'électrode de source recevant la tension d'entrée (VENTREE), un condensateur ( 5) d'échantillonnage dont une première borne est couplée à l'électrode de drain et dont une seconde borne est connectée à un transistor MOSFET ( 6) de mise à la masse, un condensateur ( 21) de réaction du type bootstrap ayant une première borne couplée par un premier conducteur ( 20) à
l'électrode de grille du transistor MOSFET d'échantillon-
nage, des premiers moyens couplés par le premier conducteur
à l'électrode de grille du transistor MOSFET d'échantillon-
nage pour charger la première borne du condensateur de réaction et l'électrode de grille à une première tension, les premiers moyens produisant un état de haute impédance sur le premier conducteur lorsque la première tension est atteinte, des deuxièmes moyens couplés à la seconde borne du condensateur de réaction pour appliquer une seconde tension à la seconde borne du condensateur de réaction durant la charge de la première borne du condensateur de réaction, des troisièmes moyens destinés à appliquer une troisième tension à la seconde borne du condensateur de réaction pour produire sur le premier conducteur une tension égale à la première tension augmentée de la différence entre les troisième et deuxième tensions, les troisièmes moyens étant destinés à produire ensuite un état de haute impédance sur la seconde borne du condensateur de réaction, des variations de la tension d'entrée étant appliquées par couplage capacitif au premier conducteur au moyen d'une capacité grille-source du transistor MOSFET d'échantillonnage, et un amplificateur tampon à gain unité ayant une entrée couplée à la tension d'entrée et une il sortie couplée à l'électrode de corps du transistor MOSFET d'échantillonnage, de façon que la tension grille-source et
la tension source-corps du transistor MOSFET d'échantillon-
nage, et donc la résistance de canal du transistor MOSFET d'échantillonnage, soient sensiblement indépendantes des
variations de la tension d'entrée.
2 Circuit à faible distorsion selon la revendication 1, caractérisé en ce que les premiers moyens comprennent un premier transistor MOSFET ( 32) ayant une électrode de grille couplée à un premier signal de commande (VA) et une électrode de source couplée au premier conducteur. 3 Circuit à faible distorsion selon la revendication 2, caractérisé en ce que les premiers moyens comprennent un premier inverseur CMOS ( 31) ayant une entrée couplée au premier signal de commande et une sortie couplée
à l'électrode de grille du premier transistor MOSFET.
4 Circuit à faible distorsion selon la revendication 3, caractérisé en ce que les premiers moyens comprennent un second inverseur CMOS ( 33 A, 33 B) ayant une entrée couplée à la première tension de commande et une sortie couplée à une électrode de corps du premier transistor MOSFET, le second inverseur CMOS comprenant un transistor MOSFET de rappel au potentiel haut, à canal P, ayant une électrode de source couplée à un conducteur de masse. Circuit à faible distorsion selon la revendication 2, caractérisé en ce que les deuxièmes moyens comprennent un deuxième transistor MOSFET ( 24) ayant une électrode de source couplée à un conducteur d'une première tension d'alimentation (-V), une électrode de drain couplée à la seconde borne du condensateur de réaction et une électrode de grille couplée à un signal retardé par rapport au premier signal de commande pour bloquer le deuxième transistor MOSFET après que le premier conducteur
a été chargé à la première tension.
6 Circuit à faible distorsion selon la revendication 5, caractérisé en ce que les troisièmes moyens comprennent un troisième transistor MOSFET ( 23) ayant une source couplée à la seconde borne du condensateur de réaction et une électrode de grille couplée à un second signal de commande (VB) qui apparaît après le signal retardé pour appliquer la troisième tension à la seconde borne du condensateur de réaction, le troisième signal de commande bloquant le troisième transistor MOSFET après que
la troisième tension a été atteinte.
7 Circuit à faible distorsion selon la revendication 1, caractérisé en ce que l'amplificateur tampon à gain unité comprend un transistor MOSFET ( 11) à charge de source ayant une électrode de grille couplée à la tension d'entrée et une électrode de source couplée à
l'électrode de corps du transistor MOSFET d'échantillon-
nage. 8 Circuit à faible distorsion selon la revendication 7, caractérisé en ce que la source du transistor MOSFET à charge de source est couplée à l'électrode de corps du transistor MOSFET d'échantillonnage au moyen d'une porte de transmission CMOS ( 14, 15) commandée par le premier signal de commande, le circuit à faible distorsion comprenant un transistor MOSFET ( 18) ayant une électrode de grille couplée au premier signal de commande, une électrode de source couplée à un conducteur de tension d'alimentation et une électrode de drain couplée
à l'électrode de corps du transistor MOSFET d'échantillon-
nage.
9 Procédé à faible distorsion pour échantil-
lonner une tension d'entrée (VENTREE), caractérisé en ce qu'il consiste: (a) à appliquer la tension d'entrée à une
électrode de source d'un transistor MOSFET ( 3) d'échantil-
lonnage et à une entrée d'un amplificateur tampon à gain unité; (b) à appliquer un signal de sortie produit par l'amplificateur tampon à gain unité à une électrode corps du transistor MOSFET d'échantillonnage; (c) à appliquer un premier signal de commande (VA) à une électrode de grille d'un premier transistor MOSFET ( 32) ayant une électrode de source couplée à une électrode de grille du transistor MOSFET d'échantillonnage et à une première borne d'un condensateur ( 21) de réaction du type bootstrap pour charger l'électrode de grille du transistor MOSFET d'échantillonnage et la première borne à une première tension; (d) à appliquer une tension à une électrode de grille d'un deuxième transistor MOSFET ( 24) ayant une électrode de source couplée à un conducteur de tension d'alimentation (-V) pour maintenir le deuxième transistor MOSFET dans un état conducteur durant l'étape (c), puis à appliquer une autre tension à l'électrode de grille du deuxième transistor MOSFET pour le bloquer après que la première tension a été atteinte; (e) à appliquer une troisième tension de commande (VB) à une électrode de grille d'un troisième transistor MOSFET ( 23) ayant une électrode de source couplée à la seconde borne du condensateur de réaction pour élever la tension de la seconde borne du condensateur de réaction d'une seconde tension afin de survolter la tension
de l'électrode de grille du transistor MOSFET d'échantil-
lonnage, puis à supprimer la troisième tension de commande pour bloquer le troisième transistor MOSFET; et (f) à appliquer par couplage des variations de la tension d'entrée sur l'électrode de grille du transistor
MOSFET d'échantillonnage au moyen d'une capacité grille-
source du transistor MOSFET d'échantillonnage, afin que la tension grille-source et la tension source-corps du transistor MOSFET d'échantillonnage restent sensiblement constantes et que la résistance de canal du transistor MOSFET d'échantillonnage soit sensiblement indépendante de
la tension d'entrée.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/602,705 US5084634A (en) | 1990-10-24 | 1990-10-24 | Dynamic input sampling switch for CDACS |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2668667A1 true FR2668667A1 (fr) | 1992-04-30 |
Family
ID=24412457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9109094A Withdrawn FR2668667A1 (fr) | 1990-10-24 | 1991-07-18 | Circuit et procede a faible distorsion pour echantillonner une tension d'entree. |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5084634A (fr) |
| JP (1) | JPH05151795A (fr) |
| DE (1) | DE4125411A1 (fr) |
| FR (1) | FR2668667A1 (fr) |
| GB (1) | GB2249233A (fr) |
Families Citing this family (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5172019A (en) * | 1992-01-17 | 1992-12-15 | Burr-Brown Corporation | Bootstrapped FET sampling switch |
| GB2298979B (en) * | 1992-09-08 | 1997-03-26 | Fujitsu Ltd | Analog-to-digital converters |
| GB9218987D0 (en) * | 1992-09-08 | 1992-10-21 | Fujitsu Ltd | Voltage storage circuits |
| GB2283626B (en) * | 1993-11-05 | 1998-02-18 | Motorola Inc | Driver circuits |
| US5422583A (en) * | 1994-03-08 | 1995-06-06 | Analog Devices Inc. | Back gate switched sample and hold circuit |
| US5500612A (en) * | 1994-05-20 | 1996-03-19 | David Sarnoff Research Center, Inc. | Constant impedance sampling switch for an analog to digital converter |
| US5638072A (en) * | 1994-12-07 | 1997-06-10 | Sipex Corporation | Multiple channel analog to digital converter |
| GB2301720B (en) * | 1995-06-01 | 2000-05-24 | Motorola Inc | A MOS switching circuit |
| JPH09134970A (ja) * | 1995-09-08 | 1997-05-20 | Sharp Corp | サンプリング回路および画像表示装置 |
| US5650744A (en) * | 1996-02-20 | 1997-07-22 | Vlsi Technology, Inc. | Charge neutralizing system for circuits having charge injection problems and method therefor |
| US5872469A (en) * | 1996-04-05 | 1999-02-16 | Analog Devices, Inc. | Switched capacitor circuit adapted to store charge on a sampling capacitor related to a sample for an analog signal voltage and to subsequently transfer such stored charge |
| US5945872A (en) * | 1997-11-06 | 1999-08-31 | Analog Devices, Inc. | Two-phase boosted CMOS switch drive technique and circuit |
| US6118326A (en) * | 1997-11-06 | 2000-09-12 | Analog Devices, Inc. | Two-phase bootstrapped CMOS switch drive technique and circuit |
| US6072355A (en) * | 1998-01-22 | 2000-06-06 | Burr-Brown Corporation | Bootstrapped CMOS sample and hold circuitry and method |
| FR2793970B1 (fr) | 1999-05-20 | 2001-08-31 | St Microelectronics Sa | Procede de commande d'un commutateur d'un dispositif de capacite commutee, et dispositif de capacite commutee correspondant |
| JP2001110195A (ja) * | 1999-10-08 | 2001-04-20 | Agilent Technologies Japan Ltd | トラックアンドホールド回路 |
| JP2001126492A (ja) * | 1999-10-27 | 2001-05-11 | Agilent Technologies Japan Ltd | トラックアンドホールド回路 |
| US6265911B1 (en) * | 1999-12-02 | 2001-07-24 | Analog Devices, Inc. | Sample and hold circuit having improved linearity |
| US6310565B1 (en) * | 2000-02-03 | 2001-10-30 | Lucent Technologies Inc. | Sampling switch having an independent “on” impedance |
| US6329848B1 (en) | 2000-04-27 | 2001-12-11 | Maxim Integrated Products, Inc. | Sample and hold circuits and methods |
| US6798269B2 (en) * | 2000-07-25 | 2004-09-28 | Stmicroelectronics S.R.L. | Bootstrap circuit in DC/DC static converters |
| US6486816B2 (en) * | 2001-04-03 | 2002-11-26 | Texas Instruments Incorporated | CDAC operation at low supply voltages |
| US6525574B1 (en) * | 2001-09-06 | 2003-02-25 | Texas Instruments Incorporated | Gate bootstrapped CMOS sample-and-hold circuit |
| DE60308346D1 (de) * | 2003-07-03 | 2006-10-26 | St Microelectronics Srl | Mit Spannungserhöhung betriebene Abtastschaltung und zugehöriges Ansteuerverfahren |
| US7123038B1 (en) * | 2003-12-17 | 2006-10-17 | Sun Microsystems, Inc. | Method and apparatus for performing on-chip sampling over an extended voltage range |
| JP4128545B2 (ja) | 2004-05-20 | 2008-07-30 | 富士通株式会社 | サンプリングスイッチ |
| US7453291B2 (en) * | 2004-09-09 | 2008-11-18 | The Regents Of The University Of California | Switch linearized track and hold circuit for switch linearization |
| JP5030088B2 (ja) * | 2007-03-20 | 2012-09-19 | 株式会社半導体理工学研究センター | トラックアンドホールド回路 |
| JP5018245B2 (ja) * | 2007-05-31 | 2012-09-05 | 株式会社日立製作所 | アナログスイッチ |
| US7728650B2 (en) * | 2007-06-15 | 2010-06-01 | Qualcomm Incorporated | Switches with passive bootstrap of control signal |
| US7830199B2 (en) * | 2008-07-02 | 2010-11-09 | Analog Devices, Inc. | Dynamically-driven deep n-well circuit |
| US7928794B2 (en) * | 2008-07-21 | 2011-04-19 | Analog Devices, Inc. | Method and apparatus for a dynamically self-bootstrapped switch |
| US8289066B2 (en) * | 2009-12-30 | 2012-10-16 | Stmicroelectronics Asia Pacific Pte Ltd. | Gate control circuit for high bandwidth switch design |
| US8248283B2 (en) | 2010-06-11 | 2012-08-21 | Texas Instruments Incorporated | Multi-channel SAR ADC |
| US8115518B1 (en) * | 2010-08-16 | 2012-02-14 | Analog Devices, Inc. | Integrated circuit for reducing nonlinearity in sampling networks |
| US8786318B2 (en) * | 2011-06-08 | 2014-07-22 | Linear Technology Corporation | System and methods to improve the performance of semiconductor based sampling system |
| JP5700707B2 (ja) * | 2012-03-28 | 2015-04-15 | 旭化成エレクトロニクス株式会社 | ブートストラップスイッチ回路 |
| US8994439B2 (en) * | 2012-04-19 | 2015-03-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, image display device, storage device, and electronic device |
| US8710896B2 (en) | 2012-05-31 | 2014-04-29 | Freescale Semiconductor, Inc. | Sampling switch circuit that uses correlated level shifting |
| US9106210B2 (en) * | 2013-03-14 | 2015-08-11 | Analog Devices, Inc. | Low-distortion programmable capacitor array |
| CN103346765A (zh) * | 2013-07-09 | 2013-10-09 | 东南大学 | 一种栅源跟随采样开关 |
| US9378844B2 (en) * | 2013-07-31 | 2016-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor whose gate is electrically connected to capacitor |
| US9362914B2 (en) * | 2014-05-13 | 2016-06-07 | Mediatek Inc. | Sampling circuit for sampling signal input and related control method |
| US9473165B2 (en) * | 2014-08-21 | 2016-10-18 | Qualcomm Incorporated | Reducing signal dependence for CDAC reference voltage |
| US10295572B1 (en) | 2018-04-12 | 2019-05-21 | Nxp Usa, Inc. | Voltage sampling switch |
| TWI789249B (zh) * | 2022-02-22 | 2023-01-01 | 瑞昱半導體股份有限公司 | 靴帶式開關 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3983414A (en) * | 1975-02-10 | 1976-09-28 | Fairchild Camera And Instrument Corporation | Charge cancelling structure and method for integrated circuits |
| JPS55163694A (en) * | 1979-06-01 | 1980-12-19 | Fujitsu Ltd | Sample holding circuit |
| JPS609370B2 (ja) * | 1980-12-24 | 1985-03-09 | 富士通株式会社 | バッファ回路 |
| JPS5894232A (ja) * | 1981-11-30 | 1983-06-04 | Toshiba Corp | 半導体アナログスイッチ回路 |
| JPS58121809A (ja) * | 1982-01-14 | 1983-07-20 | Toshiba Corp | 増幅回路 |
| JPS5919436A (ja) * | 1982-07-26 | 1984-01-31 | Toshiba Corp | 転送回路 |
| US4651037A (en) * | 1983-06-07 | 1987-03-17 | Nec Corporation | Precision analog switching circuit employing MOS transistors |
| JPS59231915A (ja) * | 1983-06-15 | 1984-12-26 | Nec Corp | 半導体装置 |
| US4595845A (en) * | 1984-03-13 | 1986-06-17 | Mostek Corporation | Non-overlapping clock CMOS circuit with two threshold voltages |
| SU1274147A1 (ru) * | 1985-01-07 | 1986-11-30 | Новосибирский электротехнический институт связи им.Н.Д.Псурцева | Электронный ключ |
| JPS6350208A (ja) * | 1986-08-20 | 1988-03-03 | Sony Corp | スイツチ回路 |
| US4804870A (en) * | 1987-08-07 | 1989-02-14 | Signetics Corporation | Non-inverting, low power, high speed bootstrapped buffer |
| JPH0756931B2 (ja) * | 1988-04-18 | 1995-06-14 | 三菱電機株式会社 | 閾値制御型電子装置およびそれを用いた比較器 |
-
1990
- 1990-10-24 US US07/602,705 patent/US5084634A/en not_active Expired - Lifetime
-
1991
- 1991-06-17 GB GB9112983A patent/GB2249233A/en not_active Withdrawn
- 1991-07-18 FR FR9109094A patent/FR2668667A1/fr not_active Withdrawn
- 1991-07-30 JP JP3190301A patent/JPH05151795A/ja active Pending
- 1991-07-31 DE DE4125411A patent/DE4125411A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05151795A (ja) | 1993-06-18 |
| GB2249233A (en) | 1992-04-29 |
| DE4125411A1 (de) | 1992-04-30 |
| GB9112983D0 (en) | 1991-08-07 |
| US5084634A (en) | 1992-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2668667A1 (fr) | Circuit et procede a faible distorsion pour echantillonner une tension d'entree. | |
| FR2693327A1 (fr) | Circuit de commutation de haute tension. | |
| FR2474228A1 (fr) | Circuit echantillonneur-bloqueur differentiel monolithique | |
| CH633670B5 (fr) | Circuit oscillateur a onde rectangulaire pour la mesure du temps. | |
| JP2804764B2 (ja) | 動作モードの間で切換え可能な増幅器装置 | |
| EP0562905B1 (fr) | Circuit à retard variable | |
| FR2673494A1 (fr) | Module de commutation, matrice de commutateurs et systeme de commutation d'impulsion de grande intensite. | |
| EP0328465A1 (fr) | Circuit de commande de grille d'un transistor MOS de puissance fonctionnant en commutation | |
| FR2581811A1 (fr) | Module multiplexeur numerique a n entrees et multiplexeur a n2 entrees incorporant de tels modules | |
| FR2490042A1 (fr) | Dispositif de commutation analogique electronique | |
| FR2650930A1 (fr) | Dispositif pour mettre en oeuvre un dispositif a transfert de charge | |
| EP0737003A1 (fr) | Amplificateur de lecture de registre CCD | |
| US20040135070A1 (en) | Control of a photosensitive cell | |
| FR2538193A1 (fr) | Interface de sortie pour circuit logique a trois etats dans un circuit integre a transistors mos | |
| EP0549043A1 (fr) | Circuit intégré comprenant un amplificateur à gain variable | |
| FR2591831A1 (fr) | Circuit de commande rapide de transistors a effet de champ de puissance | |
| EP0182679B1 (fr) | Dispositif photosensible à transfert de ligne muni d'amplificateurs de contre-réaction | |
| EP0308293B1 (fr) | Dispositif de commande de la puissance de sortie d'un amplificateur fonctionnant en classe C | |
| EP0142520A1 (fr) | Circuit permettant d'ameliorer la vitesse de changement de commutation d'amplificateurs operationnels. | |
| EP1074996B1 (fr) | Echantillonneur-bloqueur | |
| EP0745996A2 (fr) | Générateur de rampe numérique | |
| FR2682801A1 (fr) | Circuit pour produire une tension d'alimentation en courant interne dans un dispositif de memoire a semiconducteurs. | |
| FR2582173A1 (fr) | Circuit integre de conversion numerique-analogique n/a muni d'un dispositif de reduction de pics de commutation | |
| FR3103581A1 (fr) | Pompe de charge | |
| FR2646973A1 (fr) | Amplificateur a gain unite et procede pour ameliorer la vitesse de variation de la tension de sortie et la bande passante d'un tel amplificateur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |