FR2682801A1 - Circuit pour produire une tension d'alimentation en courant interne dans un dispositif de memoire a semiconducteurs. - Google Patents
Circuit pour produire une tension d'alimentation en courant interne dans un dispositif de memoire a semiconducteurs. Download PDFInfo
- Publication number
- FR2682801A1 FR2682801A1 FR9200187A FR9200187A FR2682801A1 FR 2682801 A1 FR2682801 A1 FR 2682801A1 FR 9200187 A FR9200187 A FR 9200187A FR 9200187 A FR9200187 A FR 9200187A FR 2682801 A1 FR2682801 A1 FR 2682801A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- peripheral
- circuit
- generator
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
Un générateur de tension d'alimentation interne utilisé dans un dispositif de mémoire à semiconducteurs comportant un circuit périphérique et un réseau de cellules de mémoire comprend: un générateur de tension de référence (21) pour convertir une tension d'alimentation externe XVcc en une première tension; un générateur de tension de référence périphérique (30) pour comparer la première tension avec une deuxième tension pour déterminer le niveau de tension de la deuxième tension; un générateur de tension de référence de réseau (40) pour comparer la première tension avec une troisième tension pour déterminer le niveau de tension de la troisième tension; un générateur de courant périphérique (22) pour comparer la deuxième tension avec une tension délivrée au circuit périphérique pour déterminer la tension délivrée au circuit périphérique; et un générateur de courant de réseau (23) pour comparer la troisième tension avec une tension délivrée au réseau de cellules de mémoire pour déterminer la tension délivrée au réseau de cellules de mémoire. Le circuit périphérique et le réseau de cellules de mémoire sont ainsi alimentés indépendamment l'un de l'autre.
Description
CIRCUIT POUR PRODUIRE UNE TENSION D'ALIMENTATION
EN COURANT INTERNE DANS UN DISPOSITIF DE MEMOIRE
A SEMICONDUCTEURS
La présente invention se rapporte d'une manière générale à un dispositif de mémoire à semiconducteurs et d'une manière plus précise, bien que non exclusivement, à un circuit pour produire une tension d'alimentation en courant interne pour utilisation dans des dispositifs de
mémoire à semiconducteurs.
A mesure que la densité des dispositifs de mémoire à semiconducteurs récents devient de plus en plus élevée, la place occupée par les transistors utilisés dans le dispositif à semiconducteurs devient plus petite En raison de cette réduction de taille, les transistors peuvent en général induire à partir de là les porteurs de charge excités, de sorte que leurs caractéristiques peuvent être détériorées En outre, la tension d'alimentation en courant interne utilisée pour les transistors doit être abaissée en raison de la réduction de taille des transistors Pour satisfaire ces nécessités, dans un dispositif de mémoire à semiconducteurs général, la tension d'alimentation en courant externe doit être abaissée jusqu'à un niveau approprié pour le dispositif de mémoire à semiconducteurs interne, et dans la pratique, habituellement, un circuit est utilisé à cette fin pour la plupart des dispositifs de
mémoire à semiconducteurs.
En se référant à la figure 1, un convertisseur d'alimentation de tension classique comporte un générateur de tension de référence 11 qui reçoit la tension d'alimentation externe X Vcc et qui produit à partir de là une tension de référence qui est délivrée à la fois à un générateur de courant périphérique 12 et un générateur de courant de réseau 13 Le générateur de courant périphérique 12 est un circuit pour fournir la tension d'alimentation à tous les circuits autres que le réseau de mémoire, c'est-à-dire, par exemple les mémoires tampons, les circuits de commande et les générateurs d'horloge, etc Le générateur de courant de réseau 13 sert à alimenter en courant le réseau de cellules de mémoire constitué des cellules de mémoire, des lignes de mot et des lignes de bit Habituellement, dans les dispositifs de mémoire d'un niveau d'intégration inférieur au micron, les circuits périphériques sont alimentés avec une tension d'alimentation de 4 V tandis que le réseau de cellules de mémoire est alimenté avec une tension d'alimentation de 3, 3 V A savoir, puisque la tension d'alimentation externe est de 5 V, cette tension d'alimentation externe doit être convertie en une tension d'alimentation interne des
différents niveaux de tension indiqués ci-dessus.
Cependant, le convertisseur de tension d'alimentation classique de la figure 1 commande les tensions d'alimentation périphérique et de réseau en fonction de la tension de référence unique issue du générateur de tension de référence 11, de sorte que, en réponse à des variations de la tension d'alimentation externe X Vcc, les tensions appliquées non seulement aux circuits périphériques mais également au réseau de cellules de mémoire peuvent être influencées Par conséquent, lorsqu'une tension de surcharge est appliquée à une borne de tension d'alimentation externe afin de tester les performances des cellules de mémoire, les circuits périphériques sont influencés de manière indésirable de sorte qu'il peut être difficile de réaliser un test de performance convenable des cellules de mémoire Dans le test de performance des cellules de mémoire, il est habituellement nécessaire que seulement des cellules de mémoire sélectionnées soient mises en oeuvre en fonction d'une commande spécifique pour le test de performance, tandis que tous les autres circuits
périphériques sont mis en oeuvre de façon normale.
Néanmoins, dans les dispositifs de mémoire à semiconducteurs dans lesquels le circuit classique ci-dessus est utilisé, les circuits périphériques sont affectés de manière non souhaitée pendant le test de performance Par exemple, il peut être compris facilement que si une mémoire tampon d'entrée de données des circuits périphériques a un niveau de déclenchement d'entrée qui est modifié en raison de la variation de la tension d'alimentation externe, il sera tout à fait difficile de tester les performances des cellules de mémoire spécifiques. C'est par conséquent un objectif de la présente invention que de créer un circuit, pour convertir une tension d'alimentation externe en une tension d'alimentation interne stable, utilisé pour un dispositif
de mémoire à semiconducteurs.
Selon l'un de ses aspects la présente invention propose un générateur de tension d'alimentation en courant interne, utilisé pour un dispositif de mémoire à semiconducteurs, comportant un circuit périphérique et un réseau de cellules de mémoire, qui comprend: un premier générateur de tension de référence pour convertir une tension d'alimentation externe en une première tension; un deuxième générateur de tension de référence pour comparer la première tension avec une deuxième tension pour déterminer le niveau de tension de la deuxième tension; un troisième générateur de tension de référence pour comparer la première tension avec une troisième tension pour déterminer le niveau de tension de la troisième tension; un générateur de courant périphérique pour comparer la deuxième tension avec une tension délivrée aux circuits périphériques pour déterminer le niveau de la tension délivrée aux circuits périphériques; et un générateur de courant de réseau pour comparer la troisième tension avec une tension délivrée au réseau de cellules de mémoire pour déterminer le niveau de la tension appliquée au réseau de
cellules de mémoire.
Les caractéristiques et avantages de l'invention
ressortiront d'ailleurs de la description qui va suivre à
titre d'exemple en référence aux dessins annexés, sur lesquels: la figure 1 est un schéma blocs d'un générateur de tension d'alimentation en courant interne classique; la figure 2 est un schéma blocs d'un générateur de tension d'alimentation en courant interne selon la présente invention; et la figure 3 est une vue détaillée d'un générateur de tension de référence périphérique ( 30) et d'un générateur
de courant périphérique 22 de la figure 2.
En se référant maintenant à la figure 2, un générateur de tension d'alimentation en courant interne selon la présente invention reçoit principalement une tension d'alimentation externe X Vcc par l'intermédiaire d'un générateur de tension de référence 21, la tension de référence sortie de celui-ci étant secondairement délivrée, respectivement, à un générateur de tension de référence périphérique 30 et à un générateur de tension de référence de réseau 40 C'est-à-dire qu'il peut être facilement apprécié par une personne expérimentée dans la technique que la section d'établissement de la tension d'alimentation périphérique est séparée du point de vue fonctionnel de la section d'établissement de la tension d'alimentation du réseau de cellules de mémoire La tension de référence périphérique Vrefp et la tension de référence de réseau Vrefa, chacune produite à partir du générateur de tension de référence périphérique 30 et du générateur de tension de référence de réseau 40, sont respectivement délivrées aux circuits périphériques et au réseau de cellules de mémoire par l'intermédiaire d'un générateur de courant périphérique 22 et d'un générateur de courant de réseau 23 Le générateur de courant périphérique 22 et le générateur de courant de réseau 23 commandent ou amplifient, respectivement, les tensions de référence périphériques ou
de réseau Vrefp, Vrefa.
En se référant à la figure 3, le générateur de tension de référence périphérique 30 et le générateur de courant de référence périphérique 22 sont montrés en détail Il peut être noté que le générateur de tension de référence de réseau 40 et le générateur de courant de réseau 23 ont les mêmes structures que le générateur de tension de référence périphérique 30 et le générateur de courant périphérique 22 Le générateur de tension de référence périphérique 30 comprend un amplificateur différentiel à simple alternance du type à entrée à canal N, 36, constitué de deux transistors PMOS (semiconducteur à grille isolée par oxyde métallique de type P) Pl, P 2 et deux transistors NMOS (semiconducteur à grille isolée par oxyde métallique de type N) Ni, N 2 Le noeud de sortie 31 de l'amplificateur différentiel 36 est connecté à la grille d'un transistor PMOS P 3 et ensuite, des résistances de partage de tension Ri, R 2 sont connectées en série entre une extrémité du canal du transistor PMOS P 3 et la borne de référence de la masse Vss La grille du transistor NMOS Ni qui est une entrée de l'amplificateur différentiel 36 est connectée à une tension de référence Vref, et la grille du transistor NMOS N 2 qui est l'autre entrée de l'amplificateur différentiel 36 est connectée à un noeud de partage de tension 33 formé entre les résistances de partage de tension Ri et R 2 L'autre extrémité du canal du transistor PMOS P 3 est connectée à la borne de tension d'alimentation Vcc Entre la résistance Ri et le transistor PMOS P 3, un noeud 32 est formé qui est la sortie du générateur de tension de référence périphérique 30 Le générateur de courant périphérique 22 connecté pour recevoir la sortie du générateur de tension de référence périphérique 30, comprend un amplificateur différentiel à simple alternance du type à canal N, 37, constitué de deux transistors PMOS P 4, P 5 et de deux transistors NMOS N 3, N 4 La sortie de l'amplificateur différentiel 37 est connectée à la grille d'un transistor PMOS P 6 La grille du transistor NMOS N 3 est connectée au noeud de sortie 32 du générateur de tension de référence 30, et la grille du transistor NMOS N 4 et une extrémité du canal du transistor PMOS P 6 sont connectées en commun à une borne de tension de courant périphérique Vccp Le générateur de courant périphérique 22 sert à amplifier la sortie de tension issue du générateur de tension de référence 30 de manière à produire la tension de courant périphérique Vccp De la même façon, le circuit de partage de tension constitué des résistances Ri, R 2 dans le générateur de tension de référence périphérique 30 peut également être connecté entre le noeud de sortie 35 du générateur de courant périphérique 22 et la borne de tension de référence de la masse Il doit être noté que la configuration du circuit de la figure 3 est préférable lorsque le générateur de courant périphérique 22 a une
forte aptitude à conduire le courant.
La tension de référence (ou une première tension de référence) de 1,5 V produite à partir du générateur de tension de référence 21 de la figure 2 est comparée, dans l'amplificateur différentiel 36, avec la tension au droit du noeud de partage 33 du circuit de partage de tension de la figure 3 En outre, il sera facilement apprécié à partir de la figure 3 que la connexion entre le noeud de partage de tension 33 et la grille du transistor NMOS N 2 est un trajet de contre réaction pour maintenir la tension au droit du noeud 32 à un niveau constant La tension au droit du noeud de partage 33 peut être exprimée par Vrefp(R 2/(Rl+R 2)), dans laquelle Vrefp est la tension de référence périphérique Si la tension de référence Vref est plus élevée que la tension au droit du noeud de partage 33, la tension au noeud de sortie 31 de l'amplificateur différentiel 36 fait en sorte que le transistor PMOS P 3 est rendu conducteur de manière à augmenter la tension de référence périphérique Vrefp Si la tension de référence périphérique Vrefp continue à augmenter, la tension au droit du noeud de partage de tension 33 augmente également en faisant ainsi en sorte que le transistor PMOS P 3 est bloqué de sorte que la tension de référence périphérique Vrefp ne peut pas augmenter davantage En plus, il est à noter que le générateur de courant périphérique 22 est mis
en oeuvre de la même façon que celle décrite ci-dessus.
De même, comme cela est évident à partir de ce qui précède, il doit être noté que la tension de référence de réseau Vcca issue du générateur de tension de référence 40 est indépendante de la tension de référence périphérique Vrefp issue du générateur de tension de référence périphérique 30, de sorte qu'elles ne peuvent pas être affectées l'une par l'autre Dans le mode de réalisation, puisque la tension de référence de réseau ( 3,3 V) est plus faible que la tension de référence périphérique ( 4 V), les valeurs de résistance des résistances du circuit de partage
de tension 38 doivent être ajustées en conséquence.
Dans le mode de réalisation exposé ci-dessus, le
circuit de partage de tension est constitué de résistances.
Cependant, le circuit de partage de tension peut également être réalisé à partir de transistors MOS (semiconducteur à grille isolée par oxyde métallique), dont chaque grille et l'une des extrémités de chacun des canaux sont connectées en commun De plus, il est connu d'une manière générale d'une personne expérimentée dans la technique que le circuit de partage de tension peut être connecté entre la borne de référence de la masse et, soit la tension de référence périphérique Vrefp (ou la tension de référence de réseau Vrefa), soit la borne de tension de courant périphérique Vccp (ou la borne de tension de courant de
réseau Vcca).
Comme cela a été décrit ci-dessus, la présente invention comprend deux alimentations en courant interne distinctes, une pour la tension de référence périphérique et l'autre pour la tension de référence de réseau Par conséquent, le dispositif de mémoire à semiconducteurs comprenant le générateur de tension d'alimentation interne de l'invention peut exécuter efficacement son test de performance. Bien que l'invention ait été particulièrement montrée et décrite en se référant à des modes de réalisation préférés de celle-ci, il sera compris aisément par les personnes expérimentées dans cette technique que des modifications dans la forme et dans des détails peuvent être effectuées sans sortir de l'esprit et du domaine de l'invention.
Claims (6)
1 Générateur de tension d'alimentation en courant interne utilisé pour un dispositif de mémoire à semiconducteurs comportant un circuit périphérique et un réseau de cellules de mémoire caractérisé en ce qu'il comprend: un premier moyen d'alimentation en courant interne ( 30, 22) connecté entre une tension de référence externe et ledit circuit périphérique; et un second moyen d'alimentation en courant interne ( 40, 23) connecté entre ladite tension de référence externe et
ledit réseau de cellules de mémoire.
2 Générateur de tension d'alimentation en courant interne utilisé pour un dispositif de mémoire à semiconducteurs comportant un circuit périphérique et un réseau de cellules de mémoire caractérisé en ce qu'il comprend: un premier moyen de production de tension de référence ( 21) pour convertir une tension d'alimentation en courant interne en une première tension; un deuxième moyen de production de tension de référence ( 30) pour comparer ladite première tension avec une deuxième tension de manière à déterminer le niveau de tension de ladite seconde tension; un troisième moyen de production de tension de référence ( 40) pour comparer ladite première tension avec une troisième tension de manière à déterminer le niveau de tension de ladite troisième tension; un moyen de production de courant périphérique ( 22) pour comparer ladite deuxième tension avec une tension délivrée audit circuit périphérique de manière à déterminer le niveau de tension de ladite tension délivrée audit circuit périphérique; et un moyen de production de courant de réseau ( 23) pour comparer ladite troisième tension avec une tension délivrée audit réseau de cellules de mémoire de manière à déterminer le niveau de tension de ladite tension délivrée audit
réseau de cellules de mémoire.
3 Générateur de tension d'alimentation en courant interne selon la revendication 2, caractérisé en ce que l'un dudit deuxième moyen de production de tension de référence ( 30) et dudit moyen de production de courant périphérique ( 22) comprend un circuit ( 38) pour partager ladite seconde tension ou ladite tension appliquée audit
circuit périphérique en un niveau de tension prédéterminé.
4 Générateur de tension d'alimentation en courant interne selon la revendication 2, caractérisé en ce que l'un dudit troisième moyen de production de tension de référence ( 40) et dudit moyen de production de courant de réseau ( 23) comprend un circuit ( 38) pour partager ladite troisième tension ou ladite tension délivrée audit réseau de cellules de mémoire en un niveau de tension prédéterminé. Générateur de tension d'alimentation en courant interne selon la revendication 3 ou la revendication 4, caractérisé en ce que ledit circuit ( 38) pour partager les
tensions comprend des composants résistances (Rl, R 2).
6 Dispositif de mémoire à semiconducteurs comportant un réseau de cellules de mémoire à un circuit périphérique, qui est alimenté avec une tension d'alimentation en courant externe, caractérisé en ce qu'il comprend: un premier trajet pour convertir ladite tension d'alimentation en courant externe en une première tension pour délivrer ladite première tension audit circuit périphérique, ledit premier circuit comprenant des moyens pour comparer ladite première tension avec une tension réagissant à ladite tension d'alimentation en courant externe; et un second trajet pour convertir ladite tension d'alimentation en courant externe en une seconde tension pour délivrer ladite seconde tension audit réseau de cellules de mémoire, ledit second circuit comprenant des moyens pour comparer ladite seconde tension avec la tension réagissant à ladite tension d'alimentation en courant il externe. 7 Dispositif de mémoire à semiconducteurs selon la revendication 6, caractérisé en ce que ledit premier trajet
convertit ladite tension en une tension prédéterminée.
8 Dispositif de mémoire à semiconducteurs selon la revendication 6, caractérisé en ce que ledit second trajet
convertit ladite tension en une tension prédéterminée.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910018178A KR930008854A (ko) | 1991-10-16 | 1991-10-16 | 반도체 메모리의 내부전압공급장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2682801A1 true FR2682801A1 (fr) | 1993-04-23 |
Family
ID=19321309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9200187A Pending FR2682801A1 (fr) | 1991-10-16 | 1992-01-10 | Circuit pour produire une tension d'alimentation en courant interne dans un dispositif de memoire a semiconducteurs. |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JPH06187780A (fr) |
| KR (1) | KR930008854A (fr) |
| DE (1) | DE4201163A1 (fr) |
| FR (1) | FR2682801A1 (fr) |
| GB (1) | GB2260661A (fr) |
| IT (1) | IT1258821B (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1283502A1 (fr) * | 1995-07-21 | 2003-02-12 | Siemens AG Österreich | Système pour le traitement électronique de données |
| KR100576491B1 (ko) * | 1999-12-23 | 2006-05-09 | 주식회사 하이닉스반도체 | 이중 내부전압 발생장치 |
| US7573735B2 (en) * | 2006-09-08 | 2009-08-11 | Kabushiki Kaisha Toshiba | Systems and methods for improving memory reliability |
| US8004922B2 (en) | 2009-06-05 | 2011-08-23 | Nxp B.V. | Power island with independent power characteristics for memory and logic |
| JP5373567B2 (ja) * | 2009-11-20 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR101698741B1 (ko) * | 2016-02-03 | 2017-01-23 | 주식회사 티에스피글로벌 | 메모리칩, 메모리 장치 및 이 장치를 구비하는 메모리 시스템 |
| KR102176939B1 (ko) * | 2019-01-30 | 2020-11-10 | 강상석 | 전력 관리부를 구비한 반도체 메모리 모듈, 디바이스 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2647250A1 (fr) * | 1989-05-01 | 1990-11-23 | Samsung Electronics Co Ltd | Circuit de conversion de tension d'alimentation pour une memoire a semiconducteurs a densite elevee |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4760560A (en) * | 1985-08-30 | 1988-07-26 | Kabushiki Kaisha Toshiba | Random access memory with resistance to crystal lattice memory errors |
| JP2904276B2 (ja) * | 1987-02-24 | 1999-06-14 | 沖電気工業株式会社 | 半導体集積回路装置 |
| US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
-
1991
- 1991-10-16 KR KR1019910018178A patent/KR930008854A/ko not_active IP Right Cessation
-
1992
- 1992-01-10 FR FR9200187A patent/FR2682801A1/fr active Pending
- 1992-01-17 DE DE4201163A patent/DE4201163A1/de not_active Withdrawn
- 1992-01-24 IT ITMI920125A patent/IT1258821B/it active IP Right Grant
- 1992-01-29 GB GB9201904A patent/GB2260661A/en not_active Withdrawn
- 1992-01-29 JP JP4013672A patent/JPH06187780A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2647250A1 (fr) * | 1989-05-01 | 1990-11-23 | Samsung Electronics Co Ltd | Circuit de conversion de tension d'alimentation pour une memoire a semiconducteurs a densite elevee |
Non-Patent Citations (4)
| Title |
|---|
| IEEE INTERNATIONAL SOLID STATE CIRCUITS CONFERENCE. vol. 32, Février 1989, NEW YORK US pages 248 - 249 FUJII ET AL 'A 45ns 16Mb DRAM with triple-well structure' * |
| IEEE JOURNAL OF SOLID-STATE CIRCUITS. vol. 22, no. 3, Juin 1987, NEW YORK US pages 437 - 441 FURUYAMA ET AL 'A new on-chip voltage converter for submicrometer high-density DRAMs' * |
| IEEE JOURNAL OF SOLID-STATE CIRCUITS. vol. 24, no. 5, Octobre 1989, NEW YORK US pages 1191 - 1197 CHIN ET AL 'An experimental 16-mbit DRAM with reduced peak-current noise' * |
| IEEE JOURNAL OF SOLID-STATE CIRCUITS. vol. 25, no. 5, Octobre 1990, NEW YORK US pages 1129 - 1134 HORIGUCHI ET AL 'A tunable CMOS-DRAM voltage limiter with stabilized feedback amplifier' * |
Also Published As
| Publication number | Publication date |
|---|---|
| ITMI920125A1 (it) | 1993-07-24 |
| GB2260661A (en) | 1993-04-21 |
| IT1258821B (it) | 1996-02-29 |
| GB9201904D0 (en) | 1992-03-18 |
| ITMI920125A0 (it) | 1992-01-24 |
| DE4201163A1 (de) | 1993-04-22 |
| JPH06187780A (ja) | 1994-07-08 |
| KR930008854A (ko) | 1993-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1863179B1 (fr) | Circuit décaleur de niveau | |
| FR2677793A1 (fr) | Circuit pour produire une tension d'alimentation interne. | |
| FR2798014A1 (fr) | Circuit d'alimentation a selecteur de tension | |
| FR2755318A1 (fr) | Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant | |
| FR2779293A1 (fr) | Circuit de sortie a transistors | |
| FR2688952A1 (fr) | Dispositif de generation de tension de reference. | |
| FR2683371A1 (fr) | Memoire-tampon d'entree d'adresse d'un dispositif de memoire a semiconducteurs. | |
| FR2687517A1 (fr) | Circuit survolteur-bloqueur et circuit tampon de sortie utilisant celui-ci. | |
| FR2687488A1 (fr) | Dispositif pour memoire a semi-conducteurs avec un circuit de generation d'un signal d'horloge pour des lignes de bit separees. | |
| FR2676578A1 (fr) | Dispositif de memoire a semiconducteurs capable d'executer des operations de regeneration non periodiques. | |
| FR2682801A1 (fr) | Circuit pour produire une tension d'alimentation en courant interne dans un dispositif de memoire a semiconducteurs. | |
| EP0237094A1 (fr) | Dispositif semi-conducteur du type réseau de portes prédiffusé pour circuits à la demande | |
| EP0649079B1 (fr) | Circuit générateur de tension stabilisée du type bandgap | |
| FR2680040A1 (fr) | Circuit de commande d'amplificateur de lecture d'un dispositif de memoire a semiconducteurs. | |
| EP1617311B1 (fr) | Circuit intégré avec régulateur modulable à faible chute de tension | |
| EP0561456A1 (fr) | Synthétiseur de fréquence utilisant un miroir de courant à commutation accélérée et appareil comprenant un tel synthétiseur | |
| FR2490895A1 (fr) | Circuit d'entretien pour oscillateur a faible consommation de courant | |
| EP0410908A1 (fr) | Point de croisement pour matrice de commutation | |
| FR2874467A1 (fr) | Circuit pour un generateur d'eeprom haute tension | |
| EP0678868A1 (fr) | Circuit multiplicateur de tension | |
| FR2728999A1 (fr) | Circuit tampon de sortie de donnees d'un dispositif de memoire a semi-conducteurs | |
| WO2000005818A1 (fr) | Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors | |
| EP0865164A1 (fr) | Circuit convertisseur de niveaux analogiques | |
| FR2539934A1 (fr) | Dispositif pour apparier des commutateurs a transistors a effet de champ, par exemple pour un convertisseur numerique-analogique video | |
| EP0899921B1 (fr) | Circuit d'attaque de ligne symétrique |