FR2755318A1 - Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant - Google Patents
Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant Download PDFInfo
- Publication number
- FR2755318A1 FR2755318A1 FR9708405A FR9708405A FR2755318A1 FR 2755318 A1 FR2755318 A1 FR 2755318A1 FR 9708405 A FR9708405 A FR 9708405A FR 9708405 A FR9708405 A FR 9708405A FR 2755318 A1 FR2755318 A1 FR 2755318A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- circuit
- supply
- supply voltage
- vcc2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
Abstract
L'invention concerne un circuit régulateur de tension. Elle se rapporte à un circuit qui comprend un circuit (6) de sortie qui transmet une tension de sortie en fonction d'une tension de commande, un circuit (4) générateur d'une tension de référence, un circuit (5) de commande de tension de sortie qui compare la tension de référence à une tension qui dépend de la tension de sortie et qui produit la tension de commande en fonction du résultat de la comparaison, et un circuit d'alimentation qui transmet, au circuit (4) générateur de tension de référence et au circuit (5) de commande de tension de référence, une première tension (Vcc1) d'alimentation qui est différente de la seconde tension (Vcc2) d'alimentation transmise au circuit (6) de sortie. Application aux circuits intégrés.
Description
La présente invention concerne un circuit régulateur qui abaisse une tension déterminée d'alimentation et qui transmet une tension réduite résultante à un circuit. Plus précisément, la présente invention concerne un circuit régulateur qui est intégré sur une pastille avec un circuit destiné à être alimenté par la tension de sortie du circuit régulateur.
La figure 1 est un schéma d'un circuit intégré classique à semi-conducteur dans lequel un circuit régulateur 2 et des circuits internes 3 sont formés sur une pastille 1 de manière intégrée. Une alimentation externe de tension Vccl est reliée au circuit régulateur 2 sur la pastille 1. Le circuit régulateur 2 abaisse la tension de l'alimentation externe et produit une tension interne déterminée d'alimentation Vcc2 parvenant aux circuits internes 3.
Le circuit régulateur 2 est nécessaire dans le cas où les circuits internes 3 sont formés d'éléments fins, tels que des transistors MOS, alors qu'un système auquel est connectée la pastille 1 utilise une tension d'alimentation
Vccl qui est supérieure à la tension Vcc2. Par exemple, la tension de l'alimentation externe Vccl est égale à 5 V, et la tension d'alimentation interne Vcc2 est égale à 3,3 V.
Vccl qui est supérieure à la tension Vcc2. Par exemple, la tension de l'alimentation externe Vccl est égale à 5 V, et la tension d'alimentation interne Vcc2 est égale à 3,3 V.
La figure 2 est un diagramme synoptique d'un circuit régulateur 2 constitué d'un circuit 4 générateur d'une tension de référence, d'un circuit 5 de réglage de la tension de sortie et d'un circuit 6 de sortie. Le circuit 5 de réglage de la tension de sortie compare une tension de référence Vref créée par le circuit 4 générateur de tension de référence à une tension de réaction Vf provenant du circuit de sortie 6, et transmet un signal résultant de commande Vc au circuit 6 de sortie. En conséquence, le circuit 6 de sortie maintient la tension interne d'alimentation Vcc2 à une valeur constante. Il faut noter que tous les circuits 4, 5 et 6 sont pilotés par la tension d'alimentation externe Vcci.
Le circuit régulateur 2 présente les inconvénients suivants. Comme indiqué auparavant, la tension d'alimentation externe Vccl est supérieure à la tension d'alimentation interne Vcc2 appliquée aux circuits internes 3. En conséquence, il faut que les éléments qui forment les circuits 4 à 6, par exemple des transistors MOS, aient une dimension supérieure à celle des éléments formant les circuits internes 3. Plus précisément, il faut que les transistors
MOS utilisés pour les circuits 4 à 6 aient une plus grande tension de claquage. A cet effet, les transistors MOS sont réalisés avec une plus grande longueur de grille et des régions de source et de drain plus importantes. Le circuit régulateur constitué des circuits 4 à 6 occupe donc une grande surface sur la pastille 1, et la densité d'intégration de la pastille 1 est réduite. Si la surface disponible sur la pastille 1 n'est pas suffisante, il est nécessaire d'augmenter la dimension de la pastille 1.
MOS utilisés pour les circuits 4 à 6 aient une plus grande tension de claquage. A cet effet, les transistors MOS sont réalisés avec une plus grande longueur de grille et des régions de source et de drain plus importantes. Le circuit régulateur constitué des circuits 4 à 6 occupe donc une grande surface sur la pastille 1, et la densité d'intégration de la pastille 1 est réduite. Si la surface disponible sur la pastille 1 n'est pas suffisante, il est nécessaire d'augmenter la dimension de la pastille 1.
Il arrive que les circuits internes 3 nécessitent une certaine tension de référence. Dans ce cas, la tension de référence Vref créée par le circuit 4 générateur de la tension de référence du circuit régulateur 2 peut être utilisée comme tension de référence pour les circuits internes 3. Dans ce cas, le circuit 4 peut être partagé par le circuit régulateur 2 et les circuits internes 3.
Cependant, la tension de référence Vref créée par le circuit 4 peut atteindre temporairement la valeur de la tension d'alimentation externe Vccl parce que le circuit générateur 4 est piloté par la tension d'alimentation externe Vccl. Dans ce cas, si la tension d'alimentation externe Vccl est appliquée aux circuits internes 3 comme tension de référence Vref, les circuits internes 3 peuvent être détruits. En conséquence, en pratique, il faut réaliser un circuit générateur d'une tension de référence séparé du circuit 4 et spécifiquement destiné aux circuits internes 3.
Cependant, ce circuit générateur de tension de référence supplémentaire réduit encore la surface disponible sur la pastille 1.
La présente invention a pour objet général la réalisation d'un circuit régulateur et d'un dispositif à circuit intégré à semi-conducteur comprenant un tel circuit régulateur et ne présentant pas les inconvénients précités.
Plus précisément, l'invention concerne un circuit régulateur qui peut être réalisé avec des éléments ayant une tension réduite de claquage afin que le circuit régulateur occupe une surface réduite sur une pastille et pouvant créer une tension régulée utilisable comme tension de référence pour un circuit interne intégré sur la pastille avec le circuit régulateur.
Plus précisément, l'invention atteint ces objets par réalisation d'un circuit régulateur qui comporte un circuit de sortie qui transmet une tension de sortie en fonction d'une tension de commande, un circuit générateur d'une tension de référence, un circuit de commande de tension de sortie qui compare la tension de référence à une tension qui dépend de la tension de sortie et qui produit une tension de commande en fonction du résultat de la comparaison, et un circuit d'alimentation qui transmet, au circuit générateur de la tension de référence et au circuit de commande de tension de sortie, une première tension d'alimentation qui est différente d'une seconde tension d'alimentation transmise au circuit de sortie. Ainsi, le circuit générateur d'une tension de référence et le circuit de commande de la tension de référence peuvent être pilotés par la première tension d'alimentation qui est différente de la seconde tension d'alimentation appliquée au circuit de sortie. La première tension d'alimentation peut être inférieure à la seconde. En conséquence, le circuit générateur de tension de référence et le circuit de commande de tension de sortie peuvent être formés d'éléments ayant une dimension réduite et une tension de claquage réduite. De plus, la tension de référence créée par le circuit générateur d'une tension de référence peut être utilisée pour le pilotage d'un circuit interne, car la première tension d'alimentation est inférieure à la seconde tension d'alimentation (externe).
Le circuit régulateur peut avoir une configuration telle que le circuit d'alimentation comprend un circuit réducteur de tension qui réduit la seconde tension d'alimentation et crée ainsi la première tension d'alimentation. La première tension d'alimentation transmise au circuit générateur de tension de référence 4 et au circuit de commande de tension de sortie 5 peut être créée à l'intérieur du circuit régulateur.
Le circuit régulateur peut avoir une configuration telle que le circuit d'alimentation comporte un circuit réducteur de tension qui réduit la seconde tension d'alimentation et crée ainsi la première tension d'alimentation, et le circuit réducteur de tension comporte un circuit diviseur de tension qui divise la seconde tension d'alimentation pour créer la première tension d'alimentation. La première tension d'alimentation transmise au circuit générateur de tension de référence et au circuit de commande de tension de sortie peut être créée dans le circuit régulateur, et il n'est pas nécessaire d'alimenter ces circuits extérieurement par la première tension d'alimentation.
Le circuit régulateur peut avoir une configuration telle que le circuit diviseur de tension comprend des résistances connectées en série entre la seconde tension d'alimentation et un noeud déterminé. La première tension d'alimentation transmise au circuit générateur de tension de référence et au circuit de commande de tension de sortie peut être créée dans le circuit régulateur avec une configuration simple de circuit.
Le circuit régulateur peut avoir une configuration telle que le circuit d'alimentation comporte un circuit réducteur de tension qui réduit la seconde tension d'alimentation et crée ainsi la première tension d'alimentation, et le circuit réducteur de tension comporte un transistor connecté à charge de source et qui possède un drain qui reçoit la seconde tension d'alimentation, une grille qui reçoit une tension déterminée inférieure à la seconde tension d'alimentation, et une source grâce à laquelle la première tension d'alimentation est transmise. Dans cette disposition, la première tension d'alimentation n'est pas affectée par une variation de la seconde tension d'alimentation. En conséquence, la disposition convient à une application dans laquelle une variation de la charge du circuit générateur de tension de référence ou du circuit de commande de tension de sortie n'est pas négligeable ou la tension de référence est utilisée comme tension de référence d'un circuit interne nécessitant une précision élevée.
Le circuit régulateur peut avoir une configuration dans laquelle le circuit d'alimentation comporte un circuit réducteur de tension qui réduit la seconde tension d'alimentation et crée ainsi la première tension d'alimentation, et le circuit réducteur de tension comprend au moins une diode placée entre la seconde tension d'alimentation et un noeud donné dont le potentiel est inférieur à la seconde tension d'alimentation, la première tension d'alimentation correspondant à une tension ayant subi un décalage de niveau est créée par ladite diode au moins. Dans cette disposition, la première tension d'alimentation n'est pas affectée par une variation de la seconde tension d'alimentation. En conséquence, cette disposition convient à une application dans laquelle une variation de la charge du circuit générateur de tension de référence ou du circuit de commande de tension de sortie n'est pas négligeable ou la tension de référence est utilisée comme tension de référence d'un circuit interne qui nécessite une précision élevée.
Le circuit régulateur peut avoir une configuration telle que le circuit d'alimentation comporte un circuit réducteur de tension qui réduit la seconde tension d'alimentation et crée ainsi la première tension d'alimentation, et un circuit commutateur qui sélectionne l'une des tensions parmi la première tension d'alimentation créée par le circuit réducteur de tension et la tension de sortie transmise par le circuit de sortie. En conséquence, la tension de sortie peut être transmise de façon continue et stable indépendamment du fait que la seconde tension d'alimentation varie. Plus précisément, au moment de la mise sous tension, la première tension d'alimentation est appliquée au circuit générateur de tension de référence et au circuit de commande de tension de sortie jusqu'à ce que la tension de sortie transmise par le circuit de sortie se soit régularisée.
Ainsi, la tension de sortie régularisée est appliquée à ces circuits à la place de la première tension d'alimentation.
Le circuit régulateur peut avoir une configuration telle que le circuit d'alimentation comprend un circuit de commande du circuit commutateur en fonction de la tension de sortie transmise par le circuit de sortie. Il est donc possible de réguler automatiquement la tension de sortie juste après la mise sous tension.
Le circuit régulateur peut avoir une configuration telle que le circuit commutateur sélectionne la première tension d'alimentation lorsque la seconde tension d'alimentation commence à être transmise depuis l'extérieur, et sélectionne la tension de sortie lorsque celle-ci s'est stabilisée. En conséquence, il est possible de réguler automatiquement la tension de sortie juste après la mise sous tension.
Le circuit régulateur peut avoir une configuration telle que le circuit de commande comporte un transistor ayant une grille qui reçoit la tension de sortie, une première borne couplée à la seconde tension d'alimentation, et une seconde borne couplée à un potentiel déterminé, une tension de la première borne du transistor étant utilisée pour la commande du circuit commutateur. En conséquence, il est possible de commuter automatiquement la tension de sortie juste après la mise sous tension.
Le circuit régulateur peut avoir une configuration telle que le circuit de commande comprend un circuit inverseur qui inverse la tension à la première borne du transistor, la tension inversée étant appliquée au circuit commutateur pour la commande de celui-ci.
La présente invention a aussi pour objet la réalisation d'un dispositif à circuit intégré à semi-conducteur possédant un circuit régulateur tel que décrit précédemment.
Cet objet de la présente invention est aussi atteint par réalisation d'un dispositif à circuit intégré à semiconducteur qui comprend une pastille, un régulateur de tension, et un circuit interne qui reçoit une tension de sortie du régulateur de tension. Le régulateur de tension comporte un circuit de sortie qui transmet la tension de sortie d'après une tension de commande, un circuit générateur d'une tension de référence, un circuit de commande de tension de sortie qui compare la tension de référence à une tension qui dépend de la tension de sortie et qui produit la tension de commande en fonction du résultat de la comparaison, et un circuit d'alimentation qui transmet, au circuit générateur de la tension de référence et au circuit de commande de tension de sortie, une première tension d'alimentation qui est différente de la seconde tension d'alimentation transmise au circuit de sortie.
Le régulateur de tension peut avoir les configurations indiquées précédemment.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description qui va suivre d'exemples de réalisation, faite en référence aux dessins annexés sur lesquels
la figure 1 est un diagramme synoptique d'un dispositif classique à circuit intégré à semi-conducteur possédant une pastille sur laquelle sont formés un circuit régulateur et des circuits internes de manière intégrée
la figure 2 est un diagramme synoptique du circuit régulateur représenté sur la figure 1
la figure 3 est un diagramme synoptique d'un circuit régulateur selon la présente invention
la figure 4 est un schéma du circuit régulateur du premier mode de réalisation de l'invention
la figure 5 est un circuit réducteur de tension utilisé dans un circuit régulateur d'un second mode de réalisation de l'invention
la figure 6 est un schéma d'un circuit réducteur de tension utilisé dans un circuit régulateur dans un troisième mode de réalisation de l'invention
la figure 7 est un schéma d'un circuit régulateur dans un quatrième mode de réalisation de l'invention
la figure 8 est un schéma d'un circuit régulateur dans un cinquième mode de réalisation de l'invention ; et
la figure 9 est un schéma d'une variante du circuit régulateur de la figure 8.
la figure 1 est un diagramme synoptique d'un dispositif classique à circuit intégré à semi-conducteur possédant une pastille sur laquelle sont formés un circuit régulateur et des circuits internes de manière intégrée
la figure 2 est un diagramme synoptique du circuit régulateur représenté sur la figure 1
la figure 3 est un diagramme synoptique d'un circuit régulateur selon la présente invention
la figure 4 est un schéma du circuit régulateur du premier mode de réalisation de l'invention
la figure 5 est un circuit réducteur de tension utilisé dans un circuit régulateur d'un second mode de réalisation de l'invention
la figure 6 est un schéma d'un circuit réducteur de tension utilisé dans un circuit régulateur dans un troisième mode de réalisation de l'invention
la figure 7 est un schéma d'un circuit régulateur dans un quatrième mode de réalisation de l'invention
la figure 8 est un schéma d'un circuit régulateur dans un cinquième mode de réalisation de l'invention ; et
la figure 9 est un schéma d'une variante du circuit régulateur de la figure 8.
La figure 3 est un diagramme synoptique d'un circuit régulateur selon l'invention dans lequel les parties analogues à celles qui sont représentées sur les figures déjà décrites portent les mêmes références numériques. Le circuit régulateur représenté sur la figure 3 comporte un circuit réducteur de tension 7 qui reçoit la tension d'alimentation externe Vccl et produit une tension réduite VR qui lui correspond. Le circuit générateur de tension de référence 4 et le circuit de commande de tension de sortie 5 sont pilotés par la tension réduite VR. Seul le circuit de sortie 6 de l'étage final du circuit régulateur est piloté par la tension d'alimentation externe Vccl.
Il faut piloter le circuit générateur de tension de référence 4 et le circuit de commande de tension de sortie 5 par la tension d'alimentation externe Vccl parce que le circuit 4 doit créer la tension déterminée de référence Vref et le circuit 5 doit transmettre le signal déterminé de commande Vc. Les tensions Vref et Vc peuvent être produites à partir d'un tension inférieure à la tension d'alimentation externe Vccl. En pratique, le circuit générateur de tension de référence 4 et le circuit de commande de tension de sortie 5 peuvent être formés d'amplificateurs opérationnels qui ne risquent pas d'être affectés par une variation de la tension d'alimentation. Compte tenu de ces considérations, le circuit réducteur de tension 7, qui peut avoir une configuration simple, est destiné à piloter les circuits 4 et 5.
En conséquence, les circuits 4 et 5 peuvent être formés par des éléments de dimension réduite ayant une tension réduite de claquage. La surface du circuit régulateur sur la pastille peut donc être réduite, et la surface de pastille peut être réduite.
Dans la configuration représentée sur la figure 3, la tension de référence Vref créée par le circuit générateur de tension de référence 4 ne devient pas égale à la tension d'alimentation externe Vccl même pendant une période transitoire. En conséquence, la tension de référence créée par le circuit générateur 4 peut être utilisée comme tension de référence pour les circuits internes 3. Il n'est donc pas nécessaire d'utiliser un autre circuit générateur de tension de référence spécialement destiné aux circuits internes 3, sous une forme séparée du circuit générateur 4. La surface de pastille peut donc être considérablement réduite.
La valeur de la tension réduite VR est sélectionnée afin qu'elle puisse normalement piloter le circuit générateur de tension de référence 4 et le circuit de commande de tension de sortie 5. A cet égard, la tension réduite VR peut avoir une valeur quelconque comprise dans une plage de tensions dans laquelle les circuits 4 et 5 peuvent être normalement pilotés. Si la tension réduite VR a une valeur égale à la tension d'alimentation interne Vcc2 transmise aux circuits internes 3, les circuits 4 et 5 peuvent être formés d'éléments, tels que des transistors MOS, dont la dimension est égale à celle des éléments formant les circuits internes 3.
Le circuit régulateur représenté sur la figure 2 présente la fonction suivante de régulation de tension. Le circuit de commande de tension de sortie 5 compare la tension de référence Vref créée par le circuit 4 à la tension de réaction Vf du circuit 6 et transmet le signal résultant de commande Vc au circuit 6. La tension d'alimentation interne Vcc2 peut donc être maintenue à un niveau déterminé fixé.
La figure 4 représente le schéma du circuit d'un régulateur de tension dans un premier mode de réalisation de 11 invention. Sur la figure 4, les parties analogues à celles des figures déjà décrites portent les mêmes références numériques. Le circuit réducteur de tension 7 comporte des résistances R1 et R2 qui forment un circuit série connecté entre la ligne d'alimentation externe Vccl et la masse. Le circuit série constitue un circuit diviseur de tension qui divise la tension d'alimentation externe Vccl à l'aide des résistances R1 et R2. La tension réduite VR qui est inférieure à la tension d'alimentation externe Vccl peut être obtenue à un noeud de connexion auquel les résistances R1 et R2 sont connectées en série. La tension réduite VR peut être réglée à une valeur égale à une valeur voulue inférieure à la tension Vccl (inférieure par exemple à 5 V) par ajustement du rapport des valeurs des résistances R1 et
R2. La tension réduite VR est transmise au circuit générateur de tension de référence 4 et au circuit de commande de tension de sortie 5, et pilote ces circuits.
R2. La tension réduite VR est transmise au circuit générateur de tension de référence 4 et au circuit de commande de tension de sortie 5, et pilote ces circuits.
Il faut noter que le circuit réducteur de tension 7 est formé par un simple circuit diviseur de tension. Si la tension d'alimentation externe Vccl varie ou si l'amplitude d'une charge qui reçoit la tension réduite VR varie, la tension réduite VR varie. Cependant, la tension réduite VR est appliquée uniquement au circuit générateur de tension de référence 4 et au circuit de commande de tension de sortie 5, ces circuits étant formés en pratique par des amplificateurs opérationnels. En conséquence, la charge à laquelle est appliquée la tension réduite VR ne présente que de très faibles variations, et la tension réduite VR ne présente donc qu'une très petite variation. En outre, les amplificateurs opérationnels formant les circuits 4 et 5 ne risquent pas d'être affectés par une variation de la tension réduite VR SOUS l'action d'un facteur externe. Il est donc possible de former simplement le circuit réducteur de tension 7 à l'aide des résistances R1 et R2.
Le circuit générateur de tension de référence 4 est formé par un circuit appelé "circuit de référence à bande interdite" (indiqué simplement dans la suite par "circuit
BGR"). Le circuit BGR utilise la petite différence entre la tension base-émetteur VBE d'un transistor 42 et la tension base-émetteur VBE d'un transistor 43 et compense une variation de la tension de référence Vref provoquée par une variation de température. Un amplificateur opérationnel 41 auquel sont connectés les transistors 42 et 43 est piloté par la tension réduite VR qui est inférieure à la tension d'alimentation externe Vccl. En conséquence, l'amplificateur opérationnel 41 peut être formé d'éléments ayant une tension réduite de claquage et une dimension réduite.
BGR"). Le circuit BGR utilise la petite différence entre la tension base-émetteur VBE d'un transistor 42 et la tension base-émetteur VBE d'un transistor 43 et compense une variation de la tension de référence Vref provoquée par une variation de température. Un amplificateur opérationnel 41 auquel sont connectés les transistors 42 et 43 est piloté par la tension réduite VR qui est inférieure à la tension d'alimentation externe Vccl. En conséquence, l'amplificateur opérationnel 41 peut être formé d'éléments ayant une tension réduite de claquage et une dimension réduite.
Le circuit de commande de tension de sortie 5 comporte un amplificateur opérationnel 51 qui compare la tension de référence Vref créée par le circuit générateur de tension de référence 4 à une tension de réaction Vf provenant du circuit de sortie 6, et il transmet le signal de commande Vc qui dépend du résultat de la comparaison. L'amplificateur opérationnel 51 est piloté par la tension réduite VR qui est inférieure à la tension d'alimentation externe Vccî, et peut ainsi être formé d'éléments de dimension réduite et de tension de claquage réduite.
Le circuit 6 de sortie comporte un transistor MOS d'entrée 61 qui est piloté par le signal de commande Vc du circuit de commande de tension de sortie 5. Un circuit miroir de courant 62 formé de deux transistors MOS, comprenant un transistor de sortie 63, reçoit le courant de drain du transistor 61 en fonction du signal de commande Vc, et provoque la circulation d'un courant de même intensité que le courant de drain dans le transistor de sortie 63. Le courant qui circule dans le transistor de sortie 63 circule dans un circuit série comprenant les résistances R3 et R4.
La tension d'alimentation interne Vcc2 est obtenue à l'extrémité du circuit série (extrémité de la résistance
R3). Une tension obtenue à un noeud de connexion auquel les résistances R3 et R4 sont connectées en série joue le rôle d'une tension de référence Vf destinée à être renvoyée à l'amplificateur opérationnel 51.
R3). Une tension obtenue à un noeud de connexion auquel les résistances R3 et R4 sont connectées en série joue le rôle d'une tension de référence Vf destinée à être renvoyée à l'amplificateur opérationnel 51.
La tension d'alimentation interne Vcc2 peut être maintenue à une niveau fixe par le fonctionnement suivant des circuits. Lorsque la tension d'alimentation interne Vcc2 est accrue jusqu'à un certain facteur, la tension de réaction Vf est accrue. La tension accrue de réaction Vf est appliquée à la borne d'entrée d'inversion de l'amplificateur opérationnel 51 qui réduit la tension de commande Vc. La tension réduite de commande Vc diminue le courant de drain du transistor d'entrée 61. Le courant de drain réduit diminue le courant de drain du transistor de sortie 63. Comme le courant qui circule dans les résistances R3 et R4 est réduit, la tension d'alimentation interne Vcc2 est réduite.
L'augmentation de la tension d'alimentation Vcc2 peut donc être compensée.
Dans le premier mode de réalisation de la présente invention, grâce à la disposition du circuit réducteur de tension 7 de structure simple formé des résistances R3 et
R4, il est possible de réaliser les circuits 4 et 5 avec des éléments de dimension réduite et ayant une tension réduite de claquage, et de réduire la surface correspondante occupée sur la pastille et/ou de réduire la dimension de la pastille.
R4, il est possible de réaliser les circuits 4 et 5 avec des éléments de dimension réduite et ayant une tension réduite de claquage, et de réduire la surface correspondante occupée sur la pastille et/ou de réduire la dimension de la pastille.
La figure 5 est le schéma d'une autre configuration du circuit réducteur de tension 7 dans un second mode de réalisation de l'invention. La configuration représentée sur la figure 5 présente une plus faible variation de la tension réduite VR que celle de la tension réduite VR créée par le circuit réducteur de tension 7 représenté sur la figure 4.
Comme décrit précédemment, la tension réduite VR peut varier légèrement lorsque la charge à laquelle est transmise la tension réduite VR varie. Lorsqu'une telle très petite variation de la tension réduite VR n'est pas négligeable, la configuration représentée sur la figure 5 peut être utilisée. La configuration représentée sur la figure 5 est aussi avantageuse lorsque la tension de référence Vref créée par le circuit générateur de tension de référence 4 est utilisée comme tension de référence d'un circuit interne qui doit avoir une précision élevée.
Le circuit de réduction de tension représenté sur la figure 5 comporte un transistor MOS 71 qui est connecte, dans un circuit à charge de source (en d'autres termes un circuit suiveur de tension) entre la tension d'alimentation externe Vccl et la tension réduite VR. Un circuit série composé de résistances R5 et R6 est connecté entre la tension d'alimentation externe Vccl et la masse. Un noeud de connexion auquel les résistances R5 et R6 sont connectées en série est connecté à la grille du transistor MOS 71. Une tension VN obtenue au noeud précité de connexion est appliquée à la grille du transistor MOS 71.
Dans la structure précitée, la tension réduite VR peut toujours être maintenue à un niveau égal à VN - VTH, indépendamment de l'intensité du courant de drain circulant dans le transistor MOS 71, VTH désignant la tension de seuil du transistor MOS 71. En conséquence, la tension réduite VR varie peu même lorsque la charge à laquelle doit être appliquée la tension réduite VR varie, et qu'un plus grand courant circule dans la charge.
Dans le second mode de réalisation de l'invention, la tension réduite VR ne dépend pas de la charge, grâce à la réalisation du circuit réducteur de tension 7 ayant la configuration représentée sur la figure 5. En conséquence, le second mode de réalisation de la présente invention peut être appliqué de façon convenable au cas dans lequel les charges des circuits 4 et 5 ne sont pas négligeables ou au cas dans lequel la tension de référence Vref est utilisée comme tension de référence très précise dans un circuit interne.
La figure 6 est un schéma d'une autre configuration du circuit réducteur de tension 7. La configuration de la figure 6 convient aussi lorsqu'une variation de la tension réduite VR due à la variation dans la charge n'est pas négligeable.
La configuration représentée sur la figure 6 comprend un circuit série connecté entre la tension d'alimentation externe Vccl et la masse. Le circuit série précité est constitué de plusieurs diodes Di connectées en série dans le sens direct, et d'une résistance R7. Chacune des diodes Di joue le rôle d'un élément de décalage de niveau. La tension réduite VR est obtenue à un noeud auquel une première extrémité de la résistance R7 et la cathode de l'une des diodes Di sont connectées. Lorsque n diodes Di sont connectées, n étant un nombre entier, la tension réduite VR est égale à Vccl - n.VF, VF désignant la chute de tension d'une diode dans le sens direct.
Les diodes Di ont une réponse courant-tension qui n'est pas linéaire dans le sens direct. En conséquence, la chute de tension VF dans le sens direct ne varie pas beaucoup même lorsque le courant circule dans le sens direct. Ainsi, même si la charge à laquelle est appliquée la tension réduite VR varie si bien que le courant de la charge augmente, les chutes de tension dans le sens direct des diodes Di ne changent pas beaucoup. La tension réduite VR ne varie donc pas beaucoup en conséquence.
Dans le troisième mode de réalisation de l'invention, la tension réduite VR ne dépend pas de la charge, parce que le circuit réducteur de tension 7 a la configuration représentée sur la figure 6. En conséquence, le circuit du troisième mode de réalisation de l'invention peut être appliqué avantageusement au cas dans lequel les charges des circuits 4 et 5 ne sont pas négligeables ou au cas dans lequel la tension de référence Vref est utilisée comme tension de référence très précise dans un circuit interne.
La figure 7 est un schéma d'un circuit régulateur dans un quatrième mode de réalisation de la présente invention.
Sur la figure 7, les parties analogues à celles des figures déjà décrites portent les mêmes références numériques. Le circuit de commande de tension de sortie 5 et le circuit de sortie 6 représentés sur la figure 7 ont des configurations respectives différentes de celles qui sont représentées sur la figure 4.
Le circuit de commande de tension de sortie 5 représenté sur la figure 7 comporte deux amplificateurs opérationnels 52 et 54, un générateur 53 d'onde triangulaire et un transistor 55. L'amplificateur opérationnel 52 détecte une différence entre la tension de référence Vref et une tension qui dépend de la tension d'alimentation interne Vcc2. L'amplificateur opérationnel 54 compare une onde triangulaire créée par le générateur 53 au signal de sortie de l'amplificateur opérationnel 52. Le signal de sortie de l'amplificateur opérationnel 54 a un signal dont la durée d'impulsion dépend du degré d'erreur à la sortie de l'amplificateur opérationnel 52, et est appliqué à la base du transistor 55.
Le circuit 6 de sortie possède un transistor 65, une bobine d'arrêt 66, une résistance R8 et un condensateur C1, ces éléments étant connectés en série entre la tension d'alimentation externe Vccl et la masse. La tension d'alimentation interne VCC2 est obtenue à un noeud auquel la bobin qui sont représentées sur les figures déjà décrites portent les mêmes références numériques. Le cinquième mode de réalisation de l'invention met en oeuvre un circuit 8 de démarrage à la place du circuit réducteur de tension 7 utilisé dans les quatre premiers modes de réalisation de l'invention. Le cinquième mode de réalisation de l'invention est insensible à une variation de la tension d'alimentation externe Vccl et convient à une situation dans laquelle une variation de la tension d'alimentation externe Vccl n'est pas négligeable.
Le circuit de démarrage 8 comporte des résistances R8 et R9 connectées en série entre la tension d'alimentation externe Vccl et la masse. Un commutateur 81 a des contacts fixes #1 et #2 et un contact mobile #3. Le contact fixe #1 est connecté à un noeud auquel les résistances R8 et R9 sont connectées en série. La tension réduite VR est obtenue au noeud précité. Le contact fixe #2 est connecté à la borne de sortie du circuit de sortie 6. Le contact mobile #3 est connecté aux bornes d'alimentation du circuit générateur de tension de référence 4 et du circuit de commande de tension de sortie 5. Les résistances R8 et R9 et le commutateur 81 forment un circuit réducteur de tension 84.
Lorsque commence la transmission de la tension d'alimentation externe Vccl, le contact mobile #3 est connecté au contact fixe #1. En conséquence, la tension réduite VR est transmise au circuit générateur de tension de référence 4 et au circuit de commande de tension de sortie 5. Les circuits 4 et 5 commencent alors à fonctionner, et le circuit de sortie qui reçoit la tension d'alimentation externe Vccl commence à transmettre la tension d'alimentation interne
Vcc2. Lorsque la tension d'alimentation interne Vcc2 s'est stabilisée à un niveau déterminé, le contact mobile #3 effectue une connexion avec le contact fixe #2. En conséquence, les circuits 4 et 5 sont pilotés par la tension d'alimentation interne Vcc2. Comme la tension d'alimentation interne Vcc2 est stabilisée, les circuits 4 et 5 ne sont pas affectés par une variation de la tension d'alimentation externe Vccl. En conséquence, le signal de commande Vc transmis par le circuit de commande de tension de sortie 5 est stabilisé, et la tension d'alimentation interne Vcc2 est ainsi stabilisée.
Vcc2. Lorsque la tension d'alimentation interne Vcc2 s'est stabilisée à un niveau déterminé, le contact mobile #3 effectue une connexion avec le contact fixe #2. En conséquence, les circuits 4 et 5 sont pilotés par la tension d'alimentation interne Vcc2. Comme la tension d'alimentation interne Vcc2 est stabilisée, les circuits 4 et 5 ne sont pas affectés par une variation de la tension d'alimentation externe Vccl. En conséquence, le signal de commande Vc transmis par le circuit de commande de tension de sortie 5 est stabilisé, et la tension d'alimentation interne Vcc2 est ainsi stabilisée.
La figure 9 représente un circuit selon une variante représentée sur la figure 8, un mécanisme de commande du commutateur 81 représenté sur la figure 8 étant ajouté à la configuration du circuit représenté sur la figure 4. Sur la figure 9, les parties analogues à celles des figures déjà décrites portent les mêmes références numériques.
Le circuit 8 de démarrage de la figure 9 comporte, en plus du circuit réducteur 84, une partie 82 de commande qui possède un transistor MOS 85 et un inverseur CMOS 83 composé d'un transistor MOS à canal P et d'un transistor MOS à canal N.
Juste après le début de la transmission de la tension d'alimentation externe Vccl, la tension d'alimentation interne Vcc2 n'a pas encore augmenté. En conséquence, le transistor MOS 85 qui a une grille qui reçoit la tension d'alimentation interne Vcc2 est à l'état non conducteur. La borne d'entrée de l'inverseur CMOS 83 est alors à un niveau élevé, et sa borne de sortie est à un faible niveau.
Le commutateur 81 représenté sur la figure 9 est représenté avec deux contacts mobiles #1 et #3 et deux contacts fixes #2 et #4 qui sont connectés mutuellement. Lorsque le signal de sortie de l'inverseur CMOS 83 est à un faible niveau, le commutateur 81 effectue la connexion entre les contacts #1 et #2 et interrompt la connexion entre les contacts #3 et #4. En conséquence, la tension réduite VR est appliquée aux circuits 4 et 5 qui commencent à fonctionner.
Ensuite, la tension d'alimentation interne Vcc2 augmente. Le transistor MOS 85 est alors mis à l'état conducteur par la tension d'alimentation interne Vcc2. En conséquence, le potentiel d'entrée de l'inverseur CMOS 83 est commuté à un faible niveau, et son potentiel de sortie est commuté à un niveau élevé. Lorsque le signal de sortie de l'inverseur
CMOS 83 est à un niveau élevé, le commutateur effectue la connexion entre les contacts #3 et #4 et interrompt la connexion entre les contacts #1 et #2. En conséquence, la tension d'alimentation interne Vcc2 est appliquée aux circuits 4 et 5 qui continuent à fonctionner d'une manière stable.
CMOS 83 est à un niveau élevé, le commutateur effectue la connexion entre les contacts #3 et #4 et interrompt la connexion entre les contacts #1 et #2. En conséquence, la tension d'alimentation interne Vcc2 est appliquée aux circuits 4 et 5 qui continuent à fonctionner d'une manière stable.
Les résistances R8 et R9 peuvent être remplacées par un autre circuit réducteur de tension. Par exemple, on peut utiliser la configuration représentée sur la figure 5 ou la figure 6. Dans ce cas, on peut obtenir en outre les avantages de la configuration représentée sur la figure 5 ou sur la figure 6.
Bien entendu, diverses modifications peuvent être apportées par l'homme de l'art aux circuits et dispositifs qui viennent d'être décrits uniquement à titre d'exemple non limitatif sans sortir du cadre de l'invention.
Claims (13)
1. Circuit régulateur, caractérisé en ce qu'il comprend
un circuit (6) de sortie qui transmet une tension de sortie en fonction d'une tension de commande,
un circuit (4) générateur d'une tension de référence,
un circuit (5) de commande de tension de sortie qui compare la tension de référence à une tension qui dépend de la tension de sortie et qui produit la tension de commande en fonction du résultat de la comparaison, et
un circuit d'alimentation qui transmet, au circuit (4) générateur de tension de référence et au circuit (5) de commande de tension de référence, une première tension (Vccl) d'alimentation qui est différente de la seconde tension (Vcc2) d'alimentation transmise au circuit (6) de sortie.
2. Circuit selon la revendication 1, caractérisé en ce que la première tension (Vccl) d'alimentation est inférieure à la seconde tension (Vcc2) d'alimentation.
3. Circuit selon la revendication 1, caractérisé en ce que le circuit d'alimentation comprend un circuit (7) réducteur de tension qui réduit la seconde tension (Vcc2) d'alimentation et crée ainsi la première tension (Vccl) d'alimentation.
4. Circuit selon la revendication 1, caractérisé en ce que
le circuit d'alimentation comporte un circuit (7) réducteur de tension qui réduit la seconde tension (Vcc2) d'alimentation et crée ainsi la première tension (Vccl) d'alimentation, et
le circuit (7) réducteur de tension comprend un circuit (R1, R2) diviseur de tension qui divise la seconde tension (Vcc2) d'alimentation pour créer la première tension (Vccl) d'alimentation.
5. Circuit selon la revendication 4, caractérisé en ce que le circuit diviseur de tension comporte des résistances (roi, R2) connectées en série entre la seconde tension (Vcc2) d'alimentation et un noeud donné.
6. Circuit selon la revendication 1, caractérisé en ce que
le circuit d'alimentation comporte un circuit (7) réducteur de tension qui réduit la seconde tension (Vcc2) d'alimentation et crée ainsi la première tension (Vccl) d'alimentation, et
le circuit (7) réducteur de tension comprend un transistor connecté à charge de source et possède un drain recevant la seconde tension (Vcc2) d'alimentation, une grille recevant une tension déterminée inférieure à la seconde tension (Vcc2) d'alimentation, et une source par l'intermédiaire de laquelle est transmise la première tension (Vccl) d'alimentation.
7. Circuit selon la revendication 1, caractérisé en ce que
le circuit d'alimentation comporte un circuit (7) réducteur de tension qui réduit la seconde tension (Vcc2) d'alimentation et crée ainsi la première tension (Vccl) d'alimentation, et
le circuit (7) réducteur de tension comporte au moins une diode (Di) placée entre la seconde tension (Vcc2) d'alimentation et le noeud déterminé et ayant un potentiel inférieur à la seconde tension (Vcc2) d'alimentation, la première tension (Vccl) d'alimentation correspondant à une tension ayant subi un décalage de niveau, créée par ladite diode (Di) au moins.
8. Circuit selon la revendication 1, caractérisé en ce que le circuit d'alimentation comprend
un circuit (7) réducteur de tension qui réduit la seconde tension (Vcc2) d'alimentation et crée ainsi la première tension (Vccl) d'alimentation, et
un circuit commutateur (81) qui sélectionne une tension parmi la première tension (Vccl) d'alimentation créée par le circuit (7) réducteur de tension et la tension de sortie transmise par le circuit (6) de sortie.
9. Circuit selon la revendication 8, caractérisé en ce que le circuit d'alimentation comprend un circuit (5) de commande du circuit commutateur (81) d'après la tension de sortie du circuit (6) de sortie.
10. Circuit selon la revendication 8, caractérisé en ce que le circuit commutateur (81) sélectionne la première tension (Vccl) d'alimentation lorsque la seconde tension (Vcc2) d'alimentation commence à être appliquée depuis l'extérieur, et sélectionne la tension de sortie lorsque celle-ci s'est stabilisée.
11. Circuit selon la revendication 9, caractérisé en ce que
le circuit (5) de commande comprend un transistor ayant une grille qui reçoit la tension de sortie, une première borne couplée à la seconde tension (Vcc2) d'alimentation, et une seconde borne couplée à un potentiel donné,
la tension de la première borne du transistor étant utilisée pour la commande du circuit commutateur (81).
12. Circuit selon la revendication 11, caractérisé en ce que le circuit (5) de commande comporte un circuit inverseur qui inverse la tension de la première borne du transistor, une tension inversée étant appliquée au circuit commutateur (81) pour la commande de celui-ci.
13. Dispositif à circuit intégré à semi-conducteur, du type qui comprend
une pastille,
un régulateur de tension, et
un circuit interne (3) qui reçoit une tension de sortie du régulateur de tension,
caractérisé en ce que le régulateur de tension est selon l'une quelconque des revendications précédentes.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8285647A JPH10133754A (ja) | 1996-10-28 | 1996-10-28 | レギュレータ回路及び半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2755318A1 true FR2755318A1 (fr) | 1998-04-30 |
| FR2755318B1 FR2755318B1 (fr) | 2004-09-24 |
Family
ID=17694249
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9708405A Expired - Fee Related FR2755318B1 (fr) | 1996-10-28 | 1997-07-03 | Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5861771A (fr) |
| JP (1) | JPH10133754A (fr) |
| KR (1) | KR100264718B1 (fr) |
| FR (1) | FR2755318B1 (fr) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3322145B2 (ja) * | 1996-12-26 | 2002-09-09 | 株式会社村田製作所 | 電流制御回路 |
| JP3732914B2 (ja) | 1997-02-28 | 2006-01-11 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6768165B1 (en) * | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| KR100512160B1 (ko) * | 1997-11-27 | 2006-03-14 | 삼성전자주식회사 | 내부전원전압발생회로 |
| JPH11213664A (ja) * | 1998-01-23 | 1999-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US6057721A (en) * | 1998-04-23 | 2000-05-02 | Microchip Technology Incorporated | Reference circuit using current feedback for fast biasing upon power-up |
| US6060873A (en) * | 1999-03-12 | 2000-05-09 | Vanguard International Semiconductor Corporation | On-chip-generated supply voltage regulator with power-up mode |
| JP3592130B2 (ja) * | 1999-04-19 | 2004-11-24 | 富士通株式会社 | 電子回路 |
| US6208124B1 (en) | 1999-06-04 | 2001-03-27 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| US6411158B1 (en) * | 1999-09-03 | 2002-06-25 | Conexant Systems, Inc. | Bandgap reference voltage with low noise sensitivity |
| JP3423957B2 (ja) * | 1999-11-25 | 2003-07-07 | Ｎｅｃエレクトロニクス株式会社 | 降圧回路 |
| US6281666B1 (en) * | 2000-03-14 | 2001-08-28 | Advanced Micro Devices, Inc. | Efficiency of a multiphase switching power supply during low power mode |
| US6297685B1 (en) * | 2000-06-14 | 2001-10-02 | International Business Machines Corporation | High-speed fully-compensated low-voltage differential driver/translator circuit arrangement |
| JP3831894B2 (ja) * | 2000-08-01 | 2006-10-11 | 株式会社ルネサステクノロジ | 半導体集積回路 |
| FR2817360B1 (fr) * | 2000-11-30 | 2004-03-12 | St Microelectronics Sa | Circuit integre avec dispositif de regulation de la tension d'alimentation |
| US6414539B1 (en) * | 2001-03-29 | 2002-07-02 | Intel Corporation | AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage |
| US6584017B2 (en) | 2001-04-05 | 2003-06-24 | Saifun Semiconductors Ltd. | Method for programming a reference cell |
| US7098107B2 (en) * | 2001-11-19 | 2006-08-29 | Saifun Semiconductor Ltd. | Protective layer in memory device and method therefor |
| US6700818B2 (en) * | 2002-01-31 | 2004-03-02 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US6917544B2 (en) * | 2002-07-10 | 2005-07-12 | Saifun Semiconductors Ltd. | Multiple use memory chip |
| US7136304B2 (en) | 2002-10-29 | 2006-11-14 | Saifun Semiconductor Ltd | Method, system and circuit for programming a non-volatile memory array |
| US7178004B2 (en) * | 2003-01-31 | 2007-02-13 | Yan Polansky | Memory array programming circuit and a method for using the circuit |
| JP4458457B2 (ja) * | 2003-07-04 | 2010-04-28 | 株式会社リコー | 半導体装置 |
| US7123532B2 (en) * | 2003-09-16 | 2006-10-17 | Saifun Semiconductors Ltd. | Operating array cells with matched reference cells |
| US6922099B2 (en) * | 2003-10-21 | 2005-07-26 | Saifun Semiconductors Ltd. | Class AB voltage regulator |
| JP4467963B2 (ja) * | 2003-12-03 | 2010-05-26 | 株式会社東芝 | レギュレータ装置およびそれに用いる逆流防止ダイオード回路 |
| DE10361724A1 (de) * | 2003-12-30 | 2005-08-04 | Infineon Technologies Ag | Spannungsregelsystem |
| US7652930B2 (en) * | 2004-04-01 | 2010-01-26 | Saifun Semiconductors Ltd. | Method, circuit and system for erasing one or more non-volatile memory cells |
| US7095655B2 (en) * | 2004-08-12 | 2006-08-22 | Saifun Semiconductors Ltd. | Dynamic matching of signal path and reference path for sensing |
| US20060068551A1 (en) * | 2004-09-27 | 2006-03-30 | Saifun Semiconductors, Ltd. | Method for embedding NROM |
| US7638850B2 (en) * | 2004-10-14 | 2009-12-29 | Saifun Semiconductors Ltd. | Non-volatile memory structure and method of fabrication |
| US20060146624A1 (en) * | 2004-12-02 | 2006-07-06 | Saifun Semiconductors, Ltd. | Current folding sense amplifier |
| EP1686592A3 (fr) * | 2005-01-19 | 2007-04-25 | Saifun Semiconductors Ltd. | Vérification d'effacement partiel |
| JP4603378B2 (ja) * | 2005-02-08 | 2010-12-22 | 株式会社豊田中央研究所 | 基準電圧回路 |
| EP1852766B1 (fr) * | 2005-02-24 | 2010-11-24 | Fujitsu Ltd. | Circuit générateur de tension de réfèrence |
| JP2006244228A (ja) * | 2005-03-04 | 2006-09-14 | Elpida Memory Inc | 電源回路 |
| US8053812B2 (en) | 2005-03-17 | 2011-11-08 | Spansion Israel Ltd | Contact in planar NROM technology |
| US20070141788A1 (en) * | 2005-05-25 | 2007-06-21 | Ilan Bloom | Method for embedding non-volatile memory with logic circuitry |
| US8400841B2 (en) * | 2005-06-15 | 2013-03-19 | Spansion Israel Ltd. | Device to program adjacent storage cells of different NROM cells |
| US7184313B2 (en) * | 2005-06-17 | 2007-02-27 | Saifun Semiconductors Ltd. | Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells |
| US20100148787A1 (en) * | 2005-06-20 | 2010-06-17 | Marian Morys | High Frequency or Multifrequency Resistivity Tool |
| JP4741886B2 (ja) * | 2005-06-24 | 2011-08-10 | Ｈｏｙａ株式会社 | レギュレータ回路 |
| US20090255995A1 (en) * | 2005-06-24 | 2009-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and wireless communication system |
| US7804126B2 (en) * | 2005-07-18 | 2010-09-28 | Saifun Semiconductors Ltd. | Dense non-volatile memory array and method of fabrication |
| US20070036007A1 (en) * | 2005-08-09 | 2007-02-15 | Saifun Semiconductors, Ltd. | Sticky bit buffer |
| US7668017B2 (en) | 2005-08-17 | 2010-02-23 | Saifun Semiconductors Ltd. | Method of erasing non-volatile memory cells |
| US20070096199A1 (en) * | 2005-09-08 | 2007-05-03 | Eli Lusky | Method of manufacturing symmetric arrays |
| US7490428B2 (en) * | 2005-10-19 | 2009-02-17 | Halliburton Energy Services, Inc. | High performance communication system |
| US7696756B2 (en) * | 2005-11-04 | 2010-04-13 | Halliburton Energy Services, Inc. | Oil based mud imaging tool with common mode voltage compensation |
| JP2007133533A (ja) * | 2005-11-09 | 2007-05-31 | Nec Electronics Corp | 基準電圧生成回路 |
| EP2631679B1 (fr) * | 2005-11-10 | 2014-07-09 | Halliburton Energy Services, Inc. | Amplificateur d'électrode déplacée |
| US7352627B2 (en) * | 2006-01-03 | 2008-04-01 | Saifon Semiconductors Ltd. | Method, system, and circuit for operating a non-volatile memory array |
| US7808818B2 (en) * | 2006-01-12 | 2010-10-05 | Saifun Semiconductors Ltd. | Secondary injection for NROM |
| US7755419B2 (en) | 2006-01-17 | 2010-07-13 | Cypress Semiconductor Corporation | Low power beta multiplier start-up circuit and method |
| US7830200B2 (en) * | 2006-01-17 | 2010-11-09 | Cypress Semiconductor Corporation | High voltage tolerant bias circuit with low voltage transistors |
| US20070173017A1 (en) * | 2006-01-20 | 2007-07-26 | Saifun Semiconductors, Ltd. | Advanced non-volatile memory array and method of fabrication thereof |
| US8253452B2 (en) * | 2006-02-21 | 2012-08-28 | Spansion Israel Ltd | Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same |
| US7692961B2 (en) * | 2006-02-21 | 2010-04-06 | Saifun Semiconductors Ltd. | Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection |
| US7760554B2 (en) * | 2006-02-21 | 2010-07-20 | Saifun Semiconductors Ltd. | NROM non-volatile memory and mode of operation |
| US7701779B2 (en) * | 2006-04-27 | 2010-04-20 | Sajfun Semiconductors Ltd. | Method for programming a reference cell |
| JP2008015875A (ja) * | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 電源回路 |
| US7605579B2 (en) * | 2006-09-18 | 2009-10-20 | Saifun Semiconductors Ltd. | Measuring and controlling current consumption and output current of charge pumps |
| JP2008140531A (ja) * | 2006-11-07 | 2008-06-19 | Nec Electronics Corp | 半導体装置及びメモリ |
| WO2008120350A1 (fr) * | 2007-03-29 | 2008-10-09 | Fujitsu Limited | Circuit de génération de tension de référence |
| US20080239599A1 (en) * | 2007-04-01 | 2008-10-02 | Yehuda Yizraeli | Clamping Voltage Events Such As ESD |
| JP2007318154A (ja) * | 2007-06-18 | 2007-12-06 | Renesas Technology Corp | 半導体装置及び直流電圧回路 |
| JP5351029B2 (ja) * | 2007-09-04 | 2013-11-27 | 株式会社アドバンテスト | 電源安定化回路、電子デバイス、および、試験装置 |
| JP2009164415A (ja) * | 2008-01-08 | 2009-07-23 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP2009303317A (ja) * | 2008-06-11 | 2009-12-24 | Ricoh Co Ltd | 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ |
| KR101143446B1 (ko) * | 2010-05-31 | 2012-05-22 | 에스케이하이닉스 주식회사 | 전압 발생 회로 |
| SG191917A1 (en) | 2011-01-18 | 2013-08-30 | Halliburton Energy Serv Inc | An improved focused acoustic transducer |
| JP2012170020A (ja) * | 2011-02-16 | 2012-09-06 | Seiko Instruments Inc | 内部電源電圧生成回路 |
| JP2014026610A (ja) * | 2012-07-30 | 2014-02-06 | Seiko Instruments Inc | レギュレータ |
| JP6135768B2 (ja) | 2013-09-26 | 2017-05-31 | 富士通株式会社 | 降圧電源回路、電源モジュール、及び降圧電源回路の制御方法 |
| US9671801B2 (en) * | 2013-11-06 | 2017-06-06 | Dialog Semiconductor Gmbh | Apparatus and method for a voltage regulator with improved power supply reduction ratio (PSRR) with reduced parasitic capacitance on bias signal lines |
| JP6903398B2 (ja) * | 2016-01-27 | 2021-07-14 | 三菱電機株式会社 | 駆動装置および液晶表示装置 |
| CN107402592B (zh) * | 2016-12-01 | 2018-11-20 | 上海韦玏微电子有限公司 | 启动电路 |
| CN115390615A (zh) * | 2018-10-31 | 2022-11-25 | 罗姆股份有限公司 | 线性电源电路 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4156273A (en) * | 1976-10-07 | 1979-05-22 | Sanyo Electric Co., Ltd. | Protection of a switching regulator |
| DE3121638A1 (de) * | 1981-05-30 | 1982-12-23 | Metrawatt GmbH, 8500 Nürnberg | Gleichspannungswandler mit netztrennung fuer eingangsspannungen mit extrem grossem variationsbereich |
| JPS5956865A (ja) * | 1982-09-22 | 1984-04-02 | Sawafuji Electric Co Ltd | 静電複写装置高圧電源回路 |
| US4683529A (en) * | 1986-11-12 | 1987-07-28 | Zytec Corporation | Switching power supply with automatic power factor correction |
| EP0320307A2 (fr) * | 1987-12-11 | 1989-06-14 | Nec Corporation | Alimentation en courant continu comportant des tensions constantes à haut et bas niveaux pour alimenter une commande d'onduleur |
| US5335162A (en) * | 1993-01-15 | 1994-08-02 | Toko America, Inc. | Primary side controller for regulated power converters |
| EP0651310A2 (fr) * | 1993-10-28 | 1995-05-03 | Matsushita Electric Industrial Co., Ltd. | Appareil d'alimentation en énergie |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03296118A (ja) * | 1990-04-13 | 1991-12-26 | Oki Micro Design Miyazaki:Kk | 基準電圧発生回路 |
| KR930009148B1 (ko) * | 1990-09-29 | 1993-09-23 | 삼성전자 주식회사 | 전원전압 조정회로 |
| US5373226A (en) * | 1991-11-15 | 1994-12-13 | Nec Corporation | Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor |
| US5442314A (en) * | 1991-11-22 | 1995-08-15 | Nec Corporation | CMOS circuit for generating voltage related to transistor gate length |
| US5497119A (en) * | 1994-06-01 | 1996-03-05 | Intel Corporation | High precision voltage regulation circuit for programming multilevel flash memory |
| US5731735A (en) * | 1995-08-25 | 1998-03-24 | Advantest Corporation | Power supply circuit for driving an integrated circuit, wherein the power supply is adjusted based on temperature so that a delay variation within the IC according to temperature may be cancelled |
-
1996
- 1996-10-28 JP JP8285647A patent/JPH10133754A/ja active Pending
-
1997
- 1997-06-10 US US08/871,954 patent/US5861771A/en not_active Expired - Fee Related
- 1997-07-02 KR KR1019970030587A patent/KR100264718B1/ko not_active IP Right Cessation
- 1997-07-03 FR FR9708405A patent/FR2755318B1/fr not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4156273A (en) * | 1976-10-07 | 1979-05-22 | Sanyo Electric Co., Ltd. | Protection of a switching regulator |
| DE3121638A1 (de) * | 1981-05-30 | 1982-12-23 | Metrawatt GmbH, 8500 Nürnberg | Gleichspannungswandler mit netztrennung fuer eingangsspannungen mit extrem grossem variationsbereich |
| JPS5956865A (ja) * | 1982-09-22 | 1984-04-02 | Sawafuji Electric Co Ltd | 静電複写装置高圧電源回路 |
| US4683529A (en) * | 1986-11-12 | 1987-07-28 | Zytec Corporation | Switching power supply with automatic power factor correction |
| EP0320307A2 (fr) * | 1987-12-11 | 1989-06-14 | Nec Corporation | Alimentation en courant continu comportant des tensions constantes à haut et bas niveaux pour alimenter une commande d'onduleur |
| US5335162A (en) * | 1993-01-15 | 1994-08-02 | Toko America, Inc. | Primary side controller for regulated power converters |
| EP0651310A2 (fr) * | 1993-10-28 | 1995-05-03 | Matsushita Electric Industrial Co., Ltd. | Appareil d'alimentation en énergie |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 8, no. 155 (E - 256) 19 July 1984 (1984-07-19) * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10133754A (ja) | 1998-05-22 |
| KR19980032204A (ko) | 1998-07-25 |
| FR2755318B1 (fr) | 2004-09-24 |
| KR100264718B1 (ko) | 2000-09-01 |
| US5861771A (en) | 1999-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2755318A1 (fr) | Circuit regulateur et dispositif a circuit integre a semi-conducteur le comprenant | |
| EP1081572B1 (fr) | Circuit d'alimentation à sélecteur de tension | |
| FR2667409A1 (fr) | Circuit de commande de tension de source. | |
| EP0678802B1 (fr) | Circuit de limitation de tension avec comparateur à hystérésis | |
| FR2819064A1 (fr) | Regulateur de tension a stabilite amelioree | |
| FR2807847A1 (fr) | Regulateur lineaire a faible surtension en regime transitoire | |
| FR2779293A1 (fr) | Circuit de sortie a transistors | |
| EP1326154B1 (fr) | Pompe à charge à très large plage de tension de sortie | |
| FR2527805A1 (fr) | Procede et circuit de commande de la vitesse de variation d'une tension en rampe | |
| EP0631388B1 (fr) | Circuit de génération d'une impulsion de sortie stabilisée en durée | |
| FR3102581A1 (fr) | Régulateur de tension | |
| EP1380913A1 (fr) | Régulateur de tension linéaire | |
| FR2843813A1 (fr) | Procede et dispositif pour optimiser les performances de fonctionnement d'un circuit integre conformement a la puissance consommee | |
| FR2863420A1 (fr) | Dispositif de neutralisation a la mise sous tension | |
| FR2842964A1 (fr) | Circuit de generation de tension interne exempt de pointes de puissance | |
| FR3102580A1 (fr) | Régulateur de tension | |
| FR2744299A1 (fr) | Convertisseur continu/continu a faible tension d'alimentation | |
| FR2874467A1 (fr) | Circuit pour un generateur d'eeprom haute tension | |
| EP1258975B1 (fr) | Circuit de régulation pour un générateur haute tension | |
| WO2000005818A1 (fr) | Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors | |
| FR2539934A1 (fr) | Dispositif pour apparier des commutateurs a transistors a effet de champ, par exemple pour un convertisseur numerique-analogique video | |
| FR2682801A1 (fr) | Circuit pour produire une tension d'alimentation en courant interne dans un dispositif de memoire a semiconducteurs. | |
| FR2847717A1 (fr) | Circuit limiteur de tension, notamment pour pompe de charge | |
| FR2653951A1 (fr) | Convertisseur de niveau. | |
| EP0715240B1 (fr) | Régulateur de tension pour circuit logique en mode couple |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070330 |