KR19980032204A - 조정기 회로 및 반도체 집적 회로 장치 - Google Patents

조정기 회로 및 반도체 집적 회로 장치 Download PDF

Info

Publication number
KR19980032204A
KR19980032204A KR1019970030587A KR19970030587A KR19980032204A KR 19980032204 A KR19980032204 A KR 19980032204A KR 1019970030587 A KR1019970030587 A KR 1019970030587A KR 19970030587 A KR19970030587 A KR 19970030587A KR 19980032204 A KR19980032204 A KR 19980032204A
Authority
KR
South Korea
Prior art keywords
circuit
voltage
output
power supply
regulator
Prior art date
Application number
KR1019970030587A
Other languages
English (en)
Other versions
KR100264718B1 (ko
Inventor
마츠다아츠시
다나카히로카즈
고토구니히코
Original Assignee
세키자와 다다시
후지쓰가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쓰가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR19980032204A publication Critical patent/KR19980032204A/ko
Application granted granted Critical
Publication of KR100264718B1 publication Critical patent/KR100264718B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Dram (AREA)

Abstract

본 발명은 조정기 회로의 회로 면적을 삭감하는 것을 목적으로 한다.
출력 회로(6)와, 출력 회로의 출력 전압(Vcc2)을 제어하는 출력 전압제어 회로(5)와, 출력 전압 제어 회로로 기준 전압(Vref)을 공급하는 기준 전압 발생 회로(4)를 갖는 조정기 회로(2)에 있어서,
기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원을 공급하는 전원 회로(7)가, 상기 출력 회로(6)에 전원을 공급하는 회로와는 별도로 설치되는 것을 특징으로 한다.

Description

조정기 회로 및 반도체 집적 회로 장치
본 발명은 부여된 전원 전압을 강압하여 피공급 회로로 출력하는 조정기 회로에 관한 것이다. 특히, 하나의 칩내에 조정기 회로와 피공급 회로가 집적화된 반도체 집적 회로에 있어서의 조정기 회로에 관한 것이다.
도 8에, 하나의 칩(1)내에 조정기 회로(2)와 피공급 회로인 내부 회로(3)가 집적화된 반도체 집적 회로의 일례를 나타낸다. 칩(1)에 공급된 외부 전원 전압(Vcc1)은 조정기 회로(2)에서 강압되어 소정의 내부 전원 전압(Vcc2)으로 변환되며, 내부 회로(3)로 공급된다. 이러한 조정기 회로(2)는 내부 회로(3)에 있어서는 MOS 트랜지스터등의 소자가 미세화되어 그 내압이 작은 한편, 칩(1) 외부의 시스템은 미세화가 늦어 비교적 높은 전원 전압(Vcc1)으로 구동되는 경우 등에 필요해지는 것이다. 예컨대, 외부시스템의 전원 전압이 Vcc1=5V, 내부 회로(3)의 전원 전압이 Vcc2=3.3V라는 예를 자주 볼 수 있다.
도 9에, 종래의 조정기 회로(2)의 블록 구성도를 나타낸다. 조정기 회로(2)는 기준 전압 발생 회로(4), 출력 전압 제어 회로(5), 및 출력 회로(6)의 각 회로 블록으로 이루어지고, 기준 전압 발생 회로(4)가 발생한 기준 전압(Vref)과 출력 회로(6)로부터의 피드백 전압(Vf)을 출력 전압 제어 회로(5)에서 비교하여, 비교 결과에 기초하는 제어 신호(Vc)가 출력 회로(6)를 제어하고, 출력 회로(6)가 출력하는 내부 전원 전압(Vcc2)을 소정의 일정치로 유지한다. 그리고, 종래 기술에서 이들 모든 회로 블록(4∼6)은 외부 전원 전압(Vcc1)에 의해 구동된다.
그런데, 외부 전원 전압(Vcc1)은 내부 회로(3)의 전원 전압(Vcc2)보다 높기 때문에, 외부 전원 전압(Vcc1)에 의해 구동되는 조정기 회로(2)의 각 회로 블록(4∼6)을 구성하는 MOS 트랜지스터등의 소자는 내부 회로(3)를 구성하는 소자보다도 사이즈가 큰 것을 사용하지 않으면 안된다. 즉, MOS 트랜지스터의 내압을 높이기 위해서, 그 게이트 길이를 길게 하고, 또 소스 및 드레인의 면적을 크게하지 않으면 안된다. 따라서, 조정기 회로(2)의 각 회로 블록(4∼6)이 점유하는 소자 면적이 커지고, 칩(1)의 면적이 커지게 된다는 문제가 있다.
또한, 칩(1)내의 내부 회로(3)의 기능에 따라서는 내부 회로(3)가 어떠한 기준 전압을 필요로 하는 경우가 있다. 이러한 경우에, 내부 회로(3)속에 새롭게 기준 전압 발생 회로를 설치하는 것이 아니라, 내부 회로(3)의 기준 전압으로서 조정기 회로(2)의 기준 전압 발생 회로(4)로부터 출력되는 기준 전압(Vref)을 사용하게 하여, 기준 전압 발생 회로(4)를 조정기 회로(2)와 내부 회로(3)로 공용하도록 하면, 칩(1)의 면적을 현저히 삭감할 수 있다.
그러나, 조정기 회로(2)의 기준 전압 발생 회로(4)는 외부 전원 전압(Vcc1)에 의해서 구동되어 있기 때문에, 기준 전압 발생 회로(4)로부터 출력되는 기준 전압(Vref)은 과도적으로 외부 전원 전압(Vcc1)에까지 도달할 가능성이 있다. 따라서, 이 기준 전압을 소자 내압이 낮은 내부 회로(3)로 입력하면, 내부 회로(3)가 파괴되어 버릴 우려가 있다. 따라서, 조정기 회로(2)의 기준 전압 발생 회로(4)와는 달리, 내부 회로(3)속에 새롭게 기준 전압 발생 회로를 설치해야만 하고, 칩(1)의 면적을 삭감할 수 없다는 문제가 있다.
도 1은 본 발명이 원리적인 구성을 나타내는 블록도.
도 2는 본 발명의 제 1 실시의 형태를 나타내는 도면.
도 3은 본 발명의 제 2 실시의 형태에 관한 간이 강압 회로를 나타내는 도면.
도 4는 본 발명의 제 3 실시의 형태에 관한 간이 강압 회로를 나타내는 도면.
도 5는 본 발명의 제 4 실시의 형태를 나타내는 도면.
도 6은 본 발명의 제 2 의 원리적인 구성을 나타내는 블록도.
도 7은 본 발명의 제 5 실시의 형태를 나타내는 도면.
도 8은 조정기 회로를 갖는 반도체 집적 회로 장치를 나타내는 도면.
도 9는 종래의 조정기 회로의 블록도.
〈도면의 주요부분에 대한 부호의 설명〉
1: 칩
2: 조정기 회로
3: 내부 회로
4: 기준 전압 발생 회로
5: 출력 전압 제어 회로
6: 출력 회로
7: 간이 강압 회로
8: 개시 회로
41: 연산 증폭기
42: 트랜지스터
43: 트랜지스터
51: 연산 증폭기
61: 입력 트랜지스터
62: 커런트 미러 회로
63: 출력 트랜지스터
71: 소스 폴로어·트랜지스터
81: 스위치
82: 제어부
83: 인버터
84: 간이 강압부
85: 트랜지스터
청구범위 제 1 항에 기재한 조정기 회로는 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원을 공급하는 전원 회로(7)가, 출력 회로(6)에 전원을 공급하는 회로와는 별도로 설치되는 것을 특징으로 한다. 이 구성에 의하면, 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)만을 저전압의 전원으로 구동할 수 있기 때문에, 이들 회로를 사이즈가 작은 저내압 소자로 형성할 수 있고, 점유하는 소자 면적을 작게 할 수 있다. 또, 기준 전압 발생 회로(4)로부터 출력되는 기준 전압(Vref)을 내부 회로(3)의 기준 전압으로서도 사용할 수 있다.
청구범위 제 2 항에 기재한 조정기 회로는 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원을 공급하는 전원 회로가, 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 강압하는 간이 강압 회로(7)인 것을 특징으로 한다. 이 구성에 의하면, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 공급하는 저전압의 전원 전압(VR)이 조정기의 내부에서 생성되기 때문에, 이 저전압의 전원 전압(VR)을 외부에서 조정기에 부여할 필요가 없어진다.
청구범위 제 3 항에 기재한 조정기 회로는 간이 강압 회로(7)가 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 분압하여 강압 전압(VR)을 발생하는 저항 분압 회로(R1,R2)로 이루어진 것을 특징으로 한다. 이 구성에 의하면, 간단한 회로 구성으로 간이 강압 회로(7)를 형성할 수 있다.
청구범위 제 4 항에 기재한 조정기 회로는 간이 강압 회로(7)가 출력 회로(6)에 공급되는 전원 전압(vcc1)을 분압한 전압(VN)를 입력으로 하는 전압 폴로어 회로로 이루어진 것을 특징으로 한다. 구체적으로는, 간이 강압 회로(7)가, 드레인이 출력 회로(6)로 공급되는 전원 전압(Vcc1)을 받고, 게이트가 출력 회로(6)로 공급되는 전원 전압(Vcc1)을 분압한 전압(VN)을 받아 소스로부터 강압 전압(VR)을 출력하는, 소스 폴로어 접속된 트랜지스터(71)로 이루어진 것을 특징으로 한다. 이 구성에 의하면, 강압 전압(VR)이 부하에 의존하지 않기 때문에, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 부하량의 변동을 무시할 수 없는 경우나, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)을 내부 회로(3)의 기준 전압으로서도 사용하는 경우에 유효하다.
청구범위 제 5 항에 기재한 조정기 회로는 간이 강압 회로(7)가 출력 회로(6)에 공급되는 전원 전압(Vcc1)을, 1개 또는 직렬접속된 복수의 다이오드로 강압한 강압 전압(VR)을 출력하는 것을 특징으로 한다. 이 구성에 의해서도, 강압 전압(VR)이 부하에 의존하지 않기 때문에, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 부하량의 변동을 무시할 수 없는 경우나, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)을 내부 회로(3)의 기준 전압으로서도 사용하는 경우에 유효하다.
청구범위 제 6 항에 기재한 조정기 회로는 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원을 공급하는 전원 회로가, 출력 회로(6)에 공급되는 전원 전압(Vccl)을 강압하는 강압 회로(84)의 출력 전압(VR), 또는 상기 출력 회로(6)의 출력 전압(Vcc2)중 어느 한쪽을 선택하여 출력하는 개시 회로(8)인 것을 특징으로 한다. 이 구성에 의하면, 조정기 회로(2) 자체의 출력 전압(Vcc2)이 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원으로서 공급된다. 따라서, 외부 전원 전압(Vccl)이 변동하였다고 해도, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 전원 전압이 변동하는 일이 없이, 출력 회로(6)에 대하여 항상 안정한 제어 신호(Vc)를 출력할 수 있으며, 따라서, 안정한 내부 전원 전압(Vcc2)을 출력하는 것을 계속할 수 있다.
청구범위 제 7 항에 기재한 조정기 회로는, 개시 회로(8)가 출력 회로(6)의 출력 전압(Vcc2)을 감시하는 제어부(82)와, 제어부의 지시에 의해, 강압 회로(84)의 출력 전압(VR), 또는출력 회로(6)의 출력 전압(Vcc2)중 어느 한쪽을 선택하는 스위치(81)를 갖는 것을 특징으로 한다. 이 구성에 의해서, 전원 투입후 출력 전압(Vcc2)이 발생될 때까지는 강압 회로(84)의 출력 전압(VR)을, 출력 전압(Vcc2)이 안정한 후에는 출력 회로(6)의 출력 전압(Vcc2)을, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급할 수 있다. 따라서, 전원 투입으로부터 안정 상태에 이르는 이행을 자동적으로 행할 수 있다.
청구범위 제 8 항에 기재한 조정기 회로는 개시 회로(8)의 강압 회로(84)가 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 분압하여 강압 전압(VR)을 발생하는 저항 분압 회로(R8,R9)인 것을 특징으로 한다. 이 구성에 의하면, 간단한 회로 구성으로 간이 강압 회로(7)를 형성할 수 있다.
청구범위 제 9 항에 기재한 조정기 회로는 개시 회로(8)의 강압 회로(84)가, 출력 회로(6)에 공급되는 전원 전압(Vccl)을 분압한 전압(VN)을 입력으로 하는 전압 폴로어 회로로 이루어진 것을 특징으로 한다. 구체적으로는 강압 회로(84)가, 드레인이 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 받고, 게이트가 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 분압한 전압(VN)을 받아, 소스로부터 강압 전압(VR)을 출력하는, 소스 폴로어 접속된 트랜지스터(71)로 이루어진 것을 특징으로 한다. 이 구성에 의하면, 외부 전원 전압(Vcc1)의 투입시에 있어서도, 부하 전류의 변동의 영향을 받지 않고, 안정한 강압 전압(VR)을 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급할 수 있다.
청구범위 제 10 항 기재한 조정기 회로는 개시 회로(8)의 강압 회로(84)가 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 1개 또는 직렬접속된 복수의 다이오드로 강압한 강압 전압(VR)을 출력하는 것을 특징으로 한다. 이 구성에 의해서도, 외부 전원 전압(Vcc1)의 투입시에 있어서도, 부하 전류의 변동의 영향을 받지 않고, 안정한 강압 전압(VR)을 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급할 수 있다.
청구범위 제 11 항에 기재한 반도체 집적 회로 장치는 청구범위 제 1 항 내지 제 10 항에 기재한 조정기 회로(2)와, 조정기 회로의 출력 전압(Vcc2)을 공급되는 내부 회로(3)를 1칩(1)내에 집적한 것을 특징으로 한다. 이 구성에 의해서, 점유 면적이 작은 조정기 회로(2)를 칩내에 형성할 수 있는 동시에, 조정기 회로(2)의 기준 전압 발생 회로(4)로부터 출력되는 기준 전압(Vref)을 내부 회로(3)의 기준 전압으로도 사용할 수 있다.
청구범위 제 11 항에 기재한 반도체 집적 회로 장치는 조정기 회로(2)의 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 공급되는 강압 전압(VR)과, 조정기 회로의 출력 전압(Vcc2)이 거의 동일한 것을 특징으로 한다. 이 구성에 의하면, 조정기 회로(2)의 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)를 구성하는 MOS 트랜지스터등의 소자의 사이즈를, 내부 회로(3)를 구성하는 소자의 사이즈에 맞출 수 있으며, 칩의 설계가 간단해진다.
도 1에, 본 발명의 조정기 회로의 블록 구성도를 나타낸다. 본 발명의 조정기 회로는 외부 전원 전압(Vccl)이 공급되어 강압 전압(VR)을 출력하는 간이 강압 회로(7)를 가지며, 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)가 그 강압 전압(VR)에 의해서 구동된다. 그리고, 최종단의 출력 회로(6)만이 외부 전원 전압(Vcc1)에 의해서 구동된다.
즉, 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)에 대해서는 기준 전압 발생 회로(4)가 소정의 기준 전압(Vref)을 발생하고, 또한 출력 전압 제어 회로(5)가 출력 회로(6)에 대한 제어 신호(Vc)를 출력하면 좋으므로, 외부 전원 전압(Vcc1)으로 구동할 필요가 없으며, 이것보다 낮은 전압으로 구동하면 충분하다. 또, 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)는 모두 연산 증폭기에 의해 구성되어 있기 때문에, 전원 전압의 변동에 대해서 그만큼 신경쓸 필요는 없다. 그래서, 본 발명의 조정기 회로에서는 간단한 구성으로 이루어진 간이 강압 회로(7)를 설치하고, 이것이 출력하는 강압 전압(VR)에 의해서 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)를 구동하고 있다.
이 구성에 의해, 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)를 사이즈가 작은 저내압 소자로 형성할 수 있기 때문에, 조정기 회로(2)가 점유하는 소자 면적을 작게 할 수 있으며, 따라서, 칩(1)의 면적을 삭감할 수 있다.
또, 이 구성에 의해, 기준 전압 발생 회로(4)로부터 출력되는 기준 전압(Vref)이, 과도기에서도 외부 전원 전압(Vcc1)에까지 도달하는 일이 없기 때문에, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)을 내부 회로(3)로 입력하여, 내부 회로(3)에 있어서의 기준 전압으로도 사용할 수 있다. 따라서, 내부 회로(3)속에 새롭게 기준 전압 발생 회로를 설치할 필요가 없고, 칩(1)의 면적을 현저히 삭감할 수 있다.
그리고, 강압 전압(VR)의 전압치는 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 연산 증폭기를 정상으로 구동할 수 있는 범위이면 좋고, 특정한 값으로 제한되는 것이 아니다. 그러나, 강압 전압(VR)의 전압치를 내부 회로(3)로 공급되는 내부 전원 전압(Vcc2)의 전압치에 맞추면, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)를 구성하는 MOS 트랜지스터등의 소자의 사이즈를, 내부 회로(3)를 구성하는 소자의 사이즈에 맞출 수 있으며, 칩의 설계가 간단해진다.
또, 이러한 구성에 의해서도, 조정기 회로로서의 기능, 즉, 기준 전압 발생 회로(4)가 발생한 기준 전압(Vref)과 출력 회로(6)로부터의 피드백 전압(Vf)을 출력 전압 제어부(5)에서 비교하고, 비교 결과에 기초하는 제어 신호(Vc)가 출력 회로(6)를 제어하여, 출력 회로(6)가 출력하는 내부 전원 전압(Vcc2)을 소정의 일정치로 유지한다고 하는 기능은 종래 기술과 조금도 변함이 없다.
도 2에, 본 발명의 제 1 실시의 형태를 나타낸다. 본 실시의 형태에 있어서는, 간이 강압 회로(7)가 직렬접속된 저항(Rl)과 저항(R2)로 외부 전원 전압(Vcc1)을 분압하는 저항 분압 회로로 구성되어 있다. 저항(R1)과 저항(R2)과의 접속점으로부터, 강압 전압(VR)이 출력된다. 저항(R1)과 저항(R2)과의 저항치의 비를 조절함으로써, 5V 미만의 임의의 강압 전압(VR)을 발생시킬 수 있다. 이 강압 전압(VR)이 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급되어 이들 회로를 구동한다.
여기서, 간이 강압 회로(7)는 단순한 저항 분압 회로로 구성되어 있기 때문에, 외부 전원 전압(Vcc1)이 변동했을 경우, 및 강압 전압(VR)이 공급되고 있는 부하의 무게가 변동했을 경우에는, 강압 전압(VR)이 변동한다. 그러나, 강압 전압(VR)이 공급되는 회로는 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)만이고, 이들 회로는 연산 증폭기(41,51)로 이루어지기 때문에, 부하로서의 무게의 변동은 작고, 저절로 강압 전압(VR)을 변동시키는 일은 거의 없다. 또, 이들 회로는 연산 증폭기(41,51)로 이루어지기 때문에, 외부 요인에 따라 강압 전압(VR)이 변동하여도, 그 영향을 받기 어렵다. 따라서, 간이 강압 회로(7)로서는, 도 2에 도시된 바와 같은 단순한 저항 분압 회로(R1,R2)로 충분하다.
기준 전압 발생 회로(4)는 소위 밴드 갭 레퍼런스(BGR) 회로로 이루어진다. 이 밴드 갭 레퍼런스(BGR) 회로는 두개의 트랜지스터(42,43)의 에미터·베이스간 전압(VBE)의 약간의 차를 이용하여, 온도 변화에 의한 기준 전압(Vref)의 변동을 상쇄하도록 기능한다. 이 회로의 연산 증폭기(41)는 외부 전원 전압(Vcc1)보다 낮은 강압 전압(VR)으로 구동되기 때문에, 사이즈가 작은 저내압 소자로 구성된다.
출력 전압 제어 회로(5)는 연산 증폭기(51)로 이루어지고, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)과 출력 회로(6)로부터의 피드백 전압(Vf)을 입력하여 비교하여, 비교 결과에 따른 제어 신호(Vc)를 출력한다. 이 회로의 연산 증폭기(51)도, 외부 전원 전압(Vccl)보다 낮은 강압 전압(VR)으로 구동되기 때문에, 사이즈가 작은 저내압 소자로 구성된다.
출력 회로(6)는 그 입력 트랜지스터(61)가 출력 전압 제어 회로(5)로부터의 제어 신호(Vc)를 받아 구동되고, 그 제어 신호(Vc)에 따른 드레인 전류가 커런트 미러 회로(62)에 의해 출력 트랜지스터(63)로 복사되고, 복사된 전류가 출력 저항(R3,R4)을 흐르게 함에 따라 내부 전원 전압(Vcc2)이 발생한다.
그리고, 출력 회로(6)로부터 출력되는 내부 전원 전압(Vcc2)의 전압치는, 다음과 같은 회로 기능에 의해, 항상 일정하게 유지된다. 즉, 비록 내부 전원 전압(Vcc2)이 어떠한 원인에 의해서 상승했다고 하면, 이것에 매달려 피드백 전압(Vf)도 상승하며, 이것이 연산 증폭기의 반전 입력(-)으로 입력되어 연산 증폭기로부터 출력되는 제어 신호(Vc)의 전압이 저하하고, 출력 회로(6)의 입력 트랜지스터(61)의 드레인 전류가 감소하며, 따라서 출력 트랜지스터(63)의 드레인 전류가 감소하여, 출력 저항(R3,R4)을 흐르는 전류도 감소하여, 내부 전원 전압(Vcc2)의 전압치를 저하시키도록 기능한다.
본 실시의 형태에 따르면, 저항 분압 회로(R1,R2)로 이루어진 간단한 구성의 간이 강압 회로(7)를 설치함으로써, 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)를 사이즈가 작은 저내압 소자로 형성할 수 있고, 칩(1)의 면적을 삭감할 수 있다.
도 3에, 본 발명의 제 2 실시의 형태를 나타낸다. 본 실시의 형태는 간이 강압 회로(7)의 구성에 관한 것이다. 상술한 도 2에 도시된 간이 강압 회로(7)는 단순한 저항 분압 회로이므로, 강압 전압(VR)이 공급되어 있는 부하의 무게가 변동했을 경우에는, 강압 전압(VR)이 변동한다. 따라서, 이 변동에 기인하는 강압 전압(VR)의 변동을 무시할 수 없는 경우나, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)을 내부 회로(3)의 기준 전압으로서도 사용할 경우에는 도 3의 본실시의 형태가 유효해진다.
도 3의 본 실시의 형태의 간이 강압 회로(7)는 외부 전원 전압(Vcc1) 단자와 강압 전압(VR) 출력 단자와의 사이에 소스 폴로어 접속된 MOS 트랜지스터(71)로 구성되어 있다. 그리고, MOS 트랜지스터(71)의 게이트에는 저항 분압 회로(R5,R6)의 양 저항 접속점 노드의 전압(VN)이 입력되어 있다. 이러한 구성에 의하면, MOS 트랜지스터(71)에 흐르는 드레인 전류의 값에 관계없이, 강압 전압(VR)은 항상, VR=VN－VTH(VTH는 MOS 트랜지스터의 임계치 전압)의 일정치로 유지된다. 따라서, 강압 전압(VR)이 공급되는 부하의 무게가 변동하여 부하 전류가 증가하여도, 강압 전압(VR)은 거의 변화하지 않는다.
본 실시의 형태에 따르면, 소스 폴로어 접속된 MOS 트랜지스터(71)와 저항 분압 회로(R5,R6)로 이루어진 간단한 구성의 간이 강압 회로(7)를 설치함으로써, 강압 전압(VR)이 부하에 의존하지 않게 되기 때문에, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 부하량의 변동을 무시할 수 없는 경우나, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)을 내부 회로(3)의 기준 전압으로서도 사용할 경우에 유효하다.
도 4에, 본 발명의 제 3 실시의 형태를 나타낸다. 본 실시의 형태도, 간이 강압 회로(7)의 구성에 관한 것으로서, 도 3의 실시의 형태와 동일하게, 부하의 무게의 변동에 기인하는 강압 전압(VR)의 변동을 무시할 수 없는 경우에 유효해지는 형태이다.
도 4의 본 실시의 형태의 간이 강압 회로(7)는 외부 전원 전압(Vcc1) 단자와 강압 전압(VR) 출력 단자와의 사이에, 복수의 다이오드(Di)를 직렬로 순방향 접속한 것이다. 이러한 구성에 의하면, 강압 전압(VR)은 다이오드(Di)의 개수를 n으 하여, VR=Vcc1-n·VF(VF는 다이오드의 순방향 전압)가 된다. 여기서, 다이오드(Di)의 순방향의 전압·전류 특성은 비선형이기 때문에, 순방향 전류가 변동하여도 순방향 전압(VF)은 거의 변동하지 않는다. 따라서, 강압 전압(VR)이 공급되는 부하의 무게가 변동하여 부하 전류가 증가하여도, 다이오드의 순방향 전압(VF)은 거의 변화하지 않으며, 따라서, 강압 전압(VR)도 거의 변화하지 않는다.
본 실시의 형태에 따르면, 복수의 다이오드(Di)로 이루어진 간단한 구성의 간이 강압 회로(7)를 설치함으로써, 강압 전압(VR)이 부하에 거의 의존하지 않게 되기 때문에, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 부하량의 변동을 무시할 수 없는 경우나, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)을 내부 회로(3)의 기준 전압으로서도 사용하는 경우에 유효하다.
도 5에 본 발명의 제 4 실시의 형태를 나타낸다. 본 실시의 형태는 도 2에 나타낸 실시의 형태와 비교하여, 출력 전압 제어 회로(5) 및 출력 회로(6)의 구성이 다르며, 소위 스위칭 조정기를 구성하고 있다. 그리고, 본 실시의 형태에 있어서도, 도 2에 나타낸 실시의 형태와 동일하게, 저항 분압 회로(R1,R2)으로 이루어진 간이 강압 회로(7)로 강압 전압(VR)을 발생시켜, 이 강압 전압(VR)으로 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)를 구동하고 있다.
따라서, 본 실시의 형태에 있어서도, 간단한 구성의 간이 강압 회로(7)를 설치함으로써, 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)를 사이즈가 작은 저내압 소자로 형성할 수 있으며, 칩(1)의 면적을 삭감할 수 있다.
도 6에, 본 발명의 조정기 회로의 제 2 원리적인 블록 구성도를 나타낸다. 상술한 도 1∼도 5에 도시된 간이 강압 회로(7)에서는 외부 전원 전압(Vccl)이 변동하면, 이것에 매달려 강압 전압(VR)도 변동하기 때문에, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 전원 전압이 변동하게 되어, 출력 회로(6)에 대한 제어 정밀도가 저하한다. 도 6의 블록 구성은 이러한 외부 전원 전압(Vccl)의 변동을 무시할 수 없는 경우에 유효해지는 것이다.
도 6의 블록 구성에서는 도 1∼도 5에 있어서의 간이 강압 회로(7)를 대신하여, 개시 회로(8)를 사용한다. 개시 회로(8)는 외부 전원 전압(Vcc1)을 저항(R8,R9)에 의해서 분압한 강압 전압(VR)을 입력하는 동시에, 출력 회로(6)가 출력하는 내부 전원 전압(Vcc2)도 입력하고, 스위치(81)를 전환함으로써 양쪽중의 어느 하나를 선택하여, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 공급하는 것이다.
여기서, 스위치(81)는 외부 전원 전압(Vcc1)을 투입한 당초는 ①측에 있어서, 강압 전압(VR)을 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 공급한다. 이것에 의해서 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)가 작동하여, 출력 회로(6)로부터 내부 전원 전압(Vcc2)이 출력되지만, 이 내부 전원 전압(Vcc2)이 안정한 시점에서, 스위치(81)를 ②측으로 전환한다. 그렇게 하면, 내부 전원 전압(Vcc2) 자체가 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 전원 전압이 되어, 이후도 안정한 내부 전원 전압(Vcc2)이 출력 회로(6)로부터 계속해서 출력된다.
이 구성에 의하면, 스위치(81)가 ②측으로 전환된 후에는 출력 회로(6)가 출력하는 안정화 전압인 내부 전원 전압(Vcc2) 자체가 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원으로서 공급된다. 따라서, 외부 전원 전압(Vccl)이 변동하였다고 해도, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 전원 전압이 변동하는 일은 없으며, 출력 회로(6) 에 대하여 항상 안정한 제어 신호(Vc)를 출력할 수 있고, 따라서, 안정한 내부 전원 전압(Vcc2)이 계속해서 출력된다.
도 7에, 본 발명의 제 5 실시의 형태를 나타낸다. 본 실시의 형태는 도 6의 블록 구성을 구체화한 것이다. 본 실시의 형태에서는 개시 회로(8)가 제어부(82), 인버터(83), 간이 강압부(84), 및 스위치(81)로 구성되어 있다. 스위치(81)는 외부 전원 전압(Vccl)을 간이 강압부(84)로 강압한 강압 전압(VR), 또는 출력 회로(6)가 출력하는 내부 전원 전압(Vcc2)중의 어느 하나를 선택하여, 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급하는 기능을 갖는다.
본 실시의 형태의 회로 동작을 설명한다. 먼저, 외부 전원 전압(Vccl)이 투입된 직후에는 출력 회로(6)의 출력인 내부 전원 전압(Vcc2)은 아직 발생되지 않기 때문에, 개시 회로(8)의 제어부(82)의 트랜지스터(85)는 오프 상태에 있다. 따라서, 인버터(83)의 입력은 H 레벨, 따라서 인버터(83)의 출력은 L레벨에 있다. 스위치(81)는 인버터(83)의 L 레벨 출력을 받아, ①측의 경로를 온하고, ②측의 경로를 오프한다. 이것에 의해 간이 강압부(84)로 발생한 강압 전압(VR)이 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급되어, 이들 회로가 동작을 시작한다.
그리고, 출력 전압 제어 회로(5)가 출력 회로(6)를 제어함으로써, 출력 회로(6)로부터 출력되는 내부 전원 전압(Vcc2)이 발생된다. 그렇게 하면, 제어부(82)의 트랜지스터(85)가 온하고, 인버터(83)의 입력은 L 레벨, 따라서 인버터(83)의 출력은 H 레벨이 된다. 스위치(81)는 인버터(83)의 H 레벨 출력을 받아, ②측의 경로를 온하고, ①측의 경로를 오프한다. 이것에 의해, 출력 회로(6)가 출력하고 있는 내부 전원 전압(Vcc2)이 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급되며, 이후, 이들 회로는 내부 전원 전압(Vcc2)에 의해 구동되어, 안정 동작을 계속한다.
또, 개시 회로(8)의 간이 강압부(84)는 도 6 및 도 7에 기재한 바와 같은 저항 분압 회로(R8,R9)로 구성하는 것이 간단하다. 그러나, 간이 강압부(84)로서, 도 3에 도시된 소스 폴로어 접속된 MOS 트랜지스터(71)에 의한 구성, 또는 도 4에 도시된 다이오드(Di)의 순방향 전압 강하를 이용하는 구성을 취할 수도 있다. 이들 구성을 취하면, 외부 전원 전압(Vcc1)의 투입시에 있어서도, 부하 전류의 변동의 영향을 받지 않고, 안정한 강압 전압(VR)을 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)로 공급할 수 있다.
본 실시의 형태에 따르면, 조정기 회로의 출력인 내부 전원 전압(Vcc2) 자체를 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)의 전원으로서 사용하므로, 외부 전원 전압(Vcc1)이 변동하였다고 해도 이들 회로가 영향을 받는 일은 없으며, 따라서 안정한 내부 전원 전압(Vcc2)이 계속해서 출력된다.
이상 기술한 바와 같이, 본 발명에 따르면, 조정기 회로(2)의 기준 전압 발생 회로(4)와 출력 전압 제어 회로(5)를 사이즈가 작은 저내압 소자로 형성할 수 있기 때문에, 조정기 회로(2)가 점유하는 소자 면적을 작게 할 수 있으며, 따라서, 칩(1)의 면적을 삭감할 수 있다.
또, 이 구성에 의해, 기준 전압 발생 회로(4)로부터 출력되는 기준 전압(Vref)이 과도기에 있어서도 외부 전원 전압(Vcc1)에까지 도달하는 일이 없기 때문에, 기준 전압 발생 회로(4)가 발생하는 기준 전압(Vref)을 내부 회로(3)로 입력하여, 내부 회로(3)에 있어서의 기준 전압으로서도 사용할 수 있다. 따라서, 내부 회로(3)속에 새롭게 기준 전압 발생 회로를 설치할 필요가 없으며, 칩(1)의 면적을 현저히 삭감할 수 있다.

Claims (12)

  1. 출력 회로(6)와, 상기 출력 회로의 출력 전압(Vcc2)을 제어하는 출력 전압 제어 회로(5)와, 상기 출력 전압 제어 회로로 기준 전압(Vref)을 공급하는 기준 전압 발생 회로(4)를 갖는 조정기 회로(2)에 있어서,
    상기 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원을 공급하는 전원 회로(7)가, 상기 출력 회로(6)에 전원을 공급하는 회로와는 별도로 설치되어 있는 것을 특징으로 하는 조정기 회로.
  2. 제 1 항에 있어서, 상기 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원을 공급하는 전원 회로는, 상기 출력 회로(6)에 공급되는 전원 전압(Vccl)을 강압하는 간이 강압 회로(7)인 것을 특징으로 하는 조정기 회로.
  3. 제 2 항에 있어서, 상기 간이 강압 회로(7)는 상기 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 분압하여 강압 전압(VR)을 발생하는 저항 분압 회로(R1,R2)를 갖는 것을 특징으로 하는 조정기 회로.
  4. 제 2 항에 있어서, 상기 간이 강압 회로(7)는 상기 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 분압한 전압(VN)을 입력으로 하는 전압 폴로어 회로로 이루어진 것을 특징으로 하는 조정기 회로.
  5. 제 2 항에 있어서, 상기 간이 강압 회로(7)는 상기 출력 회로(6)에 공급되는 전원 전압(Vccl)을 1개 또는 직렬접속된 복수의 다이오드로 강압한 강압 전압(VR)을 출력하는 것을 특징으로 하는 조정기 회로.
  6. 제 1 항에 있어서, 상기 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 전원을 공급하는 전원 회로는, 상기 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 강압하는 강압 회로(84)의 출력 전압(VR), 또는 상기 출력 회로(6)의 출력 전압(Vcc2)중 어느 한쪽을 선택하여 출력하는 개시 회로(8)인 것을 특징으로 하는 조정기 회로.
  7. 제 6 항에 있어서, 상기 개시 회로(8)는 상기 출력 회로(6)의 출력 전압(Vcc2)을 감시하는 제어부(82)와, 상기 제어부의 지시에 의해서, 상기 강압 회로(84)의 출력 전압(VR), 또는 상기 출력 회로(6)의 출력 전압(Vcc2) 중 어느 한쪽을 선택하는 스위치(81)를 갖는 것을 특징으로 하는 조정기 회로.
  8. 제 6 항 또는 제 7 항에 있어서, 상기 강압 회로(84)는 상기 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 분압하여 강압 전압(VR)을 발생하는 저항 분압 회로(R8,R9)인 것을 특징으로 하는 조정기 회로.
  9. 제 6 항 또는 제 7 항에 있어서, 상기 강압 회로(84)는 상기 출력 회로(6)에 공급되는 전원 전압(Vccl)을 분압한 전압(VN)을 입력으로 하는 전압 폴로어 회로로 이루어진 것을 특징으로 하는 조정기 회로.
  10. 제 6 항 또는 제 7 항에 있어서, 상기 강압 회로(84)는 상기 출력 회로(6)에 공급되는 전원 전압(Vcc1)을 1개 또는 직렬접속된 복수의 다이오드로 강압한 강압 전압(VR)을 출력하는 것을 특징으로 하는 조정기 회로.
  11. 제 1 항 내지 제 10 항에 기재한 조정기 회로(2)와, 상기 조정기 회로의 출력 전압(Vcc2)이 공급되는 내부 회로(3)를 1칩(1)내에 집적한 것을 특징으로 하는 반도체 집적 회로 장치.
  12. 제 11 항에 있어서, 상기 조정기 회로(2)의 기준 전압 발생 회로(4) 및 출력 전압 제어 회로(5)에 공급되는 강압 전압(VR)과, 상기 조정기 회로의 출력 전압(Vcc2)이 동일한 것을 특징으로 하는 반도체 집적 회로 장치.
KR1019970030587A 1996-10-28 1997-07-02 조정기회로및반도체집적회로장치 KR100264718B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8285647A JPH10133754A (ja) 1996-10-28 1996-10-28 レギュレータ回路及び半導体集積回路装置
JP96-285647 1996-10-28

Publications (2)

Publication Number Publication Date
KR19980032204A true KR19980032204A (ko) 1998-07-25
KR100264718B1 KR100264718B1 (ko) 2000-09-01

Family

ID=17694249

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030587A KR100264718B1 (ko) 1996-10-28 1997-07-02 조정기회로및반도체집적회로장치

Country Status (4)

Country Link
US (1) US5861771A (ko)
JP (1) JPH10133754A (ko)
KR (1) KR100264718B1 (ko)
FR (1) FR2755318B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512160B1 (ko) * 1997-11-27 2006-03-14 삼성전자주식회사 내부전원전압발생회로
KR100698499B1 (ko) * 2000-03-14 2007-03-22 어드밴스드 마이크로 디바이시즈, 인코포레이티드 저전력 모드 동안 향상된 효율을 갖는 다중위상 스위칭 전원 장치 및 이를 구비한 한 컴퓨터 시스템

Families Citing this family (76)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3322145B2 (ja) * 1996-12-26 2002-09-09 株式会社村田製作所 電流制御回路
JP3732914B2 (ja) * 1997-02-28 2006-01-11 株式会社ルネサステクノロジ 半導体装置
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JPH11213664A (ja) * 1998-01-23 1999-08-06 Mitsubishi Electric Corp 半導体集積回路装置
US6057721A (en) * 1998-04-23 2000-05-02 Microchip Technology Incorporated Reference circuit using current feedback for fast biasing upon power-up
US6060873A (en) * 1999-03-12 2000-05-09 Vanguard International Semiconductor Corporation On-chip-generated supply voltage regulator with power-up mode
JP3592130B2 (ja) * 1999-04-19 2004-11-24 富士通株式会社 電子回路
US6208124B1 (en) 1999-06-04 2001-03-27 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit
US6411158B1 (en) * 1999-09-03 2002-06-25 Conexant Systems, Inc. Bandgap reference voltage with low noise sensitivity
JP3423957B2 (ja) * 1999-11-25 2003-07-07 Ｎｅｃエレクトロニクス株式会社 降圧回路
US6297685B1 (en) * 2000-06-14 2001-10-02 International Business Machines Corporation High-speed fully-compensated low-voltage differential driver/translator circuit arrangement
JP3831894B2 (ja) * 2000-08-01 2006-10-11 株式会社ルネサステクノロジ 半導体集積回路
FR2817360B1 (fr) * 2000-11-30 2004-03-12 St Microelectronics Sa Circuit integre avec dispositif de regulation de la tension d'alimentation
US6414539B1 (en) * 2001-03-29 2002-07-02 Intel Corporation AC timings at the input buffer of source synchronous and common clock designs by making the supply for differential amplifier track the reference voltage
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US7098107B2 (en) * 2001-11-19 2006-08-29 Saifun Semiconductor Ltd. Protective layer in memory device and method therefor
US6700818B2 (en) * 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US6917544B2 (en) * 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US7178004B2 (en) * 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
JP4458457B2 (ja) * 2003-07-04 2010-04-28 株式会社リコー 半導体装置
US7123532B2 (en) * 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US6922099B2 (en) * 2003-10-21 2005-07-26 Saifun Semiconductors Ltd. Class AB voltage regulator
JP4467963B2 (ja) * 2003-12-03 2010-05-26 株式会社東芝 レギュレータ装置およびそれに用いる逆流防止ダイオード回路
DE10361724A1 (de) * 2003-12-30 2005-08-04 Infineon Technologies Ag Spannungsregelsystem
WO2005094178A2 (en) * 2004-04-01 2005-10-13 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
US7095655B2 (en) * 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US20060068551A1 (en) * 2004-09-27 2006-03-30 Saifun Semiconductors, Ltd. Method for embedding NROM
US7638850B2 (en) * 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US20060146624A1 (en) * 2004-12-02 2006-07-06 Saifun Semiconductors, Ltd. Current folding sense amplifier
EP1684307A1 (en) * 2005-01-19 2006-07-26 Saifun Semiconductors Ltd. Method, circuit and systems for erasing one or more non-volatile memory cells
JP4603378B2 (ja) * 2005-02-08 2010-12-22 株式会社豊田中央研究所 基準電圧回路
EP1852766B1 (en) * 2005-02-24 2010-11-24 Fujitsu Ltd. Reference voltage generating circuit
JP2006244228A (ja) * 2005-03-04 2006-09-14 Elpida Memory Inc 電源回路
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US20070141788A1 (en) * 2005-05-25 2007-06-21 Ilan Bloom Method for embedding non-volatile memory with logic circuitry
US8400841B2 (en) * 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) * 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
AU2006262325B2 (en) * 2005-06-20 2009-12-03 Halliburton Energy Services, Inc. High frequency or multifrequency resistivity tool
JP4741886B2 (ja) * 2005-06-24 2011-08-10 Ｈｏｙａ株式会社 レギュレータ回路
EP1905073A4 (en) * 2005-06-24 2011-05-11 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND WIRELESS COMMUNICATION SYSTEM
EP1746645A3 (en) * 2005-07-18 2009-01-21 Saifun Semiconductors Ltd. Memory array with sub-minimum feature size word line spacing and method of fabrication
US20070036007A1 (en) * 2005-08-09 2007-02-15 Saifun Semiconductors, Ltd. Sticky bit buffer
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US20070096199A1 (en) * 2005-09-08 2007-05-03 Eli Lusky Method of manufacturing symmetric arrays
US7490428B2 (en) * 2005-10-19 2009-02-17 Halliburton Energy Services, Inc. High performance communication system
US7696756B2 (en) * 2005-11-04 2010-04-13 Halliburton Energy Services, Inc. Oil based mud imaging tool with common mode voltage compensation
JP2007133533A (ja) * 2005-11-09 2007-05-31 Nec Electronics Corp 基準電圧生成回路
EP1946152B1 (en) * 2005-11-10 2014-03-12 Halliburton Energy Services, Inc. Displaced electrode amplifier
US7352627B2 (en) * 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) * 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7830200B2 (en) * 2006-01-17 2010-11-09 Cypress Semiconductor Corporation High voltage tolerant bias circuit with low voltage transistors
US7755419B2 (en) 2006-01-17 2010-07-13 Cypress Semiconductor Corporation Low power beta multiplier start-up circuit and method
US20070173017A1 (en) * 2006-01-20 2007-07-26 Saifun Semiconductors, Ltd. Advanced non-volatile memory array and method of fabrication thereof
US8253452B2 (en) * 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7760554B2 (en) * 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) * 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US7701779B2 (en) * 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
US7605579B2 (en) * 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
JP2008140531A (ja) * 2006-11-07 2008-06-19 Nec Electronics Corp 半導体装置及びメモリ
KR101073963B1 (ko) * 2007-03-29 2011-10-17 후지쯔 가부시끼가이샤 기준 전압 생성 회로
US20080239599A1 (en) * 2007-04-01 2008-10-02 Yehuda Yizraeli Clamping Voltage Events Such As ESD
JP2007318154A (ja) * 2007-06-18 2007-12-06 Renesas Technology Corp 半導体装置及び直流電圧回路
JP5351029B2 (ja) * 2007-09-04 2013-11-27 株式会社アドバンテスト 電源安定化回路、電子デバイス、および、試験装置
JP2009164415A (ja) * 2008-01-08 2009-07-23 Mitsumi Electric Co Ltd 半導体装置
JP2009303317A (ja) * 2008-06-11 2009-12-24 Ricoh Co Ltd 基準電圧発生回路及びその基準電圧発生回路を備えたｄｃ−ｄｃコンバータ
KR101143446B1 (ko) * 2010-05-31 2012-05-22 에스케이하이닉스 주식회사 전압 발생 회로
US9363605B2 (en) 2011-01-18 2016-06-07 Halliburton Energy Services, Inc. Focused acoustic transducer
JP2012170020A (ja) * 2011-02-16 2012-09-06 Seiko Instruments Inc 内部電源電圧生成回路
JP2014026610A (ja) * 2012-07-30 2014-02-06 Seiko Instruments Inc レギュレータ
WO2015045074A1 (ja) * 2013-09-26 2015-04-02 富士通株式会社 降圧電源回路、電源モジュール、及び降圧電源回路の制御方法
US9671801B2 (en) * 2013-11-06 2017-06-06 Dialog Semiconductor Gmbh Apparatus and method for a voltage regulator with improved power supply reduction ratio (PSRR) with reduced parasitic capacitance on bias signal lines
JP6903398B2 (ja) * 2016-01-27 2021-07-14 三菱電機株式会社 駆動装置および液晶表示装置
CN107402592B (zh) * 2016-12-01 2018-11-20 上海韦玏微电子有限公司 启动电路
JP7015940B2 (ja) * 2018-10-31 2022-02-03 ローム株式会社 リニア電源回路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4156273A (en) * 1976-10-07 1979-05-22 Sanyo Electric Co., Ltd. Protection of a switching regulator
DE3121638A1 (de) * 1981-05-30 1982-12-23 Metrawatt GmbH, 8500 Nürnberg Gleichspannungswandler mit netztrennung fuer eingangsspannungen mit extrem grossem variationsbereich
JPS5956865A (ja) * 1982-09-22 1984-04-02 Sawafuji Electric Co Ltd 静電複写装置高圧電源回路
US4683529A (en) * 1986-11-12 1987-07-28 Zytec Corporation Switching power supply with automatic power factor correction
CA1295670C (en) * 1987-12-11 1992-02-11 Tooru Kido Dc supply having low and high constant voltages for powering an inverter controller
JPH03296118A (ja) * 1990-04-13 1991-12-26 Oki Micro Design Miyazaki:Kk 基準電圧発生回路
KR930009148B1 (ko) * 1990-09-29 1993-09-23 삼성전자 주식회사 전원전압 조정회로
US5373226A (en) * 1991-11-15 1994-12-13 Nec Corporation Constant voltage circuit formed of FETs and reference voltage generating circuit to be used therefor
US5442314A (en) * 1991-11-22 1995-08-15 Nec Corporation CMOS circuit for generating voltage related to transistor gate length
US5335162A (en) * 1993-01-15 1994-08-02 Toko America, Inc. Primary side controller for regulated power converters
JPH07123709A (ja) * 1993-10-28 1995-05-12 Matsushita Electric Ind Co Ltd 電源装置
US5497119A (en) * 1994-06-01 1996-03-05 Intel Corporation High precision voltage regulation circuit for programming multilevel flash memory
US5731735A (en) * 1995-08-25 1998-03-24 Advantest Corporation Power supply circuit for driving an integrated circuit, wherein the power supply is adjusted based on temperature so that a delay variation within the IC according to temperature may be cancelled

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512160B1 (ko) * 1997-11-27 2006-03-14 삼성전자주식회사 내부전원전압발생회로
KR100698499B1 (ko) * 2000-03-14 2007-03-22 어드밴스드 마이크로 디바이시즈, 인코포레이티드 저전력 모드 동안 향상된 효율을 갖는 다중위상 스위칭 전원 장치 및 이를 구비한 한 컴퓨터 시스템

Also Published As

Publication number Publication date
FR2755318B1 (fr) 2004-09-24
JPH10133754A (ja) 1998-05-22
KR100264718B1 (ko) 2000-09-01
FR2755318A1 (fr) 1998-04-30
US5861771A (en) 1999-01-19

Similar Documents

Publication Publication Date Title
KR100264718B1 (ko) 조정기회로및반도체집적회로장치
US6922321B2 (en) Overcurrent limitation circuit
US5796276A (en) High-side-driver gate drive circuit
KR100700406B1 (ko) 전압 레귤레이터
US10459470B2 (en) Voltage regulator and method for providing an output voltage with reduced voltage ripple
US7737674B2 (en) Voltage regulator
US5625278A (en) Ultra-low drop-out monolithic voltage regulator
US20060125461A1 (en) Constant voltage generator and electronic equipment using the same
KR20060127070A (ko) 과전류 검출 회로 및 그것을 구비한 레귤레이터
KR20040104924A (ko) 스위칭 레귤레이터
US6281667B1 (en) Voltage regulator
KR19990023388A (ko) 레벨시프터에 의해 최적화된 전류미러증폭기를 가지는 정전압발생기
US8085019B2 (en) Device for generating internal power supply voltage and method thereof
US8085006B2 (en) Shunt regulator
US20050088154A1 (en) Voltage regulator
US7939883B2 (en) Voltage regulating apparatus having a reduced current consumption and settling time
US7348833B2 (en) Bias circuit having transistors that selectively provide current that controls generation of bias voltage
KR20210130106A (ko) 발진회로 및 반도체 집적회로
US6486646B2 (en) Apparatus for generating constant reference voltage signal regardless of temperature change
KR20000056021A (ko) 전압 강압 회로
US3419789A (en) High precision dc voltage regulator
CN110888487B (zh) 一种低压差线性稳压器及电子设备
EP2197244B1 (en) Current source and current source arrangement
US6150799A (en) Power-supply circuit supplied by at least two different input voltage sources
US6459329B1 (en) Power supply auxiliary circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050524

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee