KR100512160B1 - 내부전원전압발생회로 - Google Patents

Abstract

본 발명은 내부 전원 전압 발생 회로에 관한 것으로서, 더 구체적으로는 고주파에서도 안정적인 내부 전원 전압을 공급할 수 있는 내부 전원 전압 발생 회로에 관한 것으로서, 외부 전원 전압이 인가되는 제 1 파워 라인과; 내부 전원 전압이 인가되는 제 2 파워 라인과; 상기 외부 전원 전압을 인가받고 이보다 0.7V가 낮은 내부 전원 전압을 상기 제 2 파워 라인으로 공급하는 전압 발생 회로를 포함한다.

Description

내부 전원 전압 발생 회로{INTERNAL POWER SUPPLY VOLTAGE GENERATION CIRCUIT}

본 발명은 내부 전원 전압 발생 회로에 관한 것으로서, 더 구체적으로는 외부 전원 전압과 내부 전원 전압의 레벨이 각각 다를 경우 안정적으로 내부 전압을 발생하는 내부 전원 전압 발생 회로에 관한 것이다.

최근 들어 반도체 메모리의 고집적화에 따른 트랜지스터의 미세화로 제품의 신뢰성을 보장하기 위하여 디바이스를 고전압보다는 낮은 전압에서 동작하도록 하는게 바람직하다. 디바이스의 신뢰성을 보장하고 넓은 전원 전압 영역에서 AC/DC 파라미터의 변화를 적게 하기 위하여 칩 내부에 내부 전원 전압 발생기IVC(Internal power supply Voltage generating circuit)를 사용해 왔다. 근래에는 3.3V의 전원에서 2.5V를 이용할 경우 내부 전원 전압 발생기의 사용은 필수적이 되고 있다.

도 1은 일반적인 내부 전원 전압 발생 회로의 구성을 보여주는 블록도이다 .

도 1을 참조하면, 내부 전원 전압 발생 회로는 안정된 레벨의 기준 전압(VREF)을 발생하는 기준 전압 발생 회로(reference voltage generating circuit)(10)와, 상기 기준 전압(VREF)을 내부 전원 전압(VSREF) 레벨로 변환 시키기 위한 레벨 쉬프트 회로(level shift circuit)(20)와 상기 내부 전원 전압이 파워 라인을 강력하게 구동시키기 위한 구동 회로(30)로 구성된다. 상기 기준 전압 발생 회로(10)는 전원 전압이나 온도의 변화에도 안정된 밴드 갭 기준 전압(bandgap reference voltage)을 발생하고, 레벨 쉬프트 회로(20)는 상기 안정된 기준 전압을 내부 전압레벨로 변환시키며, 구동 회로(30)는 안정된 특성을 지닌 내부 전원(VSREF)로서 모든 회로를 구동 시킨다.

그러나, 높은 주파수에서 동작하는 동기형 스태틱 램의 경우에서 내부 전원 전압 발생기는 스탠바이 전류(Stand-By current) 소모의 증가와 함께, 외부 전원 전압 인가후 응답 시간의 지연(Slow Response Time), 그리고 파워 라인(power line)의 내부 전원 전압이 강하되는 문제점이 발생하게 된다.

따라서, 본 발명의 목적은 구성이 간단하면서도 고주파에서도 안정적인 동작이 가능한 내부 전원 전압 발생 회로를 구현하기 위함이다.

(구성)

상술한 바와 같은 목적을 달성하기 위한 일 특징에 의하면, 외부 전원 전압이 인가되는 제 1 파워 라인과; 내부 전원 전압이 인가되는 제 2 파워 라인과; 상기 외부 전원 전압을 인가받고 이보다 0.7V가 낮은 내부 전원 전압을 상기 제 2 파워 라인으로 공급하는 전압 발생 회로를 포함한다.

바람직한 실시예에 있어서, 상기 전압 발생 회로는 베이스와 컬렉터가 상기 제 1 파워 라인에 접속되고, 에미터가 상기 제 2 파워 라인에 접속되는 제 1 바이폴라 트랜지스터와; 베이스와 컬렉터가 상기 제 2 파워 라인에 접속되고, 에미터가 상기 제 1 파워 라인에 접속되는 제 2 바이폴라 트랜지스터를 포함한다.

바람직한 실시예에 있어서, 상기 전압 발생 회로는 제 1 바이폴라 트랜지스터의 에미터 전압이 한계 이상으로 높아질 때. 제 2 바이폴라 트랜지스터에 의해 상기 컬렉터의 전압이 낮아진다.

(실시예)

도 3을 참조하면, 온도 변화에도 무관하게 고속으로 동작하는 바이폴라 트랜지스터에 의해 외부 전원 전압보다 0.7V 낮아진 내부 전원 전압을 공급받을 수 있다.

이하 본 발명의 바람직한 실시예에 따른 참조 도면 도 2 및 도 3에 의거하여 설명하면 다음과 같다.

도 2는 본 발명의 바람직한 실시예에 따른 내부 전원 전압 발생 회로의 구성을 보여주는 회로도이다.

도 2를 참조하면, 본 발명의 내부 전원 전압 발생 회로는 파워 라인에 서로 역방향으로 접속되는 다이오드들로 구성되어 있다. 좀 더 구체적으로는 베이스(base)와 컬렉터(collector)가 외부 전원 전압(EVC)이 인가되는 제 1 파워 라인(PL1)에 접속되고 에미터(emitter)가 내부 전원 전압(IVC)이 인가되는 제 2 파워 라인(PL2)에 접속되는 제 1 바이폴라 트랜지스터(bipolar transistor)(1)와, 이와는 반대로 제 2 파워 라인(PL2)에 베이스와 컬렉터가 접속되고 제 1 파워 라인(PL1)에 에미터가 접속되는 제 2 바이폴라 트랜지스터(2)를 구비하고 있다.

이하 내부 전원 전압 발생 회로의 구체적인 동작을 도 2에 의거하여 설명하고자 한다.

예를 들어 제 1 바이폴라 트랜지스터(1)의 컬렉터로 3.3V의 외부 전원 전압(EVC)이 인가되면, 바이폴라 트랜지스터의 특성상 Vbe(+0.7) 만큼 전압이 강하(drop)된 2.6V의 내부 전원 전압(IVC)이 컬렉터에 걸리게 된다. 그러므로 종전과 거의 동일하게 3.3V의 외부 전원 전압(EVC)에 대해 2.6V의 내부 전압을 얻을 수 있으며, 그리고 바이폴라 트랜지스터는 MOS 트랜지스터(MOS transistor)가 온도 변화에 따라 속도가 떨어지는 것과 달리 고속의 특성을 나타내므로 고속 동작을 요하는 칩에서는 유용하게 사용할 수 있다.

제품의 신뢰성 테스트 중의 하나인 번인 테스트를 위한 외부 전원 전압이 지속적으로 공급되면, 내부 전원 전압도 상승하게 되지만 제 1 바이폴라 트랜지스터와는 다른 역방향 트랜지스터에 의해 어느 한계 이상으로 내부 전압이 증가하게 되면 내부 전원 전압의 레벨을 낮추어 준다.

도 3은 종래와 본 발명에 따른 외부 전원 전압과 내부 전원 전압과의 관계를 보여주는 도면이다.

도 3을 참조하면, 외부 전원 전압이 계속적으로 공급될 때 종래에는 응답 시간과 스탠바이 전류의 증가로 안정적인 내부 전압을 사용할 수가 없었다. 그러나 본 발명에서는 바이폴라 트랜지스터에 의해 인가되는 외부 전원 전압보다 약 0.7V 낮아진 안정된 내부 전원 전압을 얻을 수 있다.

이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.

따라서, 동기형 SRAM같이 높은 동작 주파수에도 동작하는 디바이스가 스탠 바이 전류 소모도 적고, 내부 전원 전압의 응답 시간도 일정한 안정적인 내부 전원 전압 발생 회로를 이용할 수 있는 효과가 있다.

도 1은 종래 기술에 따른 내부 전원 전압 발생 회로의 구성을 개략적으로 보여주는 블록도:

도 2는 본 발명의 실시예에 따른 내부 전압 발생 회로의 구성을 보여주는 회로도:

도 3은 종래와 본 발명의 내부 전압 레벨을 보여주는 파형도:

*도면의 주요 부분에 대한 부호 설명

10 : 기준 전압 발생 회로 20 : 레벨 쉬프트 회로

30 : 구동 회로

Claims (2)

1. 외부 전원 전압이 인가되는 제 1 파워 라인과;

   내부 전원 전압이 인가되는 제 2 파워 라인과;

   상기 외부 전원 전압보다 낮은 상기 내부 전원 전압을 상기 제 2 파워 라인으로 공급하는 전압 발생 회로를 포함하며,

   상기 전압 발생 회로는 베이스와 컬렉터가 상기 제 1 파워 라인에 접속되고, 에미터가 상기 제 2 파워 라인에 접속되는 제 1 바이폴라 트랜지스터와; 그리고 베이스와 컬렉터가 상기 제 2 파워 라인에 접속되고, 에미터가 상기 제 1 파워 라인에 접속되는 제 2 바이폴라 트랜지스터를 포함하는 내부 전원 전압 발생 회로.
2. 제 1 항에 있어서,

   상기 전압 발생 회로는 제 1 바이폴라의 에미터 전압이 한계 이상으로 높아질 때, 제 2 바이폴라 트랜지스터에 의해 상기 컬렉터의 전압이 낮아지는 내부 전원 전압 발생 회로.

Images