JPH04130766A - 半導体メモリ回路 - Google Patents
半導体メモリ回路Info
- Publication number
- JPH04130766A JPH04130766A JP2252663A JP25266390A JPH04130766A JP H04130766 A JPH04130766 A JP H04130766A JP 2252663 A JP2252663 A JP 2252663A JP 25266390 A JP25266390 A JP 25266390A JP H04130766 A JPH04130766 A JP H04130766A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- circuit
- reference voltage
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 9
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 230000008878 coupling Effects 0.000 claims abstract description 8
- 238000010168 coupling process Methods 0.000 claims abstract description 8
- 238000005859 coupling reaction Methods 0.000 claims abstract description 8
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000015654 memory Effects 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体メモリ回路に関し、特にＭＯ８型半導体
ＩＣメモリで使用する基板電圧発生回路（以下ＢＢＧ回
路と記す）が発生する基板電圧の安定化に関する。
ＩＣメモリで使用する基板電圧発生回路（以下ＢＢＧ回
路と記す）が発生する基板電圧の安定化に関する。
従来のこの種のＢＢＧ回路は、第２図に示すように、３
段のインバータからなる発振回路９と、４段のインバー
タからなるバッファアンプ１０と、カップリングコンデ
ンサ１１と、整流用ダイオード１２．１３と、基板電圧
端子１４とから構成されている。
段のインバータからなる発振回路９と、４段のインバー
タからなるバッファアンプ１０と、カップリングコンデ
ンサ１１と、整流用ダイオード１２．１３と、基板電圧
端子１４とから構成されている。
第２図において、本ＢＢＧ回路の回路動作を説明する。
まず、３段のインバータがリング状に接続された発振回
路９は、リングオシレータといい、奇数段のインバータ
の入出力が接続されているため、自己発振を行なう。し
かし、この発振電圧では巨大なカップリングコンデンサ
１１を駆動出来ないので、バッファアンプ１０により前
記コンデンサ１１を駆動できるまで増幅する。ここでの
発振電圧の振幅は電源電圧からＧＮＤ電圧、即ち十ｖＤ
Ｄから０（■）までである。この電圧がカップリングコ
ンデンサ１１に加わると、前記コンデンサ１１の対極側
での発振電圧の振幅は＋ＶゎＤ／２〜ＶＤＤ／ ２ （
Ｖ）となる。その後、この交流電圧をＭＯＳトランジス
タによるダイオード回路１２゜ｌ３により半波整流を行
ない、負電圧のみとする。
路９は、リングオシレータといい、奇数段のインバータ
の入出力が接続されているため、自己発振を行なう。し
かし、この発振電圧では巨大なカップリングコンデンサ
１１を駆動出来ないので、バッファアンプ１０により前
記コンデンサ１１を駆動できるまで増幅する。ここでの
発振電圧の振幅は電源電圧からＧＮＤ電圧、即ち十ｖＤ
Ｄから０（■）までである。この電圧がカップリングコ
ンデンサ１１に加わると、前記コンデンサ１１の対極側
での発振電圧の振幅は＋ＶゎＤ／２〜ＶＤＤ／ ２ （
Ｖ）となる。その後、この交流電圧をＭＯＳトランジス
タによるダイオード回路１２゜ｌ３により半波整流を行
ない、負電圧のみとする。
この負電圧を用いて、基板電圧としてＶＢＢ＝ ２．
５Ｖ （Ｖｎｌ）＝ ５ Ｖ時）ヲ得テイル。
５Ｖ （Ｖｎｌ）＝ ５ Ｖ時）ヲ得テイル。
前述した従来のＢＢＧ回路は、第３図に示すように、バ
ッファアンプ１０に加わる電源電圧ＶＤＤの変化に従っ
て、基板電圧ＶＢＢも変化するという欠点があり、特に
ＩＣメモリの場合には基板電圧が高いときにホールド特
性が悪化する（第４図）という欠点がある。
ッファアンプ１０に加わる電源電圧ＶＤＤの変化に従っ
て、基板電圧ＶＢＢも変化するという欠点があり、特に
ＩＣメモリの場合には基板電圧が高いときにホールド特
性が悪化する（第４図）という欠点がある。
本発明の目的は、前記欠点が解決され、基板電圧が変動
せず、ホールド特性も悪化しないようにした半導体メモ
リ回路を提供することにある。
せず、ホールド特性も悪化しないようにした半導体メモ
リ回路を提供することにある。
本発明の半導体メモリ回路は、基板電圧発生回路内のカ
ップリングコンデンサ駆動用のバッファアンプの電源が
、ＭＯＳトランジスタの直列接続による抵抗分割型基準
電圧発生回路とカレントミラー型増幅器とから構成され
ている定電圧電源に接続されていることを特徴とする。
ップリングコンデンサ駆動用のバッファアンプの電源が
、ＭＯＳトランジスタの直列接続による抵抗分割型基準
電圧発生回路とカレントミラー型増幅器とから構成され
ている定電圧電源に接続されていることを特徴とする。
次に本発明について図面を参照して説明する。
第１図において、本実施例の半導体メモリ回路は、発振
回路３と、バッファアンプ４と、カップリングコンデン
サ５と、ダイオード回路６，７と、基板電圧端子８（以
上第２図と同様）とを備え、さらに基準電圧発生回路１
と、カレントミラー型増幅器２とを備えている。ここで
基準電圧発生回路ｌは、ＭＯＳトランジスタ２０〜２４
の直列体とＭＯＳトランジスタ２５．２６の直列体とを
有し、増幅器２は、ＭＯＳトランジスタ３０〜３４でカ
レントミラー回路を構成する。
回路３と、バッファアンプ４と、カップリングコンデン
サ５と、ダイオード回路６，７と、基板電圧端子８（以
上第２図と同様）とを備え、さらに基準電圧発生回路１
と、カレントミラー型増幅器２とを備えている。ここで
基準電圧発生回路ｌは、ＭＯＳトランジスタ２０〜２４
の直列体とＭＯＳトランジスタ２５．２６の直列体とを
有し、増幅器２は、ＭＯＳトランジスタ３０〜３４でカ
レントミラー回路を構成する。
第１図において、本実施例の半導体メモリ回路は、まず
基準電圧発生回路ｌにより基準電圧４を得る。前記回路
１は抵抗分割によるため、分割比を変えることによう任
意の電圧を基準電圧とすることが可能である。次にカレ
ントミラー型増幅器２により、前記基準電圧発生回路１
の基準電圧とバッファアンプ４の電圧を比較して、常に
バッファアンプ４の電源電圧を基準電圧と等しくするよ
うに動作する。即ちバッファアンプ４の電源電圧は、外
部の電源電圧が変動しても常に一定の４■の電圧が供給
されることになり、基板電圧もまた約−２■の一定電圧
を保つことになる。
基準電圧発生回路ｌにより基準電圧４を得る。前記回路
１は抵抗分割によるため、分割比を変えることによう任
意の電圧を基準電圧とすることが可能である。次にカレ
ントミラー型増幅器２により、前記基準電圧発生回路１
の基準電圧とバッファアンプ４の電圧を比較して、常に
バッファアンプ４の電源電圧を基準電圧と等しくするよ
うに動作する。即ちバッファアンプ４の電源電圧は、外
部の電源電圧が変動しても常に一定の４■の電圧が供給
されることになり、基板電圧もまた約−２■の一定電圧
を保つことになる。
基準電圧発生回路１と増幅器２とからなる定電圧電源の
電圧は、外部電源電圧よりも１ｖ程度低い電圧に設定す
ることも好ましい。
電圧は、外部電源電圧よりも１ｖ程度低い電圧に設定す
ることも好ましい。
以上説明したように、本発明は、基板電圧を例えば−２
ｖ程度で安定化することにより、トランジスタの「基板
電圧対しきい値電圧特性」によるしきい値電圧の変動が
抑制でき、極めて安定度の高い動作が可能となる効果が
ある。
ｖ程度で安定化することにより、トランジスタの「基板
電圧対しきい値電圧特性」によるしきい値電圧の変動が
抑制でき、極めて安定度の高い動作が可能となる効果が
ある。
また本発明は、特にＩＣメモリにおいては、記憶情報の
保持に使われているコンデンサのホールド時間が第４図
に示したように、基板電圧の変化と密接な関係があり、
基板電圧が深ければ深いほど悪化する傾向にあるが、基
板電圧が例えば−２ｖで変動しないため、ホールド時間
が劣化することがないという効果がある。
保持に使われているコンデンサのホールド時間が第４図
に示したように、基板電圧の変化と密接な関係があり、
基板電圧が深ければ深いほど悪化する傾向にあるが、基
板電圧が例えば−２ｖで変動しないため、ホールド時間
が劣化することがないという効果がある。
第１図は本発明の一実施例の半導体メモリ回路を示す回
路図、第２図は従来の基板電圧発生回路（ＢＢＧ回路）
の回路図、第３図は電源電圧対基板電圧の関係を示す特
性図、第４図は基板電圧とホールド時間の関係を示す特
性図である。 図において、１・・・・・・基準電位発生回路、２・・
・・・・カレントミラー型増幅器、３，９・・・・・・
リングオシレータからなる発振回路、４，１０・・・・
・・バッファアンプ、５．１１・・・・・・カップリン
グコンデンサ、８．１４・・・・・・基板電圧端子、６
，７，１２．１３・・・・・・整流用ＭＯＳダイオード
。 代理人 弁理士 内 原 晋 茅 ！ 閃 電像ｉ逓ぬυ 算 図
路図、第２図は従来の基板電圧発生回路（ＢＢＧ回路）
の回路図、第３図は電源電圧対基板電圧の関係を示す特
性図、第４図は基板電圧とホールド時間の関係を示す特
性図である。 図において、１・・・・・・基準電位発生回路、２・・
・・・・カレントミラー型増幅器、３，９・・・・・・
リングオシレータからなる発振回路、４，１０・・・・
・・バッファアンプ、５．１１・・・・・・カップリン
グコンデンサ、８．１４・・・・・・基板電圧端子、６
，７，１２．１３・・・・・・整流用ＭＯＳダイオード
。 代理人 弁理士 内 原 晋 茅 ！ 閃 電像ｉ逓ぬυ 算 図
Claims (1)
- 基板電圧発生回路内のカップリングコンデンサ駆動用の
バッファアンプの電源が、ＭＯＳトランジスタの直列接
続による抵抗分割型基準電圧発生回路とカレントミラー
型増幅器とから構成されている定電圧電源に接続されて
いることを特徴とする半導体メモリ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252663A JPH04130766A (ja) | 1990-09-21 | 1990-09-21 | 半導体メモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2252663A JPH04130766A (ja) | 1990-09-21 | 1990-09-21 | 半導体メモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130766A true JPH04130766A (ja) | 1992-05-01 |
Family
ID=17240499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2252663A Pending JPH04130766A (ja) | 1990-09-21 | 1990-09-21 | 半導体メモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130766A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5673232A (en) * | 1994-07-18 | 1997-09-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device operating stably under low power supply voltage with low power consumption |
| KR20010107692A (ko) * | 2000-05-24 | 2001-12-07 | 가네꼬 히사시 | 기판전위 감지회로 및 기판전위 발생회로 |
| US7079443B2 (en) | 1998-06-29 | 2006-07-18 | Fujitsu Limited | Semiconductor device |
-
1990
- 1990-09-21 JP JP2252663A patent/JPH04130766A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5673232A (en) * | 1994-07-18 | 1997-09-30 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device operating stably under low power supply voltage with low power consumption |
| USRE36932E (en) * | 1994-07-18 | 2000-10-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device operating stably under low power supply voltage with low power consumption |
| US7079443B2 (en) | 1998-06-29 | 2006-07-18 | Fujitsu Limited | Semiconductor device |
| US7706209B2 (en) | 1998-06-29 | 2010-04-27 | Fujitsu Microelectronics Limited | Semiconductor memory device capable of driving non-selected word lines to a variable negative potential based on a bank access operation |
| KR20010107692A (ko) * | 2000-05-24 | 2001-12-07 | 가네꼬 히사시 | 기판전위 감지회로 및 기판전위 발생회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0347611B2 (ja) | ||
| US7436247B2 (en) | Step-down circuit with stabilized output voltage | |
| JP2771729B2 (ja) | チャージポンプ回路 | |
| US5193198A (en) | Method and apparatus for reduced power integrated circuit operation | |
| US6194887B1 (en) | Internal voltage generator | |
| US20040080340A1 (en) | Low power consumption MIS semiconductor device | |
| JPH01165090A (ja) | バックバイアス電圧発生回路 | |
| JPH1173769A (ja) | 半導体装置 | |
| US5646551A (en) | Mixed mode output buffer circuit for CMOSIC | |
| JP2573266B2 (ja) | 発振回路 | |
| KR100319606B1 (ko) | 전압 강압 회로 | |
| JP3875285B2 (ja) | 半導体集積回路の中間電圧発生回路 | |
| JPH04130766A (ja) | 半導体メモリ回路 | |
| US6803808B2 (en) | Low power current mirror circuit | |
| US20140191814A1 (en) | Oscillation control circuit for biasing ring oscillator by bandgap reference signal and related method | |
| JP2004072829A (ja) | 半導体集積回路および電源回路 | |
| JPH06347337A (ja) | 温度検出回路 | |
| JP2004015670A (ja) | 半導体集積回路および半導体モジュール | |
| JPS59193056A (ja) | 基板バイアス電圧発生回路 | |
| JP2001034349A (ja) | 内部降圧電源回路 | |
| JP2005322152A (ja) | 基準電圧回路 | |
| JPH04343260A (ja) | 整流回路 | |
| JPS5951750B2 (ja) | 基板バイアス発生回路 | |
| JPS6134261B2 (ja) | ||
| KR100512160B1 (ko) | 내부전원전압발생회로 |