KR101143446B1 - 전압 발생 회로 - Google Patents

전압 발생 회로 Download PDF

Info

Publication number
KR101143446B1
KR101143446B1 KR1020100051324A KR20100051324A KR101143446B1 KR 101143446 B1 KR101143446 B1 KR 101143446B1 KR 1020100051324 A KR1020100051324 A KR 1020100051324A KR 20100051324 A KR20100051324 A KR 20100051324A KR 101143446 B1 KR101143446 B1 KR 101143446B1
Authority
KR
South Korea
Prior art keywords
voltage
circuit
generate
rectifier
rectifier circuit
Prior art date
Application number
KR1020100051324A
Other languages
English (en)
Other versions
KR20110131737A (ko
Inventor
박재범
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100051324A priority Critical patent/KR101143446B1/ko
Priority to US12/970,288 priority patent/US8350618B2/en
Publication of KR20110131737A publication Critical patent/KR20110131737A/ko
Application granted granted Critical
Publication of KR101143446B1 publication Critical patent/KR101143446B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

전압 발생 회로는 복수의 정류 회로, 및 복수의 정류 회로들 사이에 이전 단의 정류 회로의 출력을 증폭하여 다음 단의 정류 회로에 입력시키도록 구성된 하나 또는 그 이상의 증폭부를 포함하며, 복수의 정류 회로 중에서 최종 단의 정류 회로에서 전압이 생성되도록 구성된다.

Description

전압 발생 회로{VOLTAGE GENERATION CIRCUIT}
본 발명은, 반도체 회로에 관한 것으로서, 특히 전압 발생 회로에 관한 것이다.
종래의 기술에 따른 전압 발생 회로 특히 기준 전압을 생성하는 회로는 다양한 형태로 구성될 수 있다.
그 중 하나의 예로서, WIDLAR 방식의 기준 전압 발생 회로(1)는 도 1에 도시된 바와 같이, 복수의 트랜지스터(M1 ~ M10)와 복수의 저항(R1, R2)으로 구성된다.
기준 전압 발생 회로(1)는 트랜지스터들(M1 ~ M6)에 의한 커런트 미러링(Current Mirroring) 동작을 통해 생성한 전류를 전압으로 변환하여 기준 전압(VREF1)를 생성한다.
상술한 기준 전압 발생 회로(1)는 트랜지스터와 같은 기본적인 아날로그 회로 특성으로 인하여 전원 전압(VDDV)에 따른 기준 전압(VREF1)의 변동이 크게 발생하는 문제가 있다.
본 발명의 실시예는 전원 전압에 따른 기준 전압의 변동을 감소시킬 수 있도록 한 전압 발생 회로를 제공하고자 한다.
본 발명의 실시예는 복수의 정류 회로, 및 복수의 정류 회로들 사이에 이전 단의 정류 회로의 출력을 증폭하여 다음 단의 정류 회로에 입력시키도록 구성된 하나 또는 그 이상의 증폭부를 포함하며, 복수의 정류 회로 중에서 최종 단의 정류 회로에서 전압이 생성되도록 구성됨을 특징으로 한다.
본 발명의 실시예는 전원 전압을 정류하여 제 1 전압을 생성하도록 구성된 제 1 정류 회로, 제 1 전압을 증폭하여 제 2 전압을 생성하도록 구성된 증폭부, 제 2 전압을 정류하여 기준 전류를 생성하도록 구성된 제 2 정류 회로, 및 기준 전류를 전압으로 변환하여 기준 전압을 생성하도록 구성된 전류/전압 변환부를 포함함을 다른 특징으로 한다.
본 발명의 실시예는 적어도 둘 이상의 정류 동작을 통해 정류 특성을 향상시킬 수 있으므로 종래에 비해 전원 전압에 따른 변동이 감소된 기준 전압을 생성할 수 있다.
도 1은 WIDLAR 방식의 기준 전압 발생 회로(1)의 회로도,
도 2는 본 발명의 실시예에 따른 전압 발생 회로(100)의 블록도,
도 3은 본 발명의 실시예에 따른 전압 발생 회로(100)의 회로도,
도 4는 본 발명의 실시예에 따른 기준 전압과 종래 기술에 따른 기준 전압을 비교한 시뮬레이션 파형도이다.
본 발명의 실시예는 정류 동작을 수행하는 회로 블록을 복수의 스테이지(Stage)로 구성하고, 이전 정류 동작에 따른 전압을 일정 비로 증폭한 후 다시 정류함으로써 전원 전압에 따른 기준 전압의 변동을 지수적으로 감소시킬 수 있도록 한 것이다.
도 2에 따른 본 발명의 실시예는 정류 동작을 수행하는 회로 블록을 2-스테이지(2-Stage)로 구성한 예를 든 것이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 실시예를 보다 상세히 설명하기로 한다.
도 2에 도시된 바와 같이, 본 발명의 실시예에 따른 전압 발생 회로(100)는 2-스테이지로 구성된 정류 회로 즉, 제 1 정류 회로(200)과 제 2 정류 회로(500)와 증폭부(300) 및 전류/전압 변환부(600)를 포함한다.
제 1 정류 회로(200)는 전원 전압(VDDV)을 정류하여 제 1 전압(VR0)을 생성하도록 구성된다.
증폭부(300)는 제 1 전압(VR0)을 증폭하여 제 2 전압(VDDR)을 생성하도록 구성된다.
증폭부(300)는 차동 증폭기(310) 및 분배 저항(320)을 포함한다.
증폭부(300)는 제 1 전압(VR0)을 차동 증폭기(310)를 이용하여 분배 저항(320)의 분배 비로 증폭하여 제 2 전압(VDDR)을 생성하도록 구성된다.
제 2 정류 회로(500)는 제 2 전압(VDDR)을 정류하여 기준 전류(IR)를 생성하도록 구성된다.
전류/전압 변환부(600)는 기준 전류(IR)를 전압으로 변환하여 기준 전압(VREF2)을 생성하도록 구성된다.
도 3에 도시된 바와 같이, 제 1 정류 회로(200)는 복수의 트랜지스터(M11 ~ M16) 및 복수의 저항(R11, R12)를 포함한다.
제 1 정류 회로(200)는 다양한 방식의 기준 전압 발생 회로의 구성을 이용할 수 있으며, 도 3은 WIDLAR 방식에 따른 예를 든 것이다.
차동 증폭기(310)는 복수의 트랜지스터(M17 ~ M22)를 포함한다.
차동 증폭기(310)는 분배 저항(320)을 통해 자신의 출력 즉, 제 2 전압(VDDR)을 네가티브 피드백(Negative Feedback) 받도록 구성된다.
분배 저항(320)은 복수의 저항(R13, R14)을 포함한다.
제 2 정류 회로(500)는 복수의 트랜지스터(M23 ~ M28) 및 복수의 저항(R15, R16)를 포함한다.
제 2 정류 회로(500)는 제 1 정류 회로(200)와 동일하게 구성할 수 있다.
전류/전압 변환부(600)는 복수의 트랜지스터(M29 ~ M32)로 이루어진 복수의 다이오드를 포함한다.
이와 같이 구성된 본 발명의 실시예에 따른 전압 발생 회로(100)의 동작을 도 3을 참조하여 설명하면 다음과 같다.
전원 전압(VDDV)이 상승하고 제 1 정류 회로(200)를 통해 정류되어 제 1 전압(VR0)이 생성된다.
제 1 전압(VR0)이 분배 저항(320)의 분배 비로 증폭되고, 차동 증폭기(310)로 네가티브 피드백됨으로써 제 2 전압(VDDR)이 생성된다.
이때 제 2 전압(VDDR)의 레벨은 VR0*(1 + R13/R14)이 된다.
이와 같이 생성된 제 2 전압(VDDR)이 제 2 정류 회로(500)를 통해 다시 정류되고, 그에 따라 제 3 전압(VR1)의 레벨이 제 1 전압(VR0)과 동일해진다.
커런트 미러링 동작에 의해 제 3 전압(VR1)에 따라 제 2 정류 회로(500)에 흐르는 전류와 동일한 양의 기준 전류(IR)가 전류/전압 변환부(600)를 통해 흐르게 된다.
전류/전압 변환부(600)의 복수의 트랜지스터(M29 ~ M32)로 이루어진 복수의 다이오드에 의해 기준 전류(IR)가 기준 전압(VREF2)으로 변환된다.
상술한 바와 같이, 본 발명의 실시예에서 2-스테이지 구조의 정류 회로 즉, 2개의 정류 회로(200, 500)를 구성함에 따른 정류 특성은 아래의 정의와 같이 지수적으로 향상된다.
{(VREF2)2 / (VDDV)2} * (1+ R13/R14)
도 4의 시뮬레이션 파형도에 도시된 바와 같이, 도 1에 도시된 31 나노 공정에 따른 종래 기술의 회로는 VDDV가 1V 변함에 따라 VREF1가 11.46mV 변하는 것에 반하여, 도 3에 도시된 본 발명의 실시예에 따른 회로는 VDDV가 1V 변함에 따라 VREF2가 0.22mV 변한다.
즉, 본 발명의 실시예는 종래 기술에 비하면 동일한 전원 전압 변화에 대하여 기준 전압의 변화량을 약 1/52로 줄일 수 있다.
결국, 본 발명의 실시예에 따른 전압 생성 회로(100)는 종래 기술에 비해 약 52배의 성능 향상을 기대할 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (5)

  1. 복수의 정류 회로; 및
    상기 복수의 정류 회로들 사이에 이전 단의 정류 회로의 출력을 증폭하여 다음 단의 정류 회로의 전원 전압으로서 제공하도록 구성된 하나 또는 그 이상의 증폭부를 포함하며,
    상기 복수의 정류 회로 중에서 최종 단의 정류 회로에서 전압이 생성되도록 구성된 전압 발생 회로.
  2. 제 1 항에 있어서,
    상기 증폭부는
    상기 이전 단의 정류 회로의 출력을 증폭하여 출력하고, 자신의 출력을 네가티브 피드백(Negative Feedback) 받도록 구성되는 전압 발생 회로.
  3. 제 1 전원 전압을 정류하여 제 1 전압을 생성하도록 구성된 제 1 정류 회로;
    상기 제 1 전압을 증폭하여 제 2 전압을 생성하도록 구성된 증폭부;
    상기 제 2 전압을 제 2 전원 전압으로서 입력 받고, 상기 제 2 전원 전압을 정류하여 기준 전류를 생성하도록 구성된 제 2 정류 회로; 및
    상기 기준 전류를 전압으로 변환하여 기준 전압을 생성하도록 구성된 전류/전압 변환부를 포함하는 전압 발생 회로.
  4. 제 3 항에 있어서,
    상기 증폭부는 상기 제 1 전압을 차동 증폭기를 이용하여 분배 저항의 분배 비로 증폭하여 상기 제 2 전압을 생성하도록 구성된 전압 발생 회로.
  5. 제 4 항에 있어서,
    상기 증폭부는 상기 제 2 전압을 네가티브 피드백 받도록 구성된 전압 발생 회로.
KR1020100051324A 2010-05-31 2010-05-31 전압 발생 회로 KR101143446B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100051324A KR101143446B1 (ko) 2010-05-31 2010-05-31 전압 발생 회로
US12/970,288 US8350618B2 (en) 2010-05-31 2010-12-16 Voltage generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100051324A KR101143446B1 (ko) 2010-05-31 2010-05-31 전압 발생 회로

Publications (2)

Publication Number Publication Date
KR20110131737A KR20110131737A (ko) 2011-12-07
KR101143446B1 true KR101143446B1 (ko) 2012-05-22

Family

ID=45021600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100051324A KR101143446B1 (ko) 2010-05-31 2010-05-31 전압 발생 회로

Country Status (2)

Country Link
US (1) US8350618B2 (ko)
KR (1) KR101143446B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140145814A (ko) * 2013-06-14 2014-12-24 에스케이하이닉스 주식회사 기준전압 생성기 및 그를 포함하는 저전압용 내부전원 생성장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091769A (ko) * 2001-05-30 2002-12-06 가부시키가이샤 히타치세이사쿠쇼 기준전압 발생회로 및 상기 기준전압 발생회로를 구비한ｉｐ 코어

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5774013A (en) * 1995-11-30 1998-06-30 Rockwell Semiconductor Systems, Inc. Dual source for constant and PTAT current
JP3516556B2 (ja) 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
JPH10133754A (ja) * 1996-10-28 1998-05-22 Fujitsu Ltd レギュレータ回路及び半導体集積回路装置
JP2002032988A (ja) * 2000-07-18 2002-01-31 Mitsubishi Electric Corp 内部電圧発生回路
DE10050761A1 (de) 2000-10-13 2002-05-16 Infineon Technologies Ag Spannungsregelungsschaltung, insbelondere für Halbleiterspeicher
JP3949510B2 (ja) 2002-05-20 2007-07-25 Ｎｅｃエレクトロニクス株式会社 半導体基準電圧発生回路
US6859092B2 (en) 2003-04-17 2005-02-22 International Business Machines Corporation Method and low voltage CMOS circuit for generating voltage and current references
KR100545709B1 (ko) 2003-04-30 2006-01-24 주식회사 하이닉스반도체 반도체 메모리 장치의 위들러형 기준전압 발생 장치
JP4322732B2 (ja) * 2004-05-07 2009-09-02 株式会社リコー 定電流発生回路
US7158423B2 (en) 2004-06-22 2007-01-02 Samsung ′Electronics Co., Ltd. Semiconductor memory device and array internal power voltage generating method thereof
US7439601B2 (en) * 2004-09-14 2008-10-21 Agere Systems Inc. Linear integrated circuit temperature sensor apparatus with adjustable gain and offset
JP4573681B2 (ja) 2005-03-29 2010-11-04 株式会社リコー スイッチングレギュレータを用いる半導体装置およびスイッチングレギュレータの制御方法
US7327186B1 (en) * 2005-05-24 2008-02-05 Spansion Llc Fast wide output range CMOS voltage reference
US7342819B2 (en) 2006-03-03 2008-03-11 Infineon Technologies Ag Methods for generating a reference voltage and for reading a memory cell and circuit configurations implementing the methods
KR100816214B1 (ko) * 2006-09-29 2008-03-21 주식회사 하이닉스반도체 플래쉬 메모리 장치의 전압 생성기

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020091769A (ko) * 2001-05-30 2002-12-06 가부시키가이샤 히타치세이사쿠쇼 기준전압 발생회로 및 상기 기준전압 발생회로를 구비한ｉｐ 코어

Also Published As

Publication number Publication date
US8350618B2 (en) 2013-01-08
KR20110131737A (ko) 2011-12-07
US20110291747A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
KR102454811B1 (ko) 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치
TWI436187B (zh) 隔離式電源轉換器的回授電路及控制方法
US20160285366A1 (en) Current regulator circuit capable of reducing current ripple and method of reducing current ripple
TWI521324B (zh) 電壓調節器裝置與相關方法
JP2007027895A (ja) 電流電圧変換回路、それを用いた消費電力検出回路および電子機器
TW201023680A (en) LED driving circuit and controller with temperature compensation
CN101290526A (zh) 高电压偏置pmos电流源电路
JP4707608B2 (ja) 測定回路及び試験装置
CN101183273A (zh) 一种带隙基准源产生装置
JP2012015927A (ja) 差動増幅回路およびシリーズレギュレータ
JP2016218535A (ja) レギュレータ用半導体集積回路
CN103179745A (zh) 发光二极管驱动装置
JP2012049750A (ja) ヒステリシスコンパレータ
JP5946304B2 (ja) 基準電圧回路
CN203536947U (zh) 电流限制电路
KR101143446B1 (ko) 전압 발생 회로
JP2010086056A (ja) 定電流回路
CN101999106A (zh) 带隙基准电压发生器
CN100491921C (zh) 电压感测电路及其方法
CN100524147C (zh) 非线性补偿电路与使用其的带隙参考电路
CN104333218A (zh) 一种用于dc/dc的跨导与输出电压比较电路
JP2020153808A (ja) 周波数検出回路
CN108665917A (zh) 接收器及控制接收器的方法
JP2009224956A (ja) 半波整流回路
CN220798221U (zh) 一种基于运算放大器的有效值转换电路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170323

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180326

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190325

Year of fee payment: 8