FR2847717A1 - Circuit limiteur de tension, notamment pour pompe de charge - Google Patents
Circuit limiteur de tension, notamment pour pompe de charge Download PDFInfo
- Publication number
- FR2847717A1 FR2847717A1 FR0214820A FR0214820A FR2847717A1 FR 2847717 A1 FR2847717 A1 FR 2847717A1 FR 0214820 A FR0214820 A FR 0214820A FR 0214820 A FR0214820 A FR 0214820A FR 2847717 A1 FR2847717 A1 FR 2847717A1
- Authority
- FR
- France
- Prior art keywords
- voltage
- junction
- switch
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title description 7
- 230000000670 limiting effect Effects 0.000 claims abstract description 35
- 230000015556 catabolic process Effects 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 14
- 230000000694 effects Effects 0.000 claims abstract description 9
- 230000001960 triggered effect Effects 0.000 claims abstract description 7
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 230000006978 adaptation Effects 0.000 claims description 2
- 239000000945 filler Substances 0.000 claims 1
- 230000006870 function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000005086 pumping Methods 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
La présente invention concerne un circuit limiteur de tension (16) comprenant au moins une jonction PN (DPN) présentant une tension de claquage définissant un seuil de déclenchement du circuit limiteur de tension à partir duquel la jonction PN est passante par effet d'avalanche. Selon l'invention, le circuit limiteur de tension comprend une charge (LD) en série avec la jonction PN et un interrupteur (SW) en parallèle avec la jonction PN et la charge, l'interrupteur étant agencé pour devenir passant lorsque la jonction PN devient passante. Avantage : neutralisation d'un phénomène d'injection de charges électriques électrique dans les oxydes de grille des transistors diodes utilisés comme limiteurs de tension. Application notamment au contrôle de la tension d'effacement programmation de cellules mémoire délivrée par une pompe de charge dans une mémoire effaçable et programmable électriquement.
Description
CIRCUIT LIMITEUR DE TENSION, NOTAMMENT POUR POMPE DE
CHARGE
La présente invention concerne un circuit limiteur de tension, utilisable notamment à la sortie d'un circuit survolteur. Les circuits survolteurs comme les pompes de charge permettent de produire une tension électrique supérieure à une tension d'alimentation déterminée. Dans le domaine des circuits intégrés, on utilise par exemple des pompes de charge pour produire la haute tension Vpp d'effacement et programmation des transistors à grille flottante des mémoires effaçables et programmables électriquement
(EEPROM, FLASH, FLASH-EEPROM...).
La figure 1 représente schématiquement une pompe de charge 1 fournissant une tension survoltée Vpp à une charge 2, ici une charge capacitive. Cette charge capacitive est par exemple égale à la somme des capacités parasites de grille d'une pluralité de transistors à
grille flottante à effacer ou à programmer simultanément.
La pompe de charge 1 est pilotée par des signaux d'horloge Si, S2 en opposition de phase délivrés par un oscillateur 3, et comprend une pluralité d'étages de pompage en cascade dont la structure, bien connue de l'homme de l'art, n'est pas représentée ici. La pompe de charge 1 reçoit en entrée une tension d'alimentation, Vcc de l'ordre de 2 à 5 volts. L'amplitude de la tension Vpp dépend du nombre total d'étages de pompage en cascade et
est par ailleurs proportionnelle à la tension Vcc.
La tension Vpp est généralement de l'ordre de 10 à volts et ne doit pas excéder un seuil Vppmax au-delà duquel des transistors à effacer ou à programmer pourraient être endommagés. Or, une pompe de charge est généralement prévue avec un nombre d'étages de pompage supérieur au nombre d'étages théoriquement suffisant, afin de réduire le temps de montée de la tension Vpp lors de l'activation de la pompe de charge. De ce fait, après une période de démarrage, la pompe de charge peut
délivrer une tension Vpp supérieure au seuil Vppmax.
D'autre part, la tension d'alimentation Vcc peut fluctuer fortement par rapport à sa valeur nominale prise en compte lors de la conception de la pompe de charge, et une augmentation de la tension Vcc peut entraîner une augmentation correspondante de la tension Vpp au-delà du
seuil Vppmax.
Un contrôle de la tension Vpp doit ainsi être
prévu, afin de ne pas dépasser le seuil Vppmax.
Comme illustré en -figure 1, ce contrôle peut être assuré par un régulateur 5 agencé à la sortie de la pompe de charge 1. Le régulateur 5 applique un signal de marche/arrêt ON/OFF à l'oscillateur et arrête la pompe de charge lorsque la tension Vpp atteint une valeur régulée Vppreg prédéterminée, choisie inférieure ou égale à Vppmax, puis redémarre la pompe lorsque la tension Vpp est inférieure à cette valeur (régulation de type tout ou rien). Cette solution est avantageuse en terme de consommation électrique et de souplesse d'emploi, mais un régulateur présente une structure relativement complexe d'un encombrement non négligeable en terme de surface de
silicium occupée.
Une autre solution pour contrôler la tension Vpp est de prévoir un simple limiteur de tension à la sortie
de la pompe de charge.
Ainsi, la figure 2 représente un limiteur de tension 6 comprenant des diodes Zener en série agencées entre la sortie de la pompe de charge 1 et la masse, par exemple trois diodes Zener 7, 8, 9 présentant chacune une tension de seuil de l'ordre de 5V. La tension de seuil Vppmax du limiteur de tension est la somme des tensions de seuil de chacune des diodes, par exemple 15V. Cette solution permet de supprimer les composants actifs d'un régulateur, mais les diodes Zener occupent elles-mêmes une surface non négligeable dans un circuit intégré, et au moins aussi importante que les composants actifs d'un régulateur. De plus, leur fabrication nécessite des étapes spécifiques de dopage qui sont pénalisantes en
terme de prix de revient.
La figure 3 représente une solution d'une très grande simplicité dans laquelle la limitation de la tension Vpp est assurée par une jonction PN agencée en inverse entre la sortie de la pompe de charge et la masse et représentée ici sous la forme d'une diode 10. Lorsque la tension Vpp atteint une valeur supérieure à la tension de claquage de la jonction PN, celle-ci devient passante par effet d'avalanche. Le nombre de diodes à prévoir en série dépend de leur tension de claquage et de la valeur maximale Vppmax visée. Une jonction PN polarisée en inverse présentant généralement une tension de claquage de l'ordre de 17V, une seule diode peut permettre de limiter entre 15 et 20V la tension Vpp appliquée à des
cellules mémoire.
Dans un circuit intégré MOS ou CMOS, la diode 10 est en réalité un transistor MOS agencé en diode, c'està-dire un transistor ayant sa grille reliée à son drain ou à sa source (selon qu'il s'agit d'un transistor PMOS ou NMOS). Or, un transistor diode présente l'inconvénient que sa tension de claquage varie avec le temps, car des charges électriques fournies par le courant d'avalanche
sont piégées dans l'oxyde de grille du transistor diode.
Ce phénomène est généralement désigné "Roll-off" de jonction, et apparaît après un nombre de claquages assez faible, généralement inférieur à 100, car le courant de limitation qui traverse le transistor diode est souvent assez important, de quelques dizaines à quelques
centaines de microampères.
Certains fabricants de circuits intégrés s'accommodent de cet effet parasite mais il en résulte une grande imprécision en ce qui concerne la tension de déclenchement des limiteurs à jonction PN, qui tend à augmenter avec le temps. Or, on estime qu'une telle imprécision peut être à l'origine de la durée de vie médiocre de certaines mémoires en circuits intégrés, dont les cellules mémoire reçoivent des pics de tension Vpp de plus en plus élevés avec la dégradation de la tension de
claquage de la jonction PN de leurs limiteurs de tension.
Ainsi, la présente invention vise un limiteur de tension à faible encombrement basé sur le principe d'un claquage de jonction PN, mais qui offre une tension de claquage stable dans le temps et peu sujette au phénomène
de Roll-off précité.
A cet effet, une idée de la présente invention est de prévoir un interrupteur en parallèle avec la jonction PN, et de commuter cet interrupteur dans l'état passant lorsque la jonction PN devient conductrice afin d'envoyer le courant de limitation dans l'interrupteur. A cet effet, la jonction PN est reliée à une charge en série qui diminue l'intensité du courant d'avalanche et qui force la quasi-totalité du courant de limitation à passer dans l'interrupteur. On empêche ainsi l'accumulation de
charges électriques dans un oxyde de la jonction PN.
Plus particulièrement, la présente invention prévoit un circuit limiteur de tension comprenant au moins une jonction PN présentant une tension de claquage définissant un seuil de déclenchement du circuit limiteur de tension à partir duquel la jonction PN est passante par effet d'avalanche, au moins une charge en série avec la jonction PN, pour limiter un courant d'avalanche traversant la jonction lorsque la jonction est passante, et au moins un interrupteur en parallèle avec la jonction PN et la charge, qui est ouvert lorsque la jonction est
bloquée et fermé lorsque la jonction PN est passante.
Selon un mode de réalisation, la charge est choisie de manière que le courant d'avalanche traversant la jonction PN soit au moins deux fois inférieur à un courant traversant l'interrupteur lorsque le circuit
limiteur de tension est déclenché.
Selon un mode de réalisation, la. jonction PN est
une jonction de transistor MOS agencé en diode.
Selon un mode de réalisation, la charge comprend un
transistor MOS.
Selon un mode de réalisation, l'interrupteur
comprend un transistor MOS.
Selon un mode de réalisation, le transistor MOS de l'interrupteur est agencé en miroir de courant avec le
transistor MOS de la charge.
Selon un mode de réalisation, l'interrupteur comprend un transistor PMOS dont la- grille est connectée
à une borne de la jonction PN.
Selon un mode de réalisation, l'interrupteur comprend un transistor NMOS dont la grille est reliée à une borne de la jonction PN par l'intermédiaire d'un inverseur. La présente invention concerne également un circuit intégré comprenant un circuit limiteur de tension selon l'invention, agencé à la sortie d'un générateur de
tension fournissant une tension déterminée.
Selon un mode de réalisation, le générateur de
tension est un circuit survolteur.
La présente invention concerne également un régulateur de tension comprenant un circuit limiteur de tension selon l'invention, et des moyens pour délivrer un signal logique de valeur déterminée lorsque le circuit
limiteur de tension est déclenché.
Selon un mode de réalisation, les moyens pour délivrer un signal logique de valeur déterminée comprennent un circuit inverseur dont l'entrée est reliée à un point du circuit limiteur de tension, et une porte logique ayant une entrée reliée à la sortie du circuit inverseur, la porte logique assurant une adaptation en tension du signal logique, depuis une tension à réguler présente dans le circuit limiteur vers une tension de
signal logique.
La présente invention concerne également un procédé pour limiter une tension au moyen d'au moins une jonction PN présentant une tension de claquage à partir de laquelle la jonction PN est passante par effet d'avalanche, comprenant les étapes consistant à: limiter un courant d'avalanche traversant la jonction PN en disposant au moins une charge en série avec la jonction PN, prévoir au moins un interrupteur en parallèle avec la jonction PN et fermer l'interrupteur lorsque la jonction
PN devient, passante.
Selon un mode de réalisation, la charge est choisie de manière que le courant d'avalanche traversant la jonction PN soit au moins deux fois inférieur à un
courant traversant l'interrupteur.
Selon un, mode de réalisation, la jonction PN est
une jonction de transistor MOS agencé en diode.
Selon un mode de réalisation, la charge comprend un
transistor MOS.
Selon un mode de réalisation, l'interrupteur
comprend un transistor MOS.
Selon un mode de réalisation, le transistor MOS de l'interrupteur est agencé en miroir de courant avec le
transistor MOS de la charge.
Selon un mode de réalisation, le transistor MOS de l'interrupteur est un transistor PMOS dont la grille est
connectée à une borne de la jonction PN.
Selon un mode de réalisation, le transistor MOS de l'interrupteur est un transistor NMOS dont la grille est reliée à une borne de la jonction PN par l'intermédiaire
d'un inverseur.
Selon un mode de réalisation, le procédé est appliqué à la limitation d'une tension délivrée par un
circuit survolteur.
Selon un mode de réalisation, le procédé comprend une étape d'arrêt du circuit survolteur lorsque la
jonction PN devient passante.
Ces objets caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en
détail dans la description suivante de divers exemples de
réalisation de limiteurs de tension selon l'invention, faite à titre non limitatif en relation avec les figures jointes parmi lesquelles: - la figure 1 précédemment décrite représente schématiquement une pompe de charge pourvue d'un régulateur de tension classique, - la figure 2 précédemment décrite représente une pompe de charge pourvue d'un limiteur de tension classique à diodes Zener, - la figure 3 précédemment décrite représente une pompe de charge pourvue d'un limiteur de tension classique à claquage de jonction, - la figure 4 est le schéma de principe d'un limiteur de tension selon l'invention, - la figure 5 représente un premier exemple de réalisation d'un limiteur de tension selon l'invention, - la figure 6 représente un deuxième exemple de réalisation d'un limiteur de tension selon l'invention, et - la figure 7 représente un troisième exemple de réalisation d'un limiteur de tension selon l'invention et illustre également une application de l'invention à la
régulation de tension.
La figure 4 est le schéma de principe d'un limiteur de tension 16 selon l'invention. Le limiteur de tension 16 est agencé entre la sortie d'un circuit survolteur 1 et la masse. Le circuit survolteur 1 est par exemple une pompe de charge alimentée par une tension Vcc, fournissant une tension Vpp. La tension Vpp est appliquée à une charge 2, ici une charge capacitive représentant à titre d'exemple des capacités de grille de cellules
mémoire à effacer ou à programmer.
Le limiteur de tension 16 comprend un étage de déclenchement comportant une jonction PN en série avec une charge LD à forte résistance série. La jonction PN est agencée dans le sens bloqué et est représentée ici sous la forme d'une diode DPN dont l'anode est à la masse (la diode étant agencée en inverse) et dont la cathode est reliée à la sortie du circuit survolteur 1 par
l'intermédiaire de la charge LD.
Le limiteur de tension 16 comprend également un étage de limitation en parallèle avec l'étage de déclenchement. L'étage de limitation comprend un interrupteur SW à faible résistance série agencé entre la
sortie du circuit survolteur 1 et la masse.
L'interrupteur SW est piloté par une tension Vd délivrée par l'étage de déclenchement, la tension Vd étant par
exemple prélevée sur la cathode de la diode DPN.
Le limiteur de tension selon l'invention fonctionne comme suit. Tant que la tension Vpp est inférieure à la tension de claquage de la diode DPN, que l'on désignera Vppmax, la diode reste bloquée. La tension de cathode Vd recopie la tension Vpp et l'interrupteur SW est ouvert (non passant). Lorsque la tension Vpp atteint la tension de claquage, la diode DPN devient passante et la tension Vd tend vers zéro (masse). De façon quasi immédiate, l'interrupteur SW se ferme (devient passant) en courtcircuitant la sortie du circuit survolteur. Lorsque la tension Vpp redevient inférieure à la tension de claquage, la diode repasse dans l'état bloqué et l'interrupteur SW s'ouvre à nouveau, de sorte que la sortie du circuit survolteur est à nouveau isolée de la masse. Grâce à la présente invention, la quasi-totalité d'un courant de limitation passe dans l'interrupteur SW plutôt que dans la diode DPN, car la résistance série de l'interrupteur SW est faible par rapport à celle de la charge LD. Ce courant de limitation est essentiellement formé par le courant débité par le circuit survolteur auquel s'ajoute éventuellement un courant de décharge
délivré par la charge capacitive 2.
L'interrupteur SW, grâce à sa capacité à drainer du courant, assure ainsi la fonction de limitation de tension, tandis que l'étage de déclenchement a seulement pour fonction de détecter la tension de seuil Vppmax et de fermer l'interrupteur lorsque cette tension est
atteinte.
Ainsi, lorsque le limiteur de tension se déclenche, la jonction PN est traversée par un courant d'avalanche Il très faible devant un courant I2 traversant l'interrupteur SW. Le courant Il, par exemple de l'ordre du nanoampère, est insuffisant pour injecter des charges électriques dans l'oxyde de grille d'un transistor MOS susceptible d'être utilisé pour former la diode DPN, ce
qui empêche l'apparition de l'effet de "Roll-off".
Pour que le limiteur de tension selon l'invention fonctionne de façon satisfaisante, il faut prévoir un taux d'amplification important entre l'étage de déclenchement et l'étage de limitation, et une réaction quasi immédiate de l'étage de limitation lorsque l'étage de déclenchement devient conducteur. De cette manière, la tension de claquage de la jonction PN reste stable dans le temps, dans des conditions d'utilisation identiques,
même après des centaines de cycles de déclenchement.
La figure 5 représente un premier exemple de réalisation 16-1 du limiteur de tension selon
l'invention.
L'étage de déclenchement comprend un transistor PMOS 20 en série avec un transistor NMOS 21. La source du transistor 20 reçoit la tension Vpp et le drain de ce transistor est relié au drain du transistor 21 dont la source est reliée à la masse. Le transistor 20 a sa grille reliée à son drain et le transistor 21 a sa grille reliée à sa source. Le transistor 20 fonctionne en régime
linéaire et forme la charge LD représentée en figure 4.
Le transistor 21 est agencé en diode et forme la diode
DPN représentée en figure 4.
L'étage de limitation comprend un transistor PMOS 22 et un transistor NMOS 23. La source du transistor 22 reçoit la tension Vpp et le drain de ce transistor est relié au drain du transistor 23 dont la source est reliée à la masse. La grille du transistor 22 est reliée au drain du transistor 21 et reçoit la tension Vd. La grille du transistor 23 reçoit une tension de polarisation positive inférieure à Vpp, par exemple la tension d'alimentation Vcc. Le transistor 22 forme l'interrupteur SW de la figure 4 et présente un rapport largeur sur longueur de grille W/L élevé, ce qui garantit une résistance série dans l'état passant (Rdson) de faible valeur. Le transistor 23 est optionnel et n'est prévu que pour des raisons techniques, notamment pour contrôler la
consommation du circuit lorsque celui-ci est inactif.
Du fait de leur agencement, les transistors 20 et 22 forment un miroir de courant. Ainsi, lorsque le transistor diode 21 est passant, le courant I2 dans l'étage de limitation est proportionnel au courant Il dans l'étage de déclenchement. Le rapport K=I2/I1 est fixé par les dimensions relatives des transistors 20, 22, et plus particulièrement par le rapport W/L (largeur sur longueur de grille) de chacun de ces transistors. Le rapport W/L du transistor 20 est de préférence inférieur à 1 et faible devant celui du transistor 22, qui est de préférence supérieur à 10. Dans ce cas, le rapport K est élevé -supérieur à 100 voire plus- ce qui garantit que le courant Il reste très faible quand le courant de limitation à drainer est élevé (le courant de limitation
étant ainsi essentiellement égal au courant I2).
Toutefois un rapport K faible, par exemple supérieur ou égal à 2, peut être suffisant selon les conditions de fonctionnement. En effet, outre la réduction de l'intensité du courant d'avalanche traversant la jonction, le limiteur de tension selon l'invention permet aussi de réduire la durée du courant d'avalanche et cette durée est un paramètre pertinent en ce qui concerne l'injection de charges parasites dans la jonction, en raison de la relation classique Q=It (I
étant le courant, t le temps et Q la charge électrique).
La charge électrique totale Q traversant la jonction au cours d'une action de limitation est donc plus faible non seulement en raison de la limitation du paramètre "I" mais également en raison de la limitation du paramètre "t". D'autre part, un rapport K de faible valeur peut également suffire lorsque le déclenchement du limiteur de tension s'accompagne d'une action de régulation du circuit survolteur (par exemple par application d'un signal de marche/arrêt comme cela sera décrit plus loin) ou encore lorsque le circuit survolteur est de faible puissance, etc.. Egalement, le rapport K doit être choisi en fonction de la rapidité de déclenchement de l'étage de limitation. Lorsque la tension Vpp devient égale à la tension de claquage Vppmax de la jonction PN du transistor diode 21, celui-ci devient passant et la tension Vd tend vers 0. Le transistor 22 a sa grille tirée à la masse et devient passant. Le transistor 22 est alors parcouru par
un courant I2 égal à K fois le courant Il.
A titre d'exemple numérique, un limiteur de tension selon l'invention réalisé dans un circuit intégré MOS de technologie 0,5 micromètre (dimension minimale d'une grille de transistor) peut drainer un courant de limitation de l'ordre de quelques centaines de microampères lorsqu'une tension Vppmax de l'ordre de 15V est atteinte. Ce courant de limitation est essentiellement le courant I2 dans l'étage de limitation, le courant Il dans l'étage de déclenchement étant de l'ordre de quelques nanoampères. Le courant Il est ainsi insuffisant pour entraîner une injection de charges électriques dans un oxyde de grille. La tension de déclenchement Vppmax du limiteur de tension selon l'invention reste ainsi sensiblement constante dans le
temps, dans des conditions d'utilisation identiques.
La figure 6 illustre un deuxième exemple de réalisation 16-2 du limiteur de tension selon l'invention. On retrouve dans l'étage de déclenchement le transistor diode 21 mais la charge LD est ici une résistance 24 de forte valeur reliant la sortie du
circuit survolteur 1 au drain du transistor diode 21.
L'étage de limitation comprend ici un transistor PMOS 25 dont.la source reçoit la tension Vpp et dont le drain est relié à la masse par l'intermédiaire d'une résistance 26 de forte valeur. L'étage de limitation comprend également un transistor NMOS 28 en parallèle avec le transistor 25 et la résistance 26. Le transistor 28 reçoit la tension Vpp sur son drain, sa source est connectée à la masse et sa grille est reliée au drain du
transistor 25.
Le transistor 25 présente un rapport W/L de faible valeur et forme avec la résistance 26 un inverseur 27 à faible consommation de courant, dont l'entrée est la grille du transistor 25. Le transistor. 28 forme l'interrupteur SW de la figure 4 et présente de préférence un rapport W/L de valeur élevée, pour des raisons exposées et discutées plus haut. La sortie de l'inverseur 27 est formée par le drain du transistor 25
et pilote le transistor interrupteur 28.
La valeur de la résistance 24 formant la charge LD du transistor diode 21 est choisie en fonction de la
valeur maximale visée pour le courant d'avalanche Il.
Cette résistance est au moins de quelques dizaines de MQ pour l'obtention d'un courant Il de l'ordre de quelques nanoampères. Tant que la tension Vpp n'a pas atteint la tension de claquage Vppmax de la jonction PN du transistor diode 21, l'entrée de l'inverseur 27 reçoit la tension Vpp. La sortie de l'inverseur 27 est à 0 (masse) et le transistor interrupteur 28 est bloqué. Lorsque la tension Vppmax est atteinte et que le transistor diode 21 devient passant, le transistor 25 devient également passant car sa tension source-grille devient supérieure à sa tension de seuil Vt. La sortie de l'inverseur 27 fournit alors la tension Vpp sur la grille du transistor interrupteur 28 qui devient lui-même passant. Le transistor 28 draine le courant I2 de limitation de la tension Vpp, qui est comme précédemment très supérieur au courant Il traversant l'étage de déclenchement. Est également négligeable devant le courant Il, un courant I2' traversant
l'inverseur 27.
Ce second mode de réalisation permet d'utiliser un
transistor NMOS comme interrupteur limiteur de tension.
Ce type de transistor présente un encombrement moindre qu'un transistor PMOS pour un courant équivalent traversant son canal. Le transistor PMOS 25 n'ayant pas besoin de conduire un fort courant, son rapport W/L est petit comme indiqué plus haut et son encombrement
négligeable.
La figure 7 représente un troisième exemple de réalisation 16-3 d'un limiteur de tension selon l'invention, et illustre une extension de l'idée de l'invention à la réalisation d'un régulateur de type tout ou rien, indépendamment du problème du Roll-off de jonction. L'étage de déclenchement du limiteur de tension 163 comprend comme précédemment une diode 30 agencée dans le sens bloqué, reliée à la sortie du circuit survolteur 1 par l'intermédiaire d'un transistor PMOS 31. Le transistor 31 présente un rapport W/L de faible valeur et forme la charge LD de la figure 4. La grille du transistor 31 est ici polarisée par une tension de référence VPOL destinée à imposer un courant déterminé dans l'étage de déclenchement lorsque celui-ci est passant, le transistor 31 formant ainsi une source de courant résistive. La diode 30 est de tout type connu, par exemple une jonction PN de transistor MOS, une diode obtenue selon la technologie des transistors bipolaires, etc., le présent mode de réalisation ne visant pas
nécessairement à pallier le Roll-off de jonction.
L'étage de limitation comprend un transistor PMOS 32 dont la grille est pilotée par la tension Vd prélevée sur la cathode de la diode 30. Le transistor 32 reçoit la tension Vpp sur sa source et son drain est ici directement relié à la masse, mais pourrait aussi l'être par l'intermédiaire d'un transistor NMOS, comme dans le
cas du transistor 22 décrit plus haut.
Le fonctionnement du limiteur de tension 16-3 est à peu près semblable à celui des modes de réalisation
précédents et ne sera pas décrit à nouveau.
Selon l'invention, la tension Vd prélevée sur la cathode de la diode 30 est également appliquée à la grille de commande d'un transistor 33 de type PMOS dont la source reçoit la tension Vpp et dont le drain est
relié à la masse par l'intermédiaire d'une résistance 34.
Le transistor 33 et la résistance 34 forment un inverseur semblable à l'inverseur 27 de la figure 6. La sortie de l'inverseur (drain du transistor 33) est appliquée à l'entrée d'une porte inverseuse 36 alimentée par la
tension Vcc, qui forme un adaptateur de tension Vpp/Vcc.
La porte 36 délivre ainsi un signal ON/OFF qui est à 1 (Vcc) lorsque la tension Vd est égale à Vpp (limiteur de tension 16-3 non actif) et qui est à 0 (masse) lorsque la diode 30 est passante (limiteur de tension 16- 3 actif) Ce signal ON/OFF est utilisé ici comme signal de marche/arrêt du circuit survolteur 1, celui-ci étant mis hors tension (ou désactivé par suppression des signaux d'horloge, dans le cas d'une pompe de charge) lorsque le
signal ON/OFF est égal à 0.
Le limiteur de tension 16-3 forme ainsi, avec l'inverseur 35 et la porte inverseuse 36, un régulateur selon l'invention qui présente un faible encombrement par rapport aux régulateurs classiques utilisant des
diodes Zener en série en tant que limiteur de tension.
Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses autres variantes de réalisation. Notamment, diverses combinaisons des modes de réalisation décrit plus haut
peuvent être prévues.
Ainsi, en référence à la figure 4, les positions relatives des éléments de l'étage de déclenchement peuvent notamment être inversées, la charge LD étant alors reliée à la masse et la diode DPN reliée à la sortie du circuit survolteur 1. Dans ce cas, la tension Vd de commande de l'interrupteur SW est prélevée sur l'anode de la charge LD et présente une valeur inverse de la tension Vd précédemment décrite. Cette tension Vd permet de piloter un transistor interrupteur NMOS sans
utiliser un inverseur.
D'autre part, plusieurs jonctions PN en série peuvent être prévues selon la valeur de la tension de déclenchement visée. Ces diverses jonctions PN peuvent être agencées avant ou après la charge LD, ou de part et d'autre de la charge LD qui peut elle-même comprendre plusieurs éléments de charge. L'interrupteur de limitation SW peut lui-même comprendre plusieurs éléments interrupteurs en parallèle voire en série si la tension à limiterest très élevée et ne peut être entièrement
supportée par un seul interrupteur.
La présente invention est également susceptible de diverses applications. Bien que l'on se soit attaché dans ce qui précède à décrire une application de l'invention au contrôle de la tension Vpp d'effacement et de programmation de cellules mémoire, il va de soi que diverses autres applications peuvent être prévues, et non
nécessairement pour contrôler une tension survoltée.
Enfin, bien qu'initialement prévue pour résoudre le problème de la dégradation de la tension de claquage d'une jonction PN d à l'effet de Roll-off, la présente invention propose un limiteur de tension d'une architecture simple et performante qui est susceptible d'application dans diverses technologies, y compris lorsque l'effet de Roll-off ne se produit pas, par exemple lorsque la jonction PN est réalisée selon la
technologie des transistors bipolaires.
Claims (22)
1. Circuit limiteur de tension (16, 16-1, 16-2, 16-3) comprenant au moins une jonction PN (DPN, 21) présentant une tension de claquage (Vppmax) définissant un seuil de déclenchement du circuit limiteur de tension à partir duquel la jonction PN est passante par effet d'avalanche, caractérisé en ce qu'il comprend: - au moins une charge (LD, 20, 24, 31) en série avec la jonction PN, pour limiter un courant d'avalanche (Il) traversant la jonction lorsque la jonction est passante, et - au moins un interrupteur (SW, 22, 28, 32) en parallèle avec la jonction PN et la charge, qui est ouvert lorsque la jonction est bloquée et fermé lorsque la jonction PN
est passante.
2. Circuit limiteur de tension selon la revendication 1, dans lequel la charge est choisie de manière que le courant d'avalanche (Il) traversant la jonction PN soit au moins deux fois inférieur à un courant (I2) traversant l'interrupteur lorsque le circuit
limiteur de tension est déclenché.
3. Circuit limiteur de tension selon l'une des
revendications 1 et 2, dans lequel la jonction PN est une
jonction de transistor MOS (21) agencé en diode.
4. Circuit limiteur de tension selon l'une des
revendications 1 à 3, dans lequel la charge (LD) comprend
un transistor MOS (20, 31).
5. Circuit limiteur de tension selon l'une des
revendications 1 à 4, dans lequel l'interrupteur (SW)
comprend un transistor MOS (22, 28, 32).
6. Circuit limiteur de tension selon les
revendications 4 et 5, dans lequel le transistor MOS (22)
de l'interrupteur (SW) est agencé en miroir de courant
avec le transistor MOS (20) de la charge (LD).
7. Circuit limiteur de tension selon l'une des
revendications 5 et 6, dans lequel l'interrupteur (SW)
comprend un transistor PMOS (22) dont la grille est
connectée à une borne de la jonction PN.
8. Circuit limiteur de tension selon la revendication 5, dans lequel l'interrupteur (SW) comprend un transistor NMOS (28) dont la grille est reliée à une borne de la jonction PN par l'intermédiaire d'un
inverseur (27).
9. Circuit intégré, caractérisé en ce qu'il comprend un circuit limiteur de tension selon les
revendications 1 à 8, agencé à la sortie d'un générateur
de tension (1) fournissant une tension déterminée (Vpp).
10. Circuit intégré selon la revendication 9, dans lequel le générateur de tension (1) est un circuit survolteur.
11. Régulateur de tension (40), caractérisé en ce qu'il comprend un circuit limiteur de tension (16-3)
selon l'une des revendications 1 à 8, et des moyens (35,
36) pour délivrer un signal logique (ON/OFF) de valeur déterminée lorsque le circuit limiteur de tension est déclenché.
12. Régulateur de tension (40) selon la revendication 11, dans lequel les moyens pour délivrer un signal logique (ON/OFF) de valeur déterminée comprennent un circuit inverseur (33) dont l'entrée est reliée à un point du circuit limiteur de tension (16-3), et une porte logique (36) ayant une entrée reliée à la sortie du circuit inverseur (33), la porte logique assurant une adaptation en tension du signal logique, depuis une tension à réguler (Vpp) présente dans le circuit limiteur vers une tension (Vcc) de signal logique.
13. Procédé pour limiter une tension (Vpp) au moyen d'au moins une jonction PN (DPN, 21) présentant une tension de claquage (Vppmax) à partir de laquelle la jonction PN est passante par effet d'avalanche, caractérisé en ce qu'il comprend les étapes consistant a: - limiter un courant d'avalanche (Il) traversant la jonction PN en disposant au moins une charge (LD, 20, 24, 31) en série avec la jonction PN, et - prévoir au moins un interrupteur (SW, 22, 28, 32) en parallèle avec la jonction PN et fermer l'interrupteur
lorsque la jonction PN devient passante.
14. Procédé selon la revendication 13, dans lequel la charge est choisie de manière que le courant d'avalanche (Il) traversant la jonction PN soit au moins deux fois inférieur à un courant (I2) traversant l'interrupteur.
15. Procédé selon l'une des revendications 13 et
14, dans lequel la jonction PN est une jonction de
transistor MOS agencé en diode.
16. Procédé selon l'une des revendications 13 à 15,
dans lequel la charge (LD) comprend un transistor MOS
(20, 31).
17. Procédé selon l'une des revendications 13 à 16,
dans lequel l'interrupteur (SW) comprend un transistor
MOS (22, 28, 32).
18. Procédé selon les revendications 16 et 17, dans
lequel le transistor MOS (22) de l'interrupteur (SW) est agencé en miroir de courant avec le transistor MOS (20)
de la charge (LD).
19. Procédé selon l'une des revendications 17 et
18, dans lequel le transistor MOS de l'interrupteur (SW) est un transistor PMOS (22) dont la grille est connectée
à une borne de la jonction PN.
20. Procédé selon la revendication 17, dans lequel le transistor MOS de l'interrupteur (SW) est un transistor NMOS (28) dont la grille est reliée à une borne de la jonction PN par l'intermédiaire d'un
inverseur (27).
21. Procédé selon l'une des revendications 13 à 20,
appliqué à la limitation d'une tension délivrée par un
circuit survolteur.
22. Procédé selon la revendication 21, comprenant une étape d'arrêt du circuit survolteur lorsque la
jonction PN devient passante.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0214820A FR2847717B1 (fr) | 2002-11-26 | 2002-11-26 | Circuit limiteur de tension, notamment pour pompe de charge |
| US10/721,058 US6933764B2 (en) | 2002-11-26 | 2003-11-24 | Integrated circuit comprising a voltage generator and a circuit limiting the voltage supplied by the voltage generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0214820A FR2847717B1 (fr) | 2002-11-26 | 2002-11-26 | Circuit limiteur de tension, notamment pour pompe de charge |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2847717A1 true FR2847717A1 (fr) | 2004-05-28 |
| FR2847717B1 FR2847717B1 (fr) | 2005-02-11 |
Family
ID=32241625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0214820A Expired - Fee Related FR2847717B1 (fr) | 2002-11-26 | 2002-11-26 | Circuit limiteur de tension, notamment pour pompe de charge |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6933764B2 (fr) |
| FR (1) | FR2847717B1 (fr) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4368223B2 (ja) * | 2003-03-26 | 2009-11-18 | 三洋電機株式会社 | バイアス電圧生成回路および増幅回路 |
| CN101272090B (zh) * | 2007-07-10 | 2012-07-18 | 清华大学 | 一种高压电荷泵电路 |
| KR20110063668A (ko) * | 2008-09-30 | 2011-06-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 |
| JP5593904B2 (ja) * | 2010-07-16 | 2014-09-24 | 株式会社リコー | 電圧クランプ回路およびこれを用いた集積回路 |
| US8692608B2 (en) * | 2011-09-19 | 2014-04-08 | United Microelectronics Corp. | Charge pump system capable of stabilizing an output voltage |
| US9979183B2 (en) | 2015-07-27 | 2018-05-22 | Nxp B.V. | Over voltage protection circuit |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483406A (en) * | 1993-09-30 | 1996-01-09 | Motorola, Inc. | Overvoltage protection circuit |
| FR2741756A1 (fr) * | 1995-11-28 | 1997-05-30 | Sgs Thomson Microelectronics | Circuit de protection contre les surtensions |
| EP0915551A2 (fr) * | 1997-11-05 | 1999-05-12 | Harris Corporation | Circuit de protection ESD configuré comme bascule de Schmitt |
| FR2794867A1 (fr) * | 1999-06-08 | 2000-12-15 | St Microelectronics Sa | Circuit de detection et de memorisation d'une surtension |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3420606B2 (ja) * | 1993-03-15 | 2003-06-30 | 株式会社東芝 | 高電圧発生装置 |
| DE69631518D1 (de) * | 1996-04-30 | 2004-03-18 | St Microelectronics Srl | Vorspannungsschaltung für UPROM-Zellen mit niedriger Versorgungsspannung |
| FR2782581B1 (fr) * | 1998-08-18 | 2000-09-22 | St Microelectronics Sa | Dispositif de protection contre les decharges electrostatiques |
-
2002
- 2002-11-26 FR FR0214820A patent/FR2847717B1/fr not_active Expired - Fee Related
-
2003
- 2003-11-24 US US10/721,058 patent/US6933764B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5483406A (en) * | 1993-09-30 | 1996-01-09 | Motorola, Inc. | Overvoltage protection circuit |
| FR2741756A1 (fr) * | 1995-11-28 | 1997-05-30 | Sgs Thomson Microelectronics | Circuit de protection contre les surtensions |
| EP0915551A2 (fr) * | 1997-11-05 | 1999-05-12 | Harris Corporation | Circuit de protection ESD configuré comme bascule de Schmitt |
| FR2794867A1 (fr) * | 1999-06-08 | 2000-12-15 | St Microelectronics Sa | Circuit de detection et de memorisation d'une surtension |
Also Published As
| Publication number | Publication date |
|---|---|
| US6933764B2 (en) | 2005-08-23 |
| FR2847717B1 (fr) | 2005-02-11 |
| US20040164788A1 (en) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0578526B1 (fr) | Circuit de commutation de haute tension | |
| CA2021585C (fr) | Circuit integre mos a tension de seuil ajustable | |
| FR2817413A1 (fr) | Dispositif de commutation d'une haute tension et application a une memoire non volatile | |
| EP0678802B1 (fr) | Circuit de limitation de tension avec comparateur à hystérésis | |
| EP0788047B1 (fr) | Dispositif de référence de courant en circuit intégré | |
| FR2527805A1 (fr) | Procede et circuit de commande de la vitesse de variation d'une tension en rampe | |
| EP0756223A1 (fr) | Générateur de référence de tension et/ou de courant en circuit intégré | |
| EP0902437B1 (fr) | Circuit de génération d'une haute tension de programmation ou d'effacement d'un mémoire | |
| FR2847717A1 (fr) | Circuit limiteur de tension, notamment pour pompe de charge | |
| FR2938388A1 (fr) | Circuit integre avec polarisation de grille de transistor de puissance controlee par le courant de fuite | |
| FR2797118A1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| FR2797119A1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| EP3147909A1 (fr) | Procede de controle d'un cycle d'ecriture de memoire de type eeprom et dispositif correspondant | |
| EP0745996B1 (fr) | Générateur de rampe numérique | |
| EP1365418A1 (fr) | Mémoire effacable et programmable électriquement comprenant un dispositif de gestion d'une tension d'alimentaire interne | |
| FR2750240A1 (fr) | Generateur de reference de tension | |
| FR2945876A1 (fr) | Dispositif de regulation d'un generateur a pompe de charges et procede de regulation correspondant | |
| FR2908555A1 (fr) | Circuit integre avec mode de veille minimisant la consommation de courant | |
| EP1258975B1 (fr) | Circuit de régulation pour un générateur haute tension | |
| EP0811987B1 (fr) | Circuit de production d'une haute tension de programmation | |
| EP0432050A1 (fr) | Circuit de génération de tension de programmation pour mémoire programmable | |
| EP1109026B1 (fr) | Dispositif de détection d'une haute tension | |
| FR2809246A1 (fr) | Generateur de rampe a faible chute de tension serie | |
| FR2811131A1 (fr) | Dispositif de controle d'alimentation dans un circuit integre comprenant des elements de memoire non volatile electriquement programmable | |
| WO2002059708A1 (fr) | Dispositif de commande d"un circuit de generation de tensions de reference |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070731 |