FR2817413A1 - Dispositif de commutation d'une haute tension et application a une memoire non volatile - Google Patents
Dispositif de commutation d'une haute tension et application a une memoire non volatile Download PDFInfo
- Publication number
- FR2817413A1 FR2817413A1 FR0015447A FR0015447A FR2817413A1 FR 2817413 A1 FR2817413 A1 FR 2817413A1 FR 0015447 A FR0015447 A FR 0015447A FR 0015447 A FR0015447 A FR 0015447A FR 2817413 A1 FR2817413 A1 FR 2817413A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- voltage
- switching
- output line
- branch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Read Only Memory (AREA)
Abstract
Dans un dispositif de commutation haute tension HV à commutateur de type translateur, un transistor de commutation M30 d'un niveau de tension inférieur V1 est prévu commandé par un signal de sortie du commutateur. Ce signal de sortie est contrôlé par un circuit 4 permettant d'asservir la descente de la tension de grille de ce transistor de commutation M30 à celle de la tension de la ligne de sortie L1 commandée par le commutateur.
Description
DISPOSITIF DE COMMUTATION D'UNE HAUTE TENSION ET
APPLICATION A UNE MEMOIRE NON VOLATILE
La présente invention concerne un dispositif de commutation d'une haute tension et une application d'un
tel dispositif à une mémoire non volatile.
Elle s'applique notamment aux mémoires non volatiles de type FAMOS. Elle peut aussi s'appliquer à des mémoires non volatile de type EPROM, EEPROM, Flash
EPROM.
Ces mémoires comprennent en effet des lignes de connexion, par exemple des rangées, sur lesquelles on doit amener soit la haute tension soit un niveau de tension inférieur. Dans l'invention, on cherche à accélérer la décharge de ces lignes du niveau haute
tension vers le niveau de tension inférieur.
Dans l'invention, on s'intéresse plus particulièrement au cas o les lignes de sortie commandées par le dispositif de commutation sont
capacitives et aptes à conduire du courant.
Dans un exemple d'application à une mémoire non volatile de type FAMOS, ces lignes seront typiquement les rangées de cellules FAMOS, qui contactent les
sources du transistor FAMOS.
Dans ce type d'application, le dispositif de commutation doit comprendre, en sus du commutateur de type translateur habituel, un transistor de commutation supplémentaire qui va d'une part aider le commutateur à décharger la ou les lignes de sortie depuis la haute tension vers un niveau de tension inférieur, typiquement la tension d'alimentation logique Vcc, et d'autre part maintenir ce niveau de tension inférieur sur ces lignes. En d'autres termes, ce transistor de commutation fournit dans le deuxième cas le courant nécessaire au maintien du niveau de tension sur la ligne. Dans l'exemple d'application aux rangées de cellules mémoire FAMOS, il faut en effet maintenir les rangées au niveau de la tension d'alimentation logique
Vcc pendant la lecture.
Dans un exemple d'application aux mémoires Flash EPROM, ces lignes de sortie seront les rangées connectées aux grilles de contrôle des transistors à grille flottante. Le transistor de commutation permet alors de maintenir ces lignes à un niveau de la tension d'alimention logique, pendant une opération de lecture et au niveau de la haute tension pendant une opération de programmation. Dans une telle application, un dispositif de tirage à zéro doit être prévu pour tirer
à zéro les rangées non sélectionnées.
Sur la figure 1, on a représenté un dispositif de commutation en technologie MOS de l'état de la technique, appliqué à une rangée de cellules mémoire de type FAMOS. Ce dispositif est réalisé dans l'exemple avec des transistors MOS N et P. Ce dispositif de commutation comprend de façon classique, et comme il vient d'être expliqué, un commutateur de type translateur et un transistor de
commutation supplémentaire.
Le commutateur comprend deux branches de commutation B1 et B2. Les deux branches ont une
structure semblable.
La branche B1 comprend un transistor de charge M10 connecté à la haute tension HV, un transistor de commutation M13 connecté à la masse Gnd et recevant sur sa grille, un signal de contrôle logique CTRL, et un étage cascode connecté entre ces deux transistors. Dans l'exemple, cet étage comprend deux transistors cascodes Mll et M12. Il en comprend en pratique au moins un. Le point de connexion N10 entre le transistor de charge M10 et le transistor cascode Mll d'une branche est appliqué comme signal de commande du transistor de
charge de l'autre branche.
De même, la branche B2 comprend un transistor de charge M20 connecté à la haute tension HV, un transistor de commutation M23 connecté à la masse Gnd et recevant sur sa grille, le signal de contrôle inverse /CTRL et un étage cascode connecté entre ces deux transistors M20 et M23. Dans l'exemple, l'étage cascode comprend à deux transistors cascodes M21 et M22, polarisés par des tensions de référence VREFP et VREFN, fournies par un circuit de génération non représenté. Dans l'exemple, les transistors M20 et M21 sont des transistors MOS de type P et les transistors MOS 22 et 23 sont des transistors MOS de type N. Le point de connexion N20 entre le transistor de charge M20 et le transistor cascode M21 d'une branche est appliqué comme signal de commande du transistor de
charge M10 de l'autre branche.
Dans l'exemple, c'est le noeud N10 de la première branche B1 qui fournit le signal de sortie du commutateur. Ce noeud N10 est donc connecté à la ligne de sortie L1, capacitive. De façon bien connue, et sans qu'il soit nécessaire de détailler le fonctionnement du commutateur, ce noeud N10 a un niveau correspondant à la haute tension HV, lorsque le signal de contrôle CTRL est au niveau logique "1", le transistor M13 étant bloqué; il est au niveau de la tension d'alimentation logique Vcc alors que le signal de contrôle CTRL est au niveau logique "0", égal au niveau de la tension d'alimentation logique Vcc, le transistor de charge M10
étant bloqué.
Dans l'exemple, la ligne de sortie L1 commandée par le commutateur correspond à une rangée de cellules FAMOS, qui contacte toutes les sources du transistor FAMOS des cellules de cette rangée. Sur la figure, on a représenté une seule de ces cellules, qui comprend un transistor FAMOS et un transistor de sélection associé dont le drain est connecté à une ligne de bit correspondante par laquelle l'état de la cellule est lue alors que la rangée est portée à la tension d'alimentation logique Vcc. La programmation de la cellule est par ailleurs obtenue alors que la rangée
associée est portée à la haute tension.
En lecture, si la cellule est programmée, le potentiel de rangée a tendance à baisser. Il faut donc prévoir dans le dispositif de commutation un moyen pour maintenir la rangée au potentiel de lecture à savoir, la tension d'alimentation logique Vcc. Cette fonction est assurée par le transistor de commutation supplémentaire M30, connecté entre la tension d'alimentation logique Vcc et la ligne de sortie Ll. En outre, ce transistor de commutation permet, alors que la ligne Ll est à la haute tension et que le commutateur bascule dans l'autre état, à savoir que le noeud N10 passe au niveau de la tension d'alimentation logique Vcc, à fournir le courant de décharge de la ligne capacitive Li, pour amener cette ligne depuis le niveau de la haute tension au niveau inférieur de tension d'alimentation logique Vcc. En pratique, ce transistor est commandé par le noeud de connexion entre les deux transistors cascodes de la branche fournissant le signal de sortie du commutateur. Dans l'exemple, c'est le noeud NMl de la branche B1. Si le commutateur ne comprend qu'un seul transistor cascode par branche, le noeud de connexion utilisé est celui entre l'unique transistor cascode, et le transistor de commutation de
la branche fournissant le signal de sortie.
Quand le noeud N10 est au niveau de la haute tension, ce noeud NMl est aussi au niveau de la haute tension HV. Quand le noeud N10 est au niveau de la tension d'alimentation logique Vcc, ce noeud est lui
tiré à 0.
Le transistor de commutation supplémentaire M30 est soumis à des stress électriques répétés dans ce dispositif. En effet, si on part de l'hypothèse que le noeud N10 et donc la ligne de sortie L1 sont à la haute tension HV, la grille du transistor de commutation M30 connectée au noeud Nil, est aussi à la haute tension,
de façon à bloquer ce transistor.
Si le commutateur bascule, le noeud N10 passe à Vcc. Le transistor de commutation M30 absorbe le courant de décharge de la ligne capacitive du niveau HV au niveau Vcc. Cependant cette décharge est lente, due à la capacité de la ligne L1. Le noeud NMl du commutateur lui passe rapidement à 0. Ainsi, on se retrouve avec une différence de potentiel entre la grille et l'électrode du transistor M30 connectée à la ligne très élevée, pendant une partie du temps de
décharge de la ligne LI.
Un objet de l'invention est de résoudre ce problème
de stress électrique sur le transistor M30.
L'idée à la base de l'invention est de maintenir constante la différence de potentiel entre la grille de ce transistor et la ligne de sortie. Dans un dispositif de commutation haute tension à commutateur de type translateur, un transistor de commutation d'un niveau de tension inférieur est prévu commandé par un signal de sortie du commutateur. Ce signal de sortie est contrôlé par un circuit permettant d'asservir la descente de la tension de grille de ce transistor de commutation à celle de la tension de la ligne de sortie commandée par le commutateur. L'invention concerne donc un dispositif de commutation en technologie MOS comprenant un commutateur de type translateur pour commuter un niveau haute tension sur au moins une ligne de sortie de type capacitive et un transistor de commutation d'un niveau de tension inférieur sur ladite ligne de sortie, ledit transistor de commutation étant commandé par un signal fourni par le commutateur, le niveau de ce signal étant à la haute tension, pour bloquer ledit transistor lorsque le commutateur applique en sortie la haute tension sur ladite ligne, ou à celui de la masse, pour rendre passant ce transistor et amener ladite ligne audit niveau de tension inférieur. Tel que caractérisé, le dispositif de commutation comprend en outre un circuit de contrôle de la descente en tension du signal de commande dudit transistor de commutation depuis le niveau haute tension jusqu'à la masse, asservi à la descente en tension sur la ligne de sortie depuis le niveau haute tension jusqu'au niveau de tension inférieur. Dans un mode de réalisation, le noeud de connexion entre le transistor de charge et le transistor cascode d'une branche est connecté à la ligne de sortie. Dans un autre mode de réalisation, le commutateur comprend un transistor de charge supplémentaire, connecté entre la haute tension et la ligne de sortie et commandé par le même signal de commande que le transistor de charge de l'une des branches du commutateur. Dans une variante, le commutateur comprend en outre un transistor monté en résistance entre les deux branches, le point de connexion de ce transistor dans chaque branche étant le point de connexion entre le
transistor de charge et le transistor cascode.
D'autres caractéristiques et avantages de
l'invention sont détaillés dans la description
suivante, faite à titre indicatif et non limitatif de l'invention et en référence aux dessins annexés dans lesquels: - la figure 1 représente la structure classique d'un dispositif de commutation d'une haute tension sur une ligne de sortie capacitive; - la figure 2 est un schéma général d'un dispositif de commutation selon l'invention; et - la figure 3 est un exemple de réalisation d'un
dispositif de commutation selon l'invention.
La figure 2 représente un dispositif de commutation en technologie MOS selon un premier mode de réalisation
de l'invention.
Les éléments communs aux deux figures 1 et 2 portent les même références. Tous les transistors
utilisés sont des transistors MOS.
Selon l'invention, le dispositif de commutation comprend en plus des éléments décrits précédemment, un circuit 4 de contrôle de la tension de grille du transistor M30. Ce circuit de contrôle comprend un transistor suiveur M40, connecté entre les transistors cascode Mll et M12 de la branche B1 qui fournit le
signal de sortie qui commande la ligne de sortie L1.
Si on avait un seul transistor cascode, Mll par exemple, ce transistor suiveur M40 serait connecté en série entre ce transistor cascade Mll et le transistor
de commutation M13 de cette branche B1.
Ainsi, d'une manière générale, le commutateur comprenant au moins un transistor cascode dans chaque branche, le transistor suiveur de l'invention est connecté en série dans la branche B1 associée à la ligne de sortie LS, au transistor cascade (Mll) de cette branche et entre ce transistor cascade et le
transistor de commutation M13 de cette branche.
Ce transistor M40 est commandé par un circuit translateur de tension 40, pour appliquer sur la grille du transistor M40, une tension Vbias2 obtenue par translation d'un niveau de tension d'alimentation
logique Vcc du niveau de la tension de ligne Li.
On note VL le niveau de cette tension de ligne et Vt la tension de seuil d'un transistor MOS. On part du cas o VL vaut HV, N10 étant à ce même niveau. A ce moment, la tension de grille du transistor M40 est
alors Vbias2 égale à VL-Vcc soit HV-Vcc.
Comme le transistor de commutation n'est pas
passant, le noeud Nil est à HV comme N10.
Le commutateur bascule, le signal CTRL passant de 1
à 0. Le transistor de commutation M13 devient passant.
L'effet suiveur est opérationnel, et le niveau de la tension au noeud Nil est imposé par la grille du transistor M40: il devient égal à Vbias2+Vt. Ainsi, alors même que la ligne L1 n'a pas encore eu le temps de se décharger, le niveau sur cette ligne est toujours à HV, mais le niveau sur la grille du transistor M30 ne bascule pas à zéro, comme dans l'état de la technique, mais passe à HV-Vcc. Ainsi la différence de potentiel entre la grille et la ligne de sortie est elle égale à Vcc-Vt. Le transistor M30 ne subit pas de stress. La ligne L1 se décharge progressivement principalement par le transistor M30. Au fur et à mesure que la tension de
ligne VL diminue, la tension de grille diminue aussi.
Ainsi la différence de potentiel entre la grille du transistor M30 et la ligne Lb à laquelle il est connecté reste constante. Quand la ligne Lb atteint le niveau Vcc, la tension sur la grille devient égale à un Vt. Le rôle du transistor M30 s'inverse: il devient générateur de courant pour la ligne Lb, pour maintenir le niveau de tension de cette ligne au niveau de la
tension d'alimentation logique.
On notera que le dispositif de commutation selon l'invention est applicable pour commuter sur la ligne de sortie, une haute tension ou une tension de niveau inférieur Vl, qui peut ne pas être la tension d'alimentation logique, mais une tension de polarisation quelconque, définie en fonction de l'application. Dans ce cas, le circuit 4 de contrôle selon l'invention est tel qu'il applique HV-V1 sur la grille du transistor M30 (lorsque le transistor de commutation M13 est passant), pour maintenir la différence de potentiel entre la grille du transistor M30 et la ligne de sortie, à la tension V1-Vt. Le translateur comprend deux branches. La première branche comprend un premier transistor M41 dont la grille et le drain sont reliées ensemble en un noeud de polarisation N40 à une tension de polarisation Vbiasl fournie par un premier ensemble série de transistors montés en diode entre la tension d'alimentation Vcc (ou V1) et le noeud de polarisation N40. Dans l'exemple, on
a en fait un seul transistor M42.
La deuxième branche comprend un deuxième transistor
M43 monté en miroir de courant par rapport au premier.
Sa grille est ainsi connectée à la grille du transistor M41, pour commander un courant identique dans les deux
branches (les transistors M41 et M43 étant identiques).
Un deuxième ensemble série de transistors montés en diode est connecté entre la ligne de sortie Ll et ce deuxième transistor M43. Le noeud de connexion N41 entre cet ensemble série et ce transistor M43 fournit le signal de commande de grille du transistor suiveur M40. Le deuxième ensemble série comprend dans l'exemple un premier transistor M44, identique au transistor M42 de l'autre branche, et un deuxième transistor M45 dont les dimensions sont définies pour obtenir une chute de tension entre la ligne L1 et le noeud N41, la valeur de translation recherchée, à savoir Vcc (ou V1). Ceci est déterminé sachant que, du fait de la structure miroir de courant, la chute de tension aux bornes du transistor M44 est égale à la chute de tension aux
bornes du transistor M42, soit Vcc-Vbiasl.
Si le premier ensemble lié à la première branche du translateur comprend plus d'un transistor, par exemple deux, le deuxième ensemble comprend les mêmes transistors, plus (au moins) un transistor supplémentaire permettant de faire l'ajustement de
chute de tension recherché.
De cette façon, on obtient sur la grille du transistor M40, une tension Vbias2 égale à la tension de ligne VL moins la tension d'alimentation logique Vcc
(ou moins Vl).
Sur la figure 2, le commutateur comprend un transistor supplémentaire M50, connecté entre les noeuds Nil et N21. Ce transistor est commandé sur sa grille par une tension de référence fournie par une
source de référence non représentée, pour être passant.
Il fonctionne alors comme une résistance, permettant la polarisation "diagonale" de l'étage cascode. En effet, à un moment donné, en fonction du signal de contrôle logique CTRL, un transistor de charge d'une branche et les transistors cascodes et de commutation de l'autre branche sont passants. Le transistor M50 permet de faire passer le courant selon la diagonale dans le sens transistor de charge vers transistor de commutation passants. Pour qu'il ne dérive pas trop de courant, on prévoit d'appliquer sur sa grille une tension de référence de l'ordre de la haute tension moins un seuil
de transistor.
Ce transistor monté en résistance entre les deux branches favorise la polarisation des transistors de l'étage cascode, ce qui améliore le fonctionnement du commutateur. Sur la figure 3, on a représenté un autre mode de réalisation de l'invention. Dans ce mode, le commutateur comprend un transistor de charge supplémentaire M14 commandé par le même signal de commande que le transistor de charge de la branche commandant la ligne de sortie, soit Par le signal au noeud N21. Ce transistor M14 est connecté entre la haute tension HV et la ligne de sortie Ll. Ainsi, le signal de sortie est fourni par ce transistor M14 et
non plus par le noeud Nil.
Ceci permet de séparer la fonction de commutation pure, de la fonction de fourniture du courant de charge à la haute tension, c'est à dire de la fonction de puissance du commutateur liée à la nature capacitive de la ligne de sortie L1. On améliore de cette façon la
vitesse de basculement du commutateur.
De cette façon les transistors de charge M10 et M20 de la fonction de commutation sont identiques. Le transistor de charge M14 de la fonction puissance est
lui beaucoup plus gros.
On notera que dans cette variante, la décharge de la ligne de sortie Ll du niveau HV vers le niveau de tension inférieur Vcc (ou Vl) est entièrement assurée par le transistor M30. Dans l'autre mode de réalisation tel qu'illustré par la figure 2, le transistor M13 de la branche de sortie du commutateur partageait cette
fonction avec le transistor M30.
Le dispositif de commutation selon l'invention est utilisable dans toute application à une ligne capacitive susceptible de conduire du courant. Outre l'application aux rangées de cellules mémoire FAMOS, ou flash EPROM. il peut s'appliquer aux autres types de
mémoire non volatile.
Claims (10)
1. Dispositif de commutation comprenant un commutateur de type translateur pour commuter un niveau haute tension (HV) sur au moins une ligne de sortie (L) de type capacitive et un transistor de commutation (M30) d'un niveau de tension inférieur (VI) sur ladite ligne de sortie, ledit transistor de commutation étant commandé par un signal fourni par le commutateur, le niveau de ce signal étant à la haute tension (HV), pour bloquer ledit transistor (M30) lorsque le commutateur applique en sortie la haute tension sur ladite ligne (Ll), ou à celui de la masse, pour rendre passant ce transistor et amener ladite ligne audit niveau de tension inférieur (Vl), caractérisé en ce que le dispositif de commutation comprend en outre un circuit (4) de contrôle de la descente en tension du signal de commande du dit transistor de commutation (M30) depuis le niveau haute tension (HV) jusqu'à la masse, asservi à la descente en tension sur la ligne de sortie (LI) depuis le niveau haute tension jusqu'au niveau de
tension inférieur (VI).
2. Dispositif de commutation selon la revendication 1, le commutateur comprenant deux branches (Bl, B2) de commutation comprenant chacune un transistor de charge (M10) connecté à la haute tension (HV), un transistor de commutation (M13) connecté à la masse et recevant sur sa grille, un signal de contrôle logique (CTRL) ou son inverse, et au moins un transistor cascode (Mll) connecté entre ces deux transistors, le noeud de connexion (N10) entre le transistor de charge (M10) et le transistor cascode (Mll) d'une branche (B1) étant appliqué comme signal de commande du transistor de charge de l'autre branche, caractérisé en ce que le noeud de connexion (N10) entre le transistor de charge et le transistor cascode de la branche (B1) associée à la ligne de sortie (L1) est
connecté à ladite ligne de sortie (L1).
3. Dispositif de commutation selon la revendication 1, le commutateur comprenant deux branches de commutation comprenant chacune un transistor de charge connecté à la haute tension, un transistor de commutation connecté à la masse et recevant sur sa grille, un signal de contrôle logique CTRL ou son inverse, et au moins un transistor cascode (Mll) connecté entre ces deux transistors, le point de connexion (N10) entre le transistor de charge (M10) et le transistor cascode (Mll) d'une branche étant appliqué comme signal de commande du transistor de charge de l'autre branche, caractérisé en ce que le commutateur comprend un transistor de charge (M14) supplémentaire, connecté entre la haute tension (HV) et la ligne de sortie (L1) et commandé par le même signal de commande que le transistor de charge de la branche
(B1) du commutateur associée à la ligne de sortie (LS).
4. Dispositif de commutation selon la revendication 2 ou 3, caractérisé en ce que le commutateur comprend en outre un transistor (M50) monté en résistance entre les deux branches (B1, B2), pour favoriser la polarisation des transistors de l'étage cascode, le point de connexion de ce transistor dans chaque branche étant le point de connexion (N10) entre
le transistor de charge et le transistor cascode.
5. Dispositif de commutation selon l'une
quelconque des revendications 2 à 4 précédentes,
caractérisé en ce que le circuit de contrôle (4) comprend un transistor suiveur (M40) connecté en série dans la branche (B1) associée à la ligne de sortie (LS) audit transistor cascode (Mll), entre ce transistor cascode (Mll) et le transistor de commutation (M13) de cette branche (B1), le point de connexion (Nil) entre ledit transistor cascode (Mll) et le transistor suiveur (M40) fournissant le signal de commande du transistor de commutation (M13) de la tension de niveau inférieur (V1), et un circuit (40) de translation du niveau de la tension de la ligne de sortie (Ll) d'une fois le niveau de tension inférieur (V1), pour appliquer la tension correspondante (Vbias2) comme tension de commande dudit
transistor suiveur (M40).
6. Dispositif de commutation selon la revendication précédente, caractérisé en ce que le circuit de translation (40) comprend deux branches, une première branche comprenant un premier transistor (M41) dont la grille et le drain sont reliés ensemble en un noeud de polarisation (N40) à une première tension de polarisation (Vbiasl) fournie par un premier ensemble série de transistors montés en diode (M42) entre la tension de niveau inférieur (Vl) et ledit noeud de polarisation (N40), la deuxième branche comprenant un deuxième transistor (M43) monté en miroir de courant par rapport au premier (M41), et un deuxième ensemble série de transistors montés en diode (M44, M45) entre la ligne de sortie (L1) et ce deuxième transistor (M43), le point de connexion (N42) entre ce deuxième ensemble série et le deuxième transistor (M43)
17 2817413
fournissant le signal de commande du transistor suiveur
(M40).
7. Dispositif de commutation selon l'une
quelconque des revendications précédentes, caractérisé
en ce que ledit niveau de tension inférieur (Vl) est égal au niveau de la tension d'alimentation logique (Vcc).
8. Circuit intégré caractérisé en ce qu'il comprend un dispositif de commutation au moins selon
l'une quelconque des revendications précédentes,
associé à au moins une ligne de sortie (Ll) apte à
conduire du courant.
9. Circuit intégré à mémoire non volatile, selon la revendication 8, caractérisé en ce que la ou les lignes de sortie sont des lignes de sélection de
cellules de la mémoire.
10. Circuit intégré selon la revendication précédente, caractérisé en ce que la mémoire est du type FAMOS ou FLASH EPROM, et en ce que les lignes de sélection de cellules de la mémoire sont des rangées de
cellules de cette mémoire.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0015447A FR2817413B1 (fr) | 2000-11-29 | 2000-11-29 | Dispositif de commutation d'une haute tension et application a une memoire non volatile |
| US09/996,071 US6639427B2 (en) | 2000-11-29 | 2001-11-28 | High-voltage switching device and application to a non-volatile memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0015447A FR2817413B1 (fr) | 2000-11-29 | 2000-11-29 | Dispositif de commutation d'une haute tension et application a une memoire non volatile |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2817413A1 true FR2817413A1 (fr) | 2002-05-31 |
| FR2817413B1 FR2817413B1 (fr) | 2003-02-28 |
Family
ID=8857030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR0015447A Expired - Fee Related FR2817413B1 (fr) | 2000-11-29 | 2000-11-29 | Dispositif de commutation d'une haute tension et application a une memoire non volatile |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6639427B2 (fr) |
| FR (1) | FR2817413B1 (fr) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3928938B2 (ja) * | 2002-05-28 | 2007-06-13 | シャープ株式会社 | 電圧変換回路および半導体装置 |
| US6774696B2 (en) * | 2002-12-12 | 2004-08-10 | Intel Corporation | Level shifter and voltage translator |
| US7330017B2 (en) | 2004-01-29 | 2008-02-12 | Enpirion, Inc. | Driver for a power converter and a method of driving a switch thereof |
| DE602005011574D1 (de) * | 2004-02-11 | 2009-01-22 | Nxp Bv | Hochspannungs-treiberschaltung mit schneller leseoperation |
| US7129770B2 (en) * | 2004-06-30 | 2006-10-31 | Intel Corporation | High voltage tracking bias voltage |
| US7151400B2 (en) * | 2004-07-13 | 2006-12-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Boost-biased level shifter |
| US7199617B1 (en) | 2004-11-12 | 2007-04-03 | Intel Corporation | Level shifter |
| JP2006295322A (ja) * | 2005-04-06 | 2006-10-26 | Nec Electronics Corp | レベルシフタ回路 |
| DE102005024955B4 (de) * | 2005-05-31 | 2007-06-21 | Infineon Technologies Ag | Signalpegelumsetzungsschaltung zur Signalpegelverschiebung eines Logiksignals |
| EP1835507B1 (fr) * | 2006-03-17 | 2010-08-18 | STMicroelectronics Srl | Dispositif de décalage de niveau pour dispositif de mémoire à semi-conducteurs mis en oeuvre avec des transistors basse tension |
| US7521907B2 (en) | 2006-03-06 | 2009-04-21 | Enpirion, Inc. | Controller for a power converter and method of operating the same |
| US7893676B2 (en) * | 2006-07-20 | 2011-02-22 | Enpirion, Inc. | Driver for switch and a method of driving the same |
| US7948280B2 (en) * | 2006-10-20 | 2011-05-24 | Enpirion, Inc. | Controller including a sawtooth generator and method of operating the same |
| US7463078B2 (en) * | 2007-01-15 | 2008-12-09 | International Business Machines Corporation | Level-shifting differential amplifier |
| CN101682328B (zh) * | 2007-03-31 | 2014-04-30 | 桑迪士克3D有限责任公司 | 包含晶体管跳通保护的电平移位器电路 |
| US7560970B2 (en) | 2007-08-08 | 2009-07-14 | Freescale Semiconductor, Inc. | Level shifter |
| US7876080B2 (en) * | 2007-12-27 | 2011-01-25 | Enpirion, Inc. | Power converter with monotonic turn-on for pre-charged output capacitor |
| TW200943723A (en) * | 2008-04-14 | 2009-10-16 | Inergy Thechnolgoy Inc | High side driving circuit |
| US8686698B2 (en) | 2008-04-16 | 2014-04-01 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| US8410769B2 (en) | 2008-04-16 | 2013-04-02 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| US8541991B2 (en) * | 2008-04-16 | 2013-09-24 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| US7679342B2 (en) | 2008-04-16 | 2010-03-16 | Enpirion, Inc. | Power converter with power switch operable in controlled current mode |
| US8692532B2 (en) | 2008-04-16 | 2014-04-08 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| US9246390B2 (en) | 2008-04-16 | 2016-01-26 | Enpirion, Inc. | Power converter with controller operable in selected modes of operation |
| US9548714B2 (en) | 2008-12-29 | 2017-01-17 | Altera Corporation | Power converter with a dynamically configurable controller and output filter |
| US8698463B2 (en) | 2008-12-29 | 2014-04-15 | Enpirion, Inc. | Power converter with a dynamically configurable controller based on a power conversion mode |
| US7772885B1 (en) * | 2009-05-15 | 2010-08-10 | Nvidia Corporation | Level shifter circuit to shift signals from a logic voltage to an input/output voltage |
| US8867295B2 (en) | 2010-12-17 | 2014-10-21 | Enpirion, Inc. | Power converter for a memory module |
| TWI472155B (zh) * | 2011-10-19 | 2015-02-01 | Ememory Technology Inc | 電壓開關電路 |
| CN103078618B (zh) * | 2011-10-26 | 2015-08-12 | 力旺电子股份有限公司 | 电压开关电路 |
| US9093987B1 (en) * | 2012-09-28 | 2015-07-28 | Xilinx, Inc. | Differential level shifter for improving common mode rejection ratio |
| CN104123963B (zh) * | 2014-07-21 | 2018-03-30 | 中国人民解放军国防科学技术大学 | 一种用低压晶体管实现的电平转换器 |
| US9509217B2 (en) | 2015-04-20 | 2016-11-29 | Altera Corporation | Asymmetric power flow controller for a power converter and method of operating the same |
| CN106300628A (zh) * | 2015-05-13 | 2017-01-04 | 中兴通讯股份有限公司 | 一种实现切换的方法和装置 |
| JP6943650B2 (ja) * | 2017-07-07 | 2021-10-06 | ローム株式会社 | ハイサイドトランジスタの駆動回路、それを用いたｄｃ／ｄｃコンバータの制御回路、ｄｃ／ｄｃコンバータ |
| JP7282599B2 (ja) * | 2019-05-30 | 2023-05-29 | ローム株式会社 | ハイサイドトランジスタの駆動回路、スイッチング回路、ｄｃ／ｄｃコンバータのコントローラ |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0556605A2 (fr) * | 1992-02-19 | 1993-08-25 | Hal Computer Systems, Inc. | Circuit tampon à trois états pour système à double alimentation |
| EP0643487A2 (fr) * | 1993-09-13 | 1995-03-15 | Motorola, Inc. | Circuit de sortie et méthode de fonctionnement |
| JPH0918328A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 電圧レベルシフト回路 |
| EP0840453A2 (fr) * | 1996-10-28 | 1998-05-06 | Texas Instruments Incorporated | Tampon de sortie |
| US6064227A (en) * | 1997-04-18 | 2000-05-16 | Nec Corporation | Output buffer circuit having low breakdown voltage |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2760914B1 (fr) * | 1997-03-14 | 1999-05-14 | Matra Mhs | Circuit convertisseur de niveaux analogiques |
-
2000
- 2000-11-29 FR FR0015447A patent/FR2817413B1/fr not_active Expired - Fee Related
-
2001
- 2001-11-28 US US09/996,071 patent/US6639427B2/en not_active Expired - Lifetime
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0556605A2 (fr) * | 1992-02-19 | 1993-08-25 | Hal Computer Systems, Inc. | Circuit tampon à trois états pour système à double alimentation |
| EP0643487A2 (fr) * | 1993-09-13 | 1995-03-15 | Motorola, Inc. | Circuit de sortie et méthode de fonctionnement |
| JPH0918328A (ja) * | 1995-06-30 | 1997-01-17 | Hitachi Ltd | 電圧レベルシフト回路 |
| EP0840453A2 (fr) * | 1996-10-28 | 1998-05-06 | Texas Instruments Incorporated | Tampon de sortie |
| US6064227A (en) * | 1997-04-18 | 2000-05-16 | Nec Corporation | Output buffer circuit having low breakdown voltage |
Non-Patent Citations (1)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 1997, no. 05 30 May 1997 (1997-05-30) * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2817413B1 (fr) | 2003-02-28 |
| US6639427B2 (en) | 2003-10-28 |
| US20020079545A1 (en) | 2002-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2817413A1 (fr) | Dispositif de commutation d'une haute tension et application a une memoire non volatile | |
| EP0578526B1 (fr) | Circuit de commutation de haute tension | |
| EP0562916B1 (fr) | Dispositif de génération de tensions de référence | |
| FR2681180A1 (fr) | Circuit de regulation de tension de programmation, pour memoires programmables. | |
| FR2753829A1 (fr) | Circuit de lecture pour memoire non volatile fonctionnant avec une basse tension d'alimentation | |
| FR2762434A1 (fr) | Circuit de lecture de memoire avec dispositif de limitation de precharge | |
| EP0756223A1 (fr) | Générateur de référence de tension et/ou de courant en circuit intégré | |
| FR2738386A1 (fr) | Procede et circuit de programmation et d'effacement d'une memoire | |
| EP0902437B1 (fr) | Circuit de génération d'une haute tension de programmation ou d'effacement d'un mémoire | |
| WO2007010115A1 (fr) | Amplificateur de lecture pour memoire non volatile | |
| FR2797118A1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| EP0903750A1 (fr) | Procédé et circuit de génération de la tension de programmation et d'effacement dans une mémoire non volatile | |
| FR2750240A1 (fr) | Generateur de reference de tension | |
| EP0281465B1 (fr) | Amplificateur de lecture pour mémoire | |
| FR2797119A1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| FR2838840A1 (fr) | Comparateur de tension d'alimentation | |
| FR2623932A1 (fr) | Memoire comportant un circuit de charge de ligne de bit a impedance variable | |
| FR2832566A1 (fr) | Amplificateur de lecture ayant un etage de sortie differenciel a faible consommation de courant | |
| FR2793064A1 (fr) | Memoire a courant de fuite reduit | |
| FR2853444A1 (fr) | Amplificateur de lecture a double etage de lecture | |
| FR2847717A1 (fr) | Circuit limiteur de tension, notamment pour pompe de charge | |
| EP0811987B1 (fr) | Circuit de production d'une haute tension de programmation | |
| EP0478440B1 (fr) | Circuit de précharge pour la lecture de mémoires | |
| EP1246197A1 (fr) | Circuit et procédé associé d'effacement ou de programmation d'une cellule mémoire | |
| EP0332499B1 (fr) | Comparateur rapide avec étage de sortie fonctionnant en deux phases |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20120731 |