CN1918659B - 使用快速低电压操作的高压驱动器电路 - Google Patents

使用快速低电压操作的高压驱动器电路 Download PDF

Info

Publication number
CN1918659B
CN1918659B CN2005800045779A CN200580004577A CN1918659B CN 1918659 B CN1918659 B CN 1918659B CN 2005800045779 A CN2005800045779 A CN 2005800045779A CN 200580004577 A CN200580004577 A CN 200580004577A CN 1918659 B CN1918659 B CN 1918659B
Authority
CN
China
Prior art keywords
voltage
voltage driver
transistor
driver
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2005800045779A
Other languages
English (en)
Other versions
CN1918659A (zh
Inventor
M·M·N·斯托尔姆斯
B·J·丹尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1918659A publication Critical patent/CN1918659A/zh
Application granted granted Critical
Publication of CN1918659B publication Critical patent/CN1918659B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

用于诸如非易失性存储器装置的高压驱动器电路，其中低压驱动器以两种不同的方式与高压驱动器相结合。一个与输入无关的实施例中，低压驱动器(Q7，Q8)直接与高压驱动器并联，由此为高压操作提供高压信号路径，并为低压操作提供低压信号路径。另一个备选的与输入部分相关的实施例中，低压驱动器连到高压驱动器(Q9，Q10)的输出，该高压驱动器可以包括局部电平转换器(Q1B Q6)。取决于该局部电平转换器(Q1B Q6)是正还是负电平转换高压驱动器，形成整级的输出端子的该低压驱动器(Q9，Q10)的输出具有上拉/下拉晶体管(Q11)。

Description

使用快速低电压操作的高压驱动器电路
技术领域
本发明涉及电压驱动器电路，更具体而言，涉及一种具有快速、相对低压操作的高压驱动器电路.
背景技术
电压电平转换器已经使用在很多应用中，这些应用中需要比可获得的电压电平高的电压电平。例如，集成电路(IC)可能需要使用比该IC内部逻辑使用的逻辑电压值高的逻辑电压值驱动数字输出管脚。在非易失性存储电路的应用中，例如在闪存、EPROM和EBPROM中的应用中，电平转换器一般驱动字线(即，存储单元的传输晶体管栅极)。对于存储器读操作，所需的字线驱动器输出通常小于或等于数字供电电压Vdd。然而，对于存储器写操作，所需的输出可以是10V或更高。因此，写操作需要电平转换器驱动字线，而且，为了节省IC面积和减小电路复杂度，在写操作中使用的电平转换器通常还在读操作过程中使用，读操作中所需的逻辑输出电压通常必须小于或等于Vdd。这种情况下，与该电平转换器相关的输出电平供电电压Vpp在读操作过程中被简单地减小。
参考附图的图1，示意性地示出了示例性闪存装置的结构，可以执行其读、写和擦除操作的所述装置包括存储单元矩阵，每个存储单元包括两个晶体管，且该矩阵被分割成扇区，其中每个扇区是一组行，这些行在擦除操作过程中一起擦除。如图所示，在每个位线上提供双栅存储晶体管(提供相应的控制门信号)和选择晶体管(提供相应的选择门信号)。本领域技术人员应当理解的是，扇区选择晶体管连接扇区位线到全局位线。
在所述实例中，且参考附图的图2，所有控制门线具有相同的电压，即，Vcg＝1.2V。通过选择门信号来选择需要寻址的一行，所以应当理解提供选择门信号的驱动器的切换速度是很关键的。而且，扇区选择信号根据扇区地址的变化切换，因此提供扇区选择信号的驱动器的切换速度也是同等重要的，且本发明的目的是优化这些相应驱动器的速度。
参考附图的图3，在特定示例性装置中，在写操作过程，取决于扇区地址，所有选择门置为Vpn＝-5V，扇区选择信号置为Vdd或Vpn。通过控制门信号选择被写行。参考附图的图4，在擦除操作过程中，所有选择门信号置为Vpp＝10V，所有扇区选择信号置为Vpp。通过控制门电压选择擦除的扇区。这样，参考附图的图5a，取决于所选的行地址，选择门驱动器必须传送下列电压：
  模式：   读   写   擦除
  IN   0/Vdd   0/Vdd   0/Vdd
  OUT   Vdd/0   Vpn＝-5V   Vpp＝10V
高压驱动器可以相对简单地实施为使用高压晶体管的反相器，通过该反相器高电平输入信号在两个端子电压之间进行选择，可以是下面的值(关于上面给出的特定实例)：
  模式   读   写   擦除
  POS   Vdd   Vpn＝-5V   Vpp＝10V
  NEG   0   Vpn   Vpp
该电平转换器可以是(高压晶体管的)锁存器，数据通过低压驱动器写入其中，通过隔离晶体管免受高压的影响，数据以逻辑电平写入，且端子电压斜升至高电平，获取锁存输出。
参考附图的图5b，扇区选择驱动器必须传送下面的电压：
  模式：   读   写   擦除
  IN   0/Vdd   0/Vdd   0/Vdd
  OUT   Vdd/0   Vdd/Vpn(-5)   Vpp＝10
因为驱动器使用高压晶体管驱动重负载输出，低压操作过程的切换速度减小。用于获得较快切换的已知技术导致所需的驱动器尺寸变得非常大。
发明内容
因此本发明的目的是提供一种具有快速低压操作的高压驱动器电路，一种包括这种驱动器的集成电路，或包括这种集成电路的存储装置，以及一种包括这种存储装置的计算系统。
根据本发明的第一方面，提供一种电压驱动器电路，用于以与相应装置的操作(包括高压操作和相对低压操作)相关的多个电压中所选择的其中一个电压来驱动装置，该驱动器电路包括输入、用于连接到所述装置的单个输出、以及所述输入和所述输出之间的多个电压驱动器，包括至少一个高压击穿驱动器和至少一个相对较低击穿电压驱动器，该电路这样布置使得在高压操作过程中，所述高压击穿驱动器与所述输出相连，在所述相对较低击穿电压驱动器两端的压降基本为零，而且在相对低压操作过程中，所述相对较低击穿电压驱动器提供驱动所述装置的驱动电压，在所述相对低压操作过程中所述高击穿电压驱动器对于所述驱动电压的贡献基本忽略。
在一个优选实施例中，该高压击穿驱动器包括由高压击穿晶体管组成的反相器。同样。在一个优选实施例中，该至少一个相对较低击穿电压驱动器包括由相对较低击穿电压晶体管组成的反相器。本发明的一个实施例中，电路由输入和输出之间的两个信号路径组成，第一信号路径由一个或多个串联的高压驱动器组成，且第二信号路径由至少一个低压驱动器组戍，第一和第二信号路径相互并联。在本发明的本示例性实施例中，在高压操作过程中，选择第一信号路径。
根据本发明的第二方面，提供一种电压驱动器电路，用于以与相应装置的操作(包括高压操作和相对低压操作)相关的多个电压中所选择的其中一个电压来驱动装置，该驱动器电路包括输入、连接到所述装置的单个输出、以及所述输入和所述输出之间的多个电压驱动器，包括至少一个高压击穿驱动器和至少一个相对较低击穿电压驱动器，该高压击穿驱动器包括第一和第二电压线之间的输入处连接的电平转换器，所述电平转换器的输出连接到相对较低击穿电压驱动器的输入，该相对较低击穿电压驱动器连接到所述第一和第二电压线之间的输出。
本发明扩展至一种集成电路，包括如上定义的根据本发明的第一和第二方面的驱动器电路。优选地，该集成电路包括存储装置，该存储装置包括这种驱动器电路。本发明还扩展至包括这种存储装置的计算系统。
相对较低击穿电压驱动器最好包括由厚栅氧化物装置(诸如GO2装置等)形成的反相器。应当理解这种装置在集成电路中已经以I/O焊盘保护的形式存在。还可以在输出和第一电压线之间提供高压上拉晶体管。
本发明的优势包括较快的切换时间、减少的IC面积(在集成电路执行方案的情况中)，以及IC执行方案中I/O保护反相器(GO2)的第二用途。预见到本发明的多种不同应用，包括高压应用、诸如OTP、FLASH和EEPROM之类的存储器应用、以及BL-显示驱动器应用。
参考这里描述的实施例，本发明的这些和其它方面将显而易见并得到阐述。
附图说明
现在通过仅参考附图的实例描述本发明的实施例，附图中：
图1是闪存装置结构的示意图；
图2示意性地示出了图1的装置的读操作；
图3示意性地示出了图1的装置的写操作；
图4示意性地示出了图1的装置的擦除操作；
图5a示意性地示出了图1的装置中的选择门驱动器的结构；
图5b示意性地示出了图1的装置中的扇区选择驱动器的结构；
图6a是负电平转换器的示意性电路图；
图6b是正电平转换器的示意性电路图；
图7是根据本发明的第一示例性实施例的高压驱动器的示意性电路图；
图8是根据本发明的第二示例性实施例的高压驱动器的示意性电路图；
图9a、b和c是当根据本发明的示例性实施例的高压驱动器用作非易失性存储装置的选择门驱动器时的时序图；以及
图10a、b和c是当根据本发明的示例性实施例的高压驱动器用作非易失性存储装置的扇区选择驱动器时的时序图。
具体实施方式
高压驱动器可以实施为具有高压晶体管的反相器，高电平输入信号通过所述晶体管在两个端子电压之间进行选择。电平转移器可以是(高压晶体管的)锁存器，数据通过低压驱动器被写入其中，通过隔离晶体管免受高压影响。数据以逻辑值写入，端子电压斜升至高电平，获得锁存输出。
这样，在例如非易失性存储器的现有技术装置中，驱动器使用高压晶体管驱动重负载输出，使得低压操作(例如读操作)过程的切换速度降低。对于较快速切换，驱动器所需的尺寸变得非常大。
美国专利No.6,407,579号描述了一种高压电平转换器，它能为存储电路中的应用提供电平转换的电压。该电平转换器电路包括电压电平转换器和驱动负载的单独输出级。如将被实现的装置操作所需要的，可以使用包括多个高压装置的电平转换器电路以使输出级在高压或低压驱动负载。
常规锁存型电平转换器在切换过程中由于锁存器的存在而具有错流(cross current)问题。此外，常规锁存型电平转换器需要隔离信号，该隔离信号是高压控制信号。很多情况下，仅需要在地(Gnd)和高的正电压之间进行切换，或在Vdd和负电压之间进行切换，或者在KFLASH存储器的情况下，尽管电平转换器必须在高的正和负电压之间进行切换，但因为晶体管不能支持全部的电压降，所以这要分两步进行。这些情况下，提出了局部电平转换器(即单独的正和负的电平转换器)。和现有技术的结构相比，这些类型的电平转换器避免了错流，减小了控制信号的数目，并且占用较少的IC空间。
参考图6a和b，分别以电路图的形式示意性地示出了相应的负和正电压电平转换器。如图6a所示，在负电压电平转换器的情况，逻辑电平输入IN与高压晶体管Q1和Q2形成的反相器相连。晶体管Q1的漏极与VDD相连，晶体管Q2的源极与第三高压晶体管Q3的漏极相连，该第三高压晶体管的源极与负电压电平VNEG相连，该反相器的输出与第四高压晶体管Q4的栅极相连。第二输入INB与由高压晶体管Q5和Q6形成的第二反相器相连，晶体管Q5的源极与VDD相连，晶体管Q6的源极与晶体管Q4的漏极相连。晶体管Q3的栅极与第二反相器的输出OUT相连。
取决于逻辑电平输入IN的值，该负电平转换器将OUT连接到VDD或VNEG。当输入切换时，VNEG连接到Gnd，然后斜降到负值。这种反馈确保了输出节点保持与相同的端子相连，且在斜升/降过程中没有短路电流。切换速度几乎完全受外部的三个晶体管影响，即受Q4、Q5和Q6影响，由此其它部分的尺寸可以最小化。
如图6b所示，在正电压电平转换器的情况下，逻辑电平输入IN与高压晶体管Q1和Q2形成的反相器相连。晶体管Q1的漏极与Gnd相连，晶体管Q2的源极与第三高压晶体管Q3的漏极相连，该第三高压晶体管Q3的源极与正电压电平VPOS相连，该反相器的输出与第四高压晶体管Q4的栅极相连。第二输入INB与由高压晶体管Q5和Q6形成的第二反相器相连，晶体管Q5的源极与Gnd相连，且晶体管Q6的源极与晶体管Q4的漏极相连。晶体管Q3的栅极与第二反相器的输出OUT相连。应当理解正电平转换器的操作，与它的结构一样，完全类似于负电平转换器的操作。
这样，根据本发明，通过使用与高压装置相结合的低压晶体管，相对于现有技术结构来讲，可以大大提高逻辑电平切换速度，而同时减小驱动器面积。
某些应用中(例如，在KFLASH存储装置的选择门解码器中)，操作模式决定了在高压操作过程中某个阵列的所有信号应该被驱动的值(正或负)，如下面的表1所示：
  LV阶段   HV阶段1   HV阶段2
  IN   0/VDD   0/VDD   0/VDD
  POS   VDD   VPOS   VNEG
  NEG   0   VPOS   VNEG
  VBNW(Nwell)   VDD   VPOS   0
  OUT   VDD/0   VPOS   VNEG
表1：操作的不同阶段的节点电压
然后，驱动器的两个端子都以斜线方式到达所述值，所以输出获得与输入无关的所述值。然而，在低压操作过程中，需要输出以使用输入进行切换，且根据本发明为了改善这种切换的速度，向该驱动器添加低压部分。
参考附图的图5b，取决于所选的行地址，图1的闪存装置的选择门驱动器必须传送下列电压：
  模式   读   写   擦除
  IN   0/Vdd   0/Vdd   0/Vdd
  OUT   Vdd/0   Vpn＝-5V   Vpp＝10V
高压驱动器能够相对简单地实施为使用高压晶体管的反相器，通过它高电平输入信号在两个端子电压之间进行选择，它可以采用下面的值(上面给定的特定实例)：
  模式：   读   写   擦除
  POS   Vdd   Vpn＝-5V   Vpp＝10V
  NEG   0   Vpn   Vpp
电平转换器可以是(高压晶体管的)锁存器，数据通过低压驱动器写入其中，并通过隔离晶体管免受高压影响。数据以逻辑电平写入，且端子电压斜升至高电平，获得锁存输出。然而，关于低压操作过程中切换的速度产生了问题，为了解决这些问题，根据本发明的第一示例性实施例，电路中并行插入低压反相器。
参考附图的图7，示出了根据本发明的第一示例性实施例的驱动器，它具有与输入无关的高压操作。该驱动器包括定义了输入和输出之间的两个信号路径的电路，两个信号路径为：高压信号路径和低压信号路径。
逻辑电平输入IN连接到低压正常基线，逻辑电平反相器10连接在VDD和GND之间，该反相器的输出连接到由晶体管Q1和Q2形成的第二高压反相器。Q1的源极与VPOS相连，Q2的源极与VNEG相连。由晶体管Q1和Q2形成的反相器的输出与由晶体管Q7和Q8形成的低压反相器相连，Q7的源极与VPOS相连，Q8的源极与VNEG相连，且该低压反相器的输出与输出OUT相连。此外，逻辑电平输入与另一个由晶体管Q3和Q4形成的高压反相器的输入相连，Q3的源极与VPOS相连，Q4的源极与VNEG相连，Q3/Q4反相器的输出与输出OUT相连。
低压装置Q7、Q8能够实现快速低压切换，且输出OUT可以通过以斜线方式使NEG和POS端子到达相同电压而置为负或正高压。然后，节点OUT分别通过NMOS晶体管Q8或PMOS晶体管Q7与POS或NEG端子相连，而与IN无关，因为后者是低压信号。该阶段中，高压经过低压反相器的栅极和其它端子，由此低压驱动器的输入应该源自于另一个高压驱动器，所以，通过输入到它们栅极的高压晶体管Q1、Q2，低压装置Q7、Q8上的任何压降都将被阻止。本领域技术人员应当理解，为使低压驱动器工作在正确逻辑，反转的IN输入到该装置。
分别在图9a、b、c中阐述了使用图7的电路执行选择门驱动器的读、写和擦除操作的时序图。
还存在高压输出与输入部分相关的应用(例如在写操作中)，例如在KFLASH存储装置的X解码器的扇区选择部分。
例如，再次参考附图的图5b，扇区选择驱动器必须发送下面的电压：
  模式：   读   写   擦除
  IN   0/Vdd   0/Vdd   0/Vdd
  OUT   Vdd/0   Vdd/Vpn(-5)   Vpp＝10V
电平转换器(诸如附图的图6a中所述的那个)用于写操作。这些情况中，正和负端子将至少在高压操作部分承载不同的电压。这意味着，因为电压降，低压驱动器不能连接到输出。然而，如果所需的输出属性(由应用决定)允许电路设计中的某些额外的灵活性(例如，如在扇区选择信号中，输出仅在高压操作部分是与输入相关的，则正和负电压仅相差7V，而不是可能需要的15V)，可以使用尺寸和电压容量方面在HV和LV装置之间的装置。
参考附图的图8，示出了根据本发明的第二示例性实施例的驱动器电路，其中在输出使用了GO2装置(即，厚栅氧化物薄膜的高击穿电压MOS晶体管)，该装置可以支持仅仅7V的压降(实际上，它们可以支持大约＜8V的压降)，但具有比常规高压装置高的驱动。应当理解这种GO2装置已经在输出端口使用，所以不涉及额外的成本。图8的电路是在高压部分输入相关的驱动器，如下所述。
所选的应用需要电路输出：
1)当正和负的端子以斜线方式置为该电压时，输出与IN无关的高正电压；
2)根据IN的值，输出VDD或负电压；
3)低压时，根据IN，输出逻辑电平输出。
这可以总结于下面的表2：
  LV阶段   HV阶段1   HV阶段2
  IN   0/VDD   0/VDD   0/VDD
  POS   VDD   VPOS   VDD
  NEG   0   VPOS   VNEG
  OUT   VDD/0   VPOS   VDD/VNEG
表2：不同操作阶段电路的节点电压
如所示，图8电路的第一部分是参考附图的图6a描述的负电平转换器。GO2装置Q9、Q10能够实现逻辑电平的较快切换。当端子斜拉到VPP时，通过上拉HV晶体管Q11(这在擦除过程中需要)，获得输出，GO2装置Q9、Q10的栅极也是如此，所以，它们两端没有压降。在第三阶段，当POS到达VDD，NEG到达高的负电平时，取决于IN，电平转换器要么将GO2栅极连接到POS，要么将其连接到NEG，且通过GO2晶体管Q9、Q10，OUT被驱动到任一个端子电压。
应当理解，在备选实施例中，电平转换器可以是正电平转换器，这种情况，晶体管Q11将是下拉晶体管。而且，在一个实施例中，在集成电路上实现驱动器，低压驱动器可以使用存在I/O“焊盘保护反相器”的IC来实现，其具有用作低压驱动器的另一个用途。
图10a、b和c分别阐述了使用图8的电路实现的扇区选择驱动器的读、写和擦除操作的时序图。
应当指出，上述实施例起着阐明而非限制本发明的作用，本领域内的技术人员能够在不偏离所附权利要求范围的前提下设计出很多备选实施例。在权利要求中，置于括号内的任何附图标记都不应解释为对权利要求的限定。词语“包括(comprise)”及其变化形式“comprising”的使用并未将那些在权利要求中或全部说明书中未提及的单元或步骤排除在外。单个元件的参考并未将这种元件的多个参考排除在外，反之亦然。本发明可以通过包括若干独立单元的硬件和适于编程的计算机实现。在枚举若干设备的装置权利要求中，多个这些设备可由一个和同一类硬件实现。在互相不同的关联的权利要求中记载某些措施的这一纯粹事实并不说明这些措施的组合使用就不具有优越性。

Claims (11)

1.一种电压驱动器电路，用于以与相应装置的操作相关的多个电压中所选择的其中一个电压来驱动装置，所述装置的操作包括第一操作和以低于第一操作的电压执行的第二操作，该电压驱动器电路包括：
输入；
与所述装置相连的单个输出；以及
多个电压驱动器，该多个电压驱动器包括第一电压驱动器，该第一电压驱动器包括由第一对晶体管组成的反相器，所述第一对晶体管串联耦合在第一电压线和第二电压线之间，并且所述第一对晶体管各自的栅极都连接到所述输入；
其特征在于，所述多个电压驱动器还包括耦合在第一电压驱动器和所述单个输出之间的第二电压驱动器，所述第二电压驱动器包括反相器，该反相器的输出耦合到所述单个输出，该反相器包括串联耦合在第一电压线和第二电压线之间的第二对晶体管；
该电压驱动器电路还包括第三电压驱动器，该第三电压驱动器包括一晶体管，该一晶体管耦合在第一和第二电压线之一与所述单个输出之间，并且该一晶体管的栅极耦合到所述输入，该电压驱动器电路布置成使得在第一操作过程中，所述第三电压驱动器与所述单个输出相连，且在所述第二电压驱动器两端存在的压降基本为零，并且在第二操作过程中，所述第二电压驱动器提供驱动所述装置的驱动电压，在第二操作过程中，所述第三电压驱动器对于所述驱动电压的贡献基本被忽略；
所述第二对晶体管的击穿电压低于第一对晶体管和一晶体管的击穿电压。
2.根据权利要求1的电路，包括在第一操作过程中选择第一信号路径的设备。
3.根据权利要求1的电路，其中所述第一电压驱动器包括电压电平转换器，所述电压电平转换器连接到所述第二电压驱动器的输入。
4.根据权利要求3的电路，其中所述电压电平转换器包括局部电平转换器。
5.根据权利要求3或权利要求4的电路，其中所述第二对晶体管是厚栅氧化物装置。
6.根据权利要求5的电路，其中厚栅氧化物装置包括GO2装置。
7.根据权利要求3的电路，其中所述第二电压驱动器包括I/O保护反相器。
8.根据权利要求3的电路，其中所述一晶体管是上拉或下拉晶体管。
9.一种存储装置，包括根据要求1的电压驱动器电路。
10.一种集成电路，包括或包含根据权利要求9的存储装置。
11.一种计算系统，包括根据权利要求10的集成电路。
CN2005800045779A 2004-02-11 2005-02-08 使用快速低电压操作的高压驱动器电路 Expired - Fee Related CN1918659B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP04100502.6 2004-02-11
EP04100502 2004-02-11
PCT/IB2005/050488 WO2005078729A2 (en) 2004-02-11 2005-02-08 High voltage driver circuit with fast reading operation

Publications (2)

Publication Number Publication Date
CN1918659A CN1918659A (zh) 2007-02-21
CN1918659B true CN1918659B (zh) 2010-06-16

Family

ID=34854677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800045779A Expired - Fee Related CN1918659B (zh) 2004-02-11 2005-02-08 使用快速低电压操作的高压驱动器电路

Country Status (8)

Country Link
US (1) US7746125B2 (zh)
EP (1) EP1714286B1 (zh)
JP (1) JP2007524181A (zh)
KR (1) KR20060114008A (zh)
CN (1) CN1918659B (zh)
AT (1) ATE417348T1 (zh)
DE (1) DE602005011574D1 (zh)
WO (1) WO2005078729A2 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7668018B2 (en) * 2007-04-03 2010-02-23 Freescale Semiconductor, Inc. Electronic device including a nonvolatile memory array and methods of using the same
US8410839B2 (en) 2009-02-20 2013-04-02 Conexant Systems, Inc. Systems and methods for driving high power states using lower voltage processes
US7982525B2 (en) * 2009-02-20 2011-07-19 Conexant Systems, Inc. Systems and methods for driving high power stages using lower voltage processes
US8421518B2 (en) 2011-03-09 2013-04-16 Conexant Systems, Inc. High speed level shifters and method of operation
CN102571069B (zh) * 2012-03-19 2015-03-04 中科芯集成电路股份有限公司 一种单电源正负逻辑转换电路
US8791723B2 (en) 2012-08-17 2014-07-29 Alpha And Omega Semiconductor Incorporated Three-dimensional high voltage gate driver integrated circuit
US9117547B2 (en) 2013-05-06 2015-08-25 International Business Machines Corporation Reduced stress high voltage word line driver
US9437673B2 (en) 2014-02-05 2016-09-06 Alpha And Omega Semiconductor Incorporated Floating guard ring for HV interconnect
US10158287B2 (en) 2015-03-26 2018-12-18 Hamilton Sundstrand Corporation Voltage regulator including a buck converter pass switch
US10056833B2 (en) 2015-05-12 2018-08-21 Hamilton Sundstrand Corporation Voltage regulator for inductive loads
CN107592107B (zh) * 2017-09-20 2020-04-10 湖南进芯电子科技有限公司 基于低压cmos工艺的驱动器
FR3086405B1 (fr) 2018-09-24 2020-12-25 St Microelectronics Sa Dispositif electronique capable de former un capteur de temperature ou une source de courant delivrant un courant independant de la temperature.
US11920989B2 (en) 2020-03-06 2024-03-05 Stmicroelectronics Sa Thermal sensor circuit
CN116054356B (zh) * 2023-03-30 2023-06-20 苏州贝克微电子股份有限公司 一种高压差下的快速响应电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739700A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Method and apparatus with dual circuitry for shifting the level of a signal
CN1450510A (zh) * 2002-04-08 2003-10-22 恩益禧电子股份有限公司 显示器的驱动器电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803624B2 (ja) * 1996-03-29 1998-09-24 日本電気株式会社 レベルシフト回路
US5889415A (en) * 1996-12-26 1999-03-30 Philips Electronics North America Corporation Internal voltage referenced output driver
JPH1125678A (ja) * 1997-06-27 1999-01-29 Samsung Electron Co Ltd 出力ドライバ及び半導体メモリ装置
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
US6407579B1 (en) * 2000-01-20 2002-06-18 Koninklijke Philips Electronics N.V. Fast high voltage level shifter with gate oxide protection
FR2817413B1 (fr) * 2000-11-29 2003-02-28 St Microelectronics Sa Dispositif de commutation d'une haute tension et application a une memoire non volatile
US7190206B2 (en) * 2003-07-22 2007-03-13 Samsung Electronics Co., Ltd. Interface circuit and signal clamping circuit using level-down shifter
US7030654B2 (en) * 2003-08-22 2006-04-18 Idaho Research Foundation, Inc. Low voltage to extra high voltage level shifter and related methods
TWI227963B (en) * 2004-01-15 2005-02-11 Via Tech Inc Voltage shifter circuit
FR2871282B1 (fr) * 2004-06-04 2006-09-15 St Microelectronics Sa Dispositif memoire programmable une seule fois
US7193441B2 (en) * 2004-11-18 2007-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Single gate oxide I/O buffer with improved under-drive feature

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5739700A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Method and apparatus with dual circuitry for shifting the level of a signal
CN1450510A (zh) * 2002-04-08 2003-10-22 恩益禧电子股份有限公司 显示器的驱动器电路

Also Published As

Publication number Publication date
US7746125B2 (en) 2010-06-29
EP1714286B1 (en) 2008-12-10
DE602005011574D1 (de) 2009-01-22
KR20060114008A (ko) 2006-11-03
WO2005078729A2 (en) 2005-08-25
JP2007524181A (ja) 2007-08-23
EP1714286A2 (en) 2006-10-25
WO2005078729A3 (en) 2006-02-16
CN1918659A (zh) 2007-02-21
US20070170958A1 (en) 2007-07-26
ATE417348T1 (de) 2008-12-15

Similar Documents

Publication Publication Date Title
CN1918659B (zh) 使用快速低电压操作的高压驱动器电路
JP6911075B2 (ja) 相補的電圧源を使用した分割ゲートフラッシュメモリシステム
US11011240B2 (en) Flash memory cell and associated high voltage row decoder
US7592849B2 (en) Level shifter for semiconductor memory device implemented with low-voltage transistors
US20060113567A1 (en) Semiconductor integrated circuit and method of producing same
US8154945B2 (en) Decoding circuit withstanding high voltage via low-voltage MOS transistor and the implementing method thereof
CN100419915C (zh) 非易失性半导体存储器件
US7023738B2 (en) Full-swing wordline driving circuit
US20060077717A1 (en) Row decoder circuit for use in non-volatile memory device
US20070230252A1 (en) Row selector for a semiconductor memory device
US10360333B1 (en) Configuration memory circuit
JP2006024886A (ja) 半導体集積回路装置
US7965561B2 (en) Row selector occupying a reduced device area for semiconductor memory devices
US5952845A (en) Semiconductor programmable test arrangement such as an antifuse ID circuit having common access switches and/or common programming switches
US6333876B1 (en) Semiconductor memory device
US20070057690A1 (en) Semiconductor integrated circuit
US7064985B2 (en) Source line driver
US8780667B2 (en) Semiconductor memory device
JPH03162798A (ja) 不揮発性半導体記憶装置
US20120092041A1 (en) Decoding Circuit Withstanding High Voltage Via Low-Voltage Mos Transistor And The Implementing Method Thereof
US6271571B1 (en) Uprom memory cells for non-volatile memory devices integrated on semiconductors
WO2006067853A1 (ja) 記憶装置のバイアス印加方法、および記憶装置
US7092302B2 (en) Nonvolatile semiconductor memory device
CN117636992A (zh) 半导体存储装置
JPH04228192A (ja) 不揮発性記憶セルアレイの語線に電源電圧とプログラミング電圧を印加する語線駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20070817

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20070817

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100616

Termination date: 20190208