KR20060114008A - 고속 저전압 동작 고전압 구동기 회로 - Google Patents

고속 저전압 동작 고전압 구동기 회로 Download PDF

Info

Publication number
KR20060114008A
KR20060114008A KR1020067016223A KR20067016223A KR20060114008A KR 20060114008 A KR20060114008 A KR 20060114008A KR 1020067016223 A KR1020067016223 A KR 1020067016223A KR 20067016223 A KR20067016223 A KR 20067016223A KR 20060114008 A KR20060114008 A KR 20060114008A
Authority
KR
South Korea
Prior art keywords
voltage
driver
high voltage
breakdown
relatively low
Prior art date
Application number
KR1020067016223A
Other languages
English (en)
Inventor
마우리츠 엠 엔 스톰스
보비 제이 다니엘
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060114008A publication Critical patent/KR20060114008A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Read Only Memory (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

저전압 구동기가 고전압 구동기와 더불어 2개의 다른 방식으로 결합된 비휘발성 메모리들 등의 장치를 위한 고전압 구동기 회로가 개시된다. 하나의 입력 비종속 실시예에 있어서, 저전압 구동기(Q7,Q8)은 고전압 구동기와 직접적으로 병렬접속됨으로써 고전압 동작들을 위한 고전압 신호 경로, 및 저전압 동작들을 위한 저전압 신호 경로를 제공한다. 다른 부분적 입력 종속 실시예에 있어서, 저전압 구동기는 부분 레벨 시프터(Q1 B Q6)를 포함하는 고전압 구동기(Q9,Q10)의 출력에 접속되어 있다. 전 스테이지의 출력단을 형성하는 저전압 구동기(Q9,Q10)의 출력은 부분 레벨 시프터(Q1 B Q6)가 정 또는 부 레벨 시프팅 고전압 구동기인지의 여부에 따라 풀업/풀다운 트랜지스터(Q11)를 구비한다.

Description

고속 저전압 동작 고전압 구동기 회로{HIGH VOLTAGE DRIVER CIRCUIT WITH FAST READING OPERATION}
본 발명은 전압 구동기 회로에 관한 것으로 특히, 고속이고 비교적 낮은 전압으로 동작하는 고 전압 구동기 회로에 관한 것이다.
전압 레벨 시프터(voltage level shifters)는 가용 전압 레벨 이상의 전압 레벨이 필요한 많은 분야에 사용되어 왔다. 예를 들어, 집적 회로(IC)는 IC의 내부 논리가 사용하는 논리 1 전압 레벨보다 높은 논리 1 전압 레벨을 갖는 디지털 출력 핀을 구동하는데 필요하게 된다. 플래시 메모리, EPROM 및 EEPROM 등의 비휘발성 메모리 회로의 많은 분야에 있어서, 레벨 시프터는 공통적으로 워드라인(wordlines)(즉, 메모리 셀의 패스 트랜지스터 게이트)을 구동한다. 메모리 판독 동작에 있어서, 필요한 워드라인 구동기 출력은 통상 디지털 공급 전압(Vdd)과 같거나 그 이하이다. 그러나 메모리 기록 동작에 있어 필요한 출력은 10V 또는 그 이상이다. 따라서 기록 동작에서는 워드라인을 구동하는 레벨 시프터가 필요하고, IC 면적을 절약하고 회로 복잡성을 줄이기 위해서는 기록 동작중 사용된 레벨 시프터 가 일반적으로 판독 동작중에도 사용되는데, 판독 동작에서 필요한 논리 1 출력 전압은 통상적으로 Vdd이하이거나 그와 같다. 이 경우, 전압 레벨 시프터에 구속된 출력 레벨 공급 전압(Vpp)은 판독 동작중에 간단하게 감소된다.
도면 중 도 1을 보면, 대표적 플래시 메모리 장치의 구성이 개략적으로 도시되어 있다. 도시된 장치는 판독, 기록 및 소거가 수행될 수 동작과 관련하여 메모리셀 매트릭스를 구비하고, 그 각각은 2개의 트랜지스터들을 구비하고, 매트릭스는 섹터들로 구분되고 각 섹터는 소거 동작중 함께 소거되는 일 그룹의 열이다. 도시된 바와 같이 이중 게이트형 저장 트랜지스터들(각각의 제어 게이트 신호들을 제공) 및 선택 트랜지스터들(각각의 선택 게이트 신호들을 제공)이 각 비트라인에 제공된다. 본 분야의 당업자라면 섹터 선택 트랜지스터들이 섹터 비트라인을 글로벌 비트라인에 접속함을 알 수 있을 것이다.
도시된 예와 도면 중 도 2를 보면, 모든 제어 게이트 라인은 동일 전압을 갖는다. 즉, Vcg = 1.2V. 어드레스될 열은 선택 게이트 신호로 선택되므로 선택 게이트 신호를 제공하는 구동기의 스위칭 속도가 중요하다. 또한 섹터 선택 신호가 섹터 어드레스에서의 변화에 따라 스위칭되므로 섹터 선택 신호를 제공하는 구동기의 스위칭 속도가 마찬가지로 중요하므로 위의 각 구동기들의 속도를 최적화하는 것이 본 발명의 목적 중 하나이다.
도면 중 도 3을 참조하면, 특정 대표적 장치에 있어서 기록 동작중 모든 선택 게이트는 Vpn = -5V로 진행하고, 섹터 선택 신호는 섹터 어드레스에 따라 Vdd 또는 Vpn으로 진행한다. 기록된 열은 제어 게이트 신호로 선택된다. 도면 중, 도 4 를 참조한다. 소거 동작중 모든 선택 게이트 신호들은 Vpp = 10V로 진행하고, 모든 섹터 신호들은 Vpp로 진행한다. 소거된 섹터는 제어 게이트 전압으로 선택된다. 따라서 도면 중, 도 5a를 살펴보면 선택 게이트 구동기는 선택되는 열 어드레스에 따라 다음의 전압들을 전달해야 함을 알 수 있다.
Figure 112006057518220-PCT00001
고전압 구동기는 다음의 값들(전술한 특정 실시예에 있어서)을 갖는 2개의 단자 전압들 사이에서 하이 레벨 입력 신호가 선택되는 고전압 트랜지스터들을 갖는 인버터로서 비교적 간단하게 구현될 수 있다.
Figure 112006057518220-PCT00002
레벨 시프터는 절연 트랜지스터들에 의해 고전압으로부터 보호되는 저전압 구동기를 통해 데이터가 기록되는 (고전압 트랜지스터의) 래치 회로일 수 있다. 데이터는 논리 레벨에서 기록되고, 단자 전압들은 하이 레벨들로 상승하는데 이 레벨들은 상기 전압들을 갖는 래치 출력을 나타낸다.
도면 중 도 5b를 참조하는데, 섹터 선택 구동기는 다음의 전압들을 전달해야 한다.
Figure 112006057518220-PCT00003
구동기들은 과부하 출력을 구동하는데 고전압 트랜지스터들을 사용하므로, 저전압 동작중의 스위칭 속도는 감소된다. 신속 스위칭을 위한 공지의 기술들은 구동기의 필요 크기를 아주 크게 한다.
따라서 본 발명의 목적은 신속 저전압 동작 고전압 구동기 회로, 그와 같은 구동기를 포함하는 집적 회로 또는 상기 집적 회로를 구비하는 메모리 장치 및 상기 메모리 장치를 포함하는 계산 시스템을 제공하는 데 있다.
본 발명의 한 양태에 따르면, 고 전압 동작 및 비교적 저전압 동작을 포함하는 각 장치 동작과 관련하여 복수의 전압들 중 선택된 한 전압에서 장치를 구동하는 전압 구동기 회로가 제공되는데, 이 구동기 회로는 입력, 상기 장치에 접속을 위한 단일 출력 및 적어도 하나의 고전압 브레이크다운(breakdown) 구동기 및 적어도 하나의 비교적 낮은 저전압 브레이크다운 구동기를 포함하는 상기 입력과 상기 출력 사이의 복수의 전압 구동기들을 구비하고, 상기 구동기 회로는 고전압 동작중 상기 고전압 브레이크다운 구동기가 상기 출력에 접속되고, 상기 비교적 낮은 저전압 구동기에는 실질적으로 제로 전압이 걸리고, 그리고 비교적 낮은 저전압 동작중 상기 비교적 낮은 저전압 브레이크다운 구동기는 상기 장치를 구동하는 구동 전압을 제공하고, 상기 비교적 낮은 저전압 동작중의 상기 구동 전압에의 고전압 브레이크다운 구동기의 기여는 실질적으로 무시된다.
바람직한 실시예에서, 고전압 브레이크다운 구동기들은 고전압 브레이크다운 트랜지스터들로 구성된 인버터들을 포함한다. 동일하게 바람직한 실시예에 있어서, 상기 비교적 낮은 저전압 브레이크다운 구동기는 비교적 낮은 브레이크다운 전압 구동기들로 이루어진 인버터를 구비한다. 본 발명의 바람직한 실시예에 있어서, 상기 구동기 회로는 입력과 출력 사이의 2개의 신호 경로들을 구성하고, 제1 신호 경로는 직렬 접속된 하나 이상의 고전압 구동기들을 구성하고, 상기 제2 신호 경로는 적어도 하나의 저전압 구동기를 구성하고, 상기 제1 및 제2 신호 구동기들은 서로 병렬접속된다. 고전압 동작에서 본 발명의 상기 대표적 실시예에 있어서 제1 신호 경로가 선택된다.
본 발명의 제 2 양태에 따르면, 고전압 동작과 비교적 저전압 동작을 포함하는 각 장치 동작과 관련하여 복수의 전압들 중 선택된 한 전압에서 장치를 구동하는 전압 구동기 회로가 제공되는데, 이 구동기 회로는 입력, 상기 장치에 접속을 위한 단일 출력 및 적어도 하나의 고전압 브레이크다운(breakdown) 구동기 및 적어도 하나의 비교적 낮은 저전압 브레이크다운 구동기를 포함하는 상기 입력과 상기 출력 사이의 복수의 전압 구동기들을 구비하고, 상기 고전압 브레이크다운 구동기는 제1과 제2 전압 라인들 사이의 입력에 접속된 전압 레벨 시프터를 구비하고, 상기 전압 레벨 시프터의 출력은 상기 제1과 제2 전압 라인들 사이의 출력에 접속된 비교적 낮은 저전압 구동기의 입력에 접속된다.
본 발명은 위에서 정의한 본 발명의 제1 및 제2 특징에 따른 구동기 회로를 구비하는 집적 회로로 확장된다. 바람직하게 상기 집적 회로는 위와 같은 구동기 회로를 포함하는 메모리 장치를 포함한다. 본 발명은 또한 상기 메모리 장치를 포함하는 계산 시스템으로 확장된다.
비교적 낮은 저전압 브레이크다운 구동기는 바람직하게 GO2 장치 등의 후막게이트 산화 장치들로 구성된 인버터를 구비한다. 위의 장치들은 I/O 패드들을 보호하기 위한 형태로 집적 회로에 설치되어 있음을 알 수 있을 것이다. 고전압 풀업(pull-up)트랜지스터가 또한 출력과 제1 전압 라인 사이에 제공될 수 있다.
본 발명의 장점은 빠른 스위칭 시간, IC 면적의 감소(집적 회로 구현의 경우), 그리고 IC 구현에 있어서 I/O 보호 인버터(GO2)의 2차 사용에 있다. 본 발명의 몇 가지 다른 분야는 고전압 분야, OTP, FLASH 및 EEPROM 등의 메모리 분야 및 BL-디스플레이 구동기 분야를 포함하는 것으로 파악된다.
본 발명의 전술한 바와 기타 특징은 본 명세서에 개시된 실시예들로부터 명백해질 것이다.
이제부터 본 발명의 실시예들을 첨부 도면을 참조하여 예로서만 기술할 것이다.
도 1은 플래시 메모리 장치의 구성을 나타내는 개략도이다.
도 2는 도 1의 장치에서의 판독 동작을 개략적으로 나타낸 도면이다.
도 3은 도 1의 장치에서의 기록 동작을 개략적으로 나타낸 도면이다.
도 4는 도 1의 장치에서의 소거 동작을 개략적으로 나타낸 도면이다.
도 5a는 도 1의 장치 내의 선택 게이트 구동기들의 배치를 개략적으로 도시한 도면이다.
도 5b는 도 1의 장치 내의 섹터 선택 구동기들의 배치를 개략적으로 도시한 도면이다.
도 6a는 부(negative) 레벨 시프터의 개략 블록도이다.
도 6b는 정(positive) 레벨 시프터의 개략 블록도이다.
도 7은 본 발명의 제1 대표적 실시예에 따른 고전압 구동기의 개략 블록도이다.
도 8은 본 발명의 제2 대표적 실시예에 따른 고전압 구동기의 개략 블록도이다.
도 9a, b 및 c는 본 발명의 대표적 실시예에 따른 고전압 구동기에 대한 타이밍도로서, 비휘발성 메모리 장치의 선택 게이트 구동기로서 사용된 경우의 도면이다.
도 10a, b 및 c는 본 발명의 대표적 실시예에 따른 고전압 구동기에 대한 타이밍도로서, 비휘발성 메모리 장치의 섹터 선택 구동기로서 사용된 경우의 도면이다.
고전압 구동기들은 2개의 단자 전압들 사이에서 하이 레벨 입력 신호가 선택되는 고전압 트랜지스터들을 구비한 인버터들로서 구현될 수 있다. 레벨 시프터는 절연 트랜지스터들에 의해 고전압으로부터 보호되는 저전압 구동기를 통해 데이터가 기록되는 (고전압 트랜지스터의) 래치 회로일 수 있다. 데이터는 논리 레벨에서 기록되고, 단자 전압들은 하이 레벨들로 상승하는데, 이 레벨들은 상기 전압들을 갖는 래치 출력을 나타낸다.
따라서 비휘발성 메모리 등의 종래 기술의 장치에 있어서 구동기들은 과부하 출력을 구동하는데 고전압 트랜지스터들을 사용하므로, 저전압 동작(판독 동작 등)중의 스위칭 속도는 감소된다. 고속 스위칭을 위해 필요한 구동기의 크기는 아주 크게 된다.
미국특허 제 6,407,579호는 메모리 회로의 분야에 레벨 시프트된 전압들을 제공할 수 있는 고전압 레벨 시프터를 개시하고 있다. 레벨 시프터 회로는 전압 레벨 시프터와, 부하를 구동하는 별개의 출력단을 구비한다. 복수의 고전압 장치들을 구비하는 레벨 시프터 회로는 얻고자 하는 장치 동작의 필요에 따라 출력단을 고전압 또는 저전압에서 구동하도록 사용될 수 있다.
종래의 래치형 레벨 시프터들은 래치가 존재하기 때문에 스위칭 중 횡류(cross currents) 문제가 있다. 또한 상기 레벨 시프터들은 고전압 제어 신호들인 절연 신호들을 필요로 한다. 많은 경우에 그라운드(Gnd)와 고 정 전압(positive voltage) 사이 또는 Vdd와 부 전압 사이를 스위칭하는 것만 필요하고; KFLASH 메모 리의 경우와 같이 레벨 시프터가 고 정 전압과 부 전압 사이를 스위칭해야할 지라도 이는 트랜지스터들이 완전한 전압 강하를 지원할 수 없으므로 2 단계에서 행해져야 한다. 이를 위해 부분 레벨 시프터들(즉, 별개의 정 및 부 레벨 시프터)이 제안되었다. 이들 타입의 레벨 시프터는 횡류를 방지하고, 제어 신호들의 수를 저감하고, 종래 기술의 장치들에 비해 IC 공간을 덜 차지한다.
도 6a 및 도 6b를 보면, 각기 부 및 정 전압 레벨 시프터들이 회로도의 형태로 개략 도시되어 있다. 도 6a에 도시된 바와 같이, 부 전압 레벨 시프터의 경우에 논리 레벨 입력(IN)은 고전압 트랜지스터(Q1과 Q2)로 형성된 인버터에 접속되어 있다. 트랜지스터(Q1)의 드레인은 VDD에 접속되고, 트랜지스터(Q2)의 소스는 제3 고전압 트랜지스터(Q3)의 드레인에 접속되고, 이 트랜지스터(Q3)의 소스는 부 전압 레벨(VNEG)에 접속되고, 인버터의 출력은 제4 고전압 트랜지스터(Q4)의 게이트에 접속되어 있다. 제2 입력(INB)은 고전압 트랜지스터(Q5 및 Q6)로 형성된 제2 인버터에 접속되고, 트랜지스터(Q5)의 소스는 VDD에 접속되고, 트랜지스터(Q6)의 소스는 트랜지스터(Q4)의 드레인에 접속되어 있다. 트랜지스터(Q3)의 게이트는 제2 인버터의 출력(OUT)에 접속되어 있다.
부 레벨 시프터는 논리 레벨 입력(IN)의 값에 따라 OUT을 VDD 또는 VNEG에 접속한다. VNEG는 입력이 스위칭할 동안 Gnd에 접속된 다음 부 값으로 강하한다. 궤환에 의해 출력 노드가 동일 단자로 접속이 유지되고 상승/하강 동안 쇼트회로 전류는 없게 된다. 스위칭 속도는 거의 전적으로 외측의 3개의 트랜지스터 즉, Q4, Q5 및 Q에 영향을 받으므로 나머지의 크기는 감소될 수 있다.
도 6b에 도시한 바와 같이, 정 전압 레벨 시프터의 경우에 논리 레벨 입력(IN)은 고전압 트랜지스터(Q1 및 Q2)로 형성된 인버터에 접속되어 있다. 트랜지스터(Q1)의 드레인은 Gnd에 접속되고, 트랜지스터(Q2)의 소스는 제3 고전압 트랜지스터(Q3)의 드레인에 접속되고, 트랜지스터(Q3)의 소스는 정 전압 레벨(VPOS)에 접속되고, 인버터의 출력은 제4 고전압 트랜지스터(Q4)의 게이트에 접속되어 있다. 제2 입력(INB)은 고전압 트랜지스터(Q5 및 Q6)로 구성된 제2 인버터에 접속되고, 트랜지스터(Q5)의 소스는 Gnd에 접속되고, 트랜지스터(Q6)의 소스는 트랜지스터(Q4)의 드레인에 접속되어 있다. 트랜지스터(Q3)의 게이트는 제2 인버터의 출력(OUT)에 접속되어 있다. 정 레벨 시프터의 동작은 그 구성과 같이 부 레벨 시프터의 동작과 거의 유사함을 알 수 있을 것이다.
따라서 본 발명에 따르면 고전압 장치들과 연계하여 저전압 트랜지스터들을 이용함으로써 종래 기술의 장치들에 비해 논리 레벨 스위칭 속도가 현저히 개선될 수 있는 동시에 구동기 면적을 줄일 수 있다.
임의의 분야(예를 들어 KFLASH 메모리 장치에서 선택 게이트 디코더에서와 같이)에서 동작 모드가 이하의 표 1에 도시한 바와 같이 고전압 동작중 임의의 배열의 모든 신호들이 구동되어야 할 값(정 및 부)을 결정한다.
Figure 112006057518220-PCT00004
표 1: 다른 동작 위상에서의 노드 전압
이어서 구동기의 양단은 이 값으로 상승될 수 있어서 출력이 입력과 무관하게 이 값을 취하게 된다. 그러나 저전압 동작중 출력은 입력에 따라 스위칭될 필요가 있으며, 본 발명에 따라 이 스위칭 속도를 개선하기 위해 저전압 부가 구동기에 추가된다.
도면 중 도 5b를 보면, 도 1의 플래시 메모리 장치의 선택 게이트 구동기는 선택된 열 어드레스에 따라 다음의 전압들을 전달해야 한다.
Figure 112006057518220-PCT00005
고전압 구동기들은 다음의 값들(전술한 특정 실시예에 있어서)을 갖는 2개의 단자 전압들 사이에서 하이 레벨 입력 신호가 선택되는 고전압 트랜지스터들을 구비한 인버터들로서 간단하게 구현될 수 있다.
Figure 112006057518220-PCT00006
레벨 시프터는 절연 트랜지스터들에 의해 고전압으로부터 보호되는 저전압 구동기를 통해 데이터가 기록되는 (고전압 트랜지스터의) 래치 회로일 수 있다. 데이터는 논리 레벨에서 기록되고, 단자 전압들은 하이 레벨들로 상승하는데 이 레벨들은 상기 전압들을 갖는 래치 출력을 나타낸다. 그러나 저전압 동작중 스위칭 속도와 관련하여 문제들이 발생하므로 본 발명의 제1 대표적 실시예에 따라 이들 문제를 해결하기 위해 상기 회로에 병렬로 저전압 인버터가 삽입된다.
도면 중 도 7을 보면, 본 발명의 제1 대표적 실시예에 따른 입력 비종속 고전압 동작을 하는 구동기가 도시된다. 구동기는 입력과 출력 사이의 2개의 신호 경로: 고전압 신호 경로와 저전압 신호 경로를 형성하는 회로를 구비한다.
논리 레벨 입력(IN)은 VDD와 GND 사이에 접속된 저전압 정상 베이스라인 논리 레벨 인버터(10)에 접속되고, 상기 인버터의 출력은 트랜지스터(Q1 및 Q2)로 형성된 제2 고전압 인버터에 접속되어 있다. Q1의 소스는 VPOS에 접속되고, Q2의 소스는 VNEG에 접속되어 있다. Q1 및 Q2로 형성된 인버터의 출력은 트랜지스터(Q7 및 Q8)로 형성된 저전압 인버터에 접속되고, Q7의 소스는 VPOS에 접속되고, Q8의 소스는 VNEG에 접속되고, 저전압 인버터의 출력은 출력(OUT)에 접속되어 있다. 또한 논리 레벨 입력은 Q3와 Q4로 구성된 다른 고전압 인버터의 입력에 접속되고, Q3의 소 스는 VPOS에 접속되고, Q4의 소스는 VNEG에 접속되고, Q3/Q4 인버터의 출력은 출력(OUT)에 접속되어 있다.
저전압 장치들(Q7 및 Q8)에 의해 고속 저전압 스위칭이 가능하게 되고, 출력(OUT)은 NEG 또는 POS 단자들을 동일 전압으로 상승시킴으로써 부 또는 정의 고전압을 나타내게 된다. 그리고 노드(OUT)는 IN이 저전압 신호이므로 IN에 무관하게 NMOS 트랜지스터(Q8) 또는 PMOS 트랜지스터(Q7) 각각을 통해 POS 또는 NEG 단자에 접속되어 있다. 이 위상에서 고전압이 고전압 인버터의 게이트 및 다른 단자들에 걸리므로 저전압 구동기의 입력은 저전압 장치(Q7 및 Q8)에 걸리는 임의의 전압 강하가 게이트를 제공하는 고전압 트랜지스터(Q1 및 Q2)에 의해 방지되도록 다른 고전압 구동기로부터 유도되어야 한다. 본 분야의 당업자라면 저전압 구동기에서 정확한 논리를 위해 반전 IN이 이 구동기에 공급됨을 이해할 수 있을 것이다.
도 7의 회로를 이용하여 구현되는 선택 게이트 구동기의 판독, 기록 및 소거 동작에 대한 타이밍 도가 각기 도 9a, 9b 및 9c에 도시되어 있다.
고전압 출력이 부분적으로 입력 종속하는(예를 들어, 기록 동작중) 애플리케이션을 예를 들어 KFLASH 메모리 장치내의 X-디코더의 섹터 선택 부에서도 볼 수 있다.
예를 들어 도면 중, 도 5b를 보면, 섹터 선택 구동기는 다음의 전압들을 전달해야 한다.
Figure 112006057518220-PCT00007
레벨 시프터(도면 중 도 6a를 참조하여 기술한 레벨 시프터)가 기록 동작에 사용된다. 이 경우 정과 부 단자들은 고전압 동작의 적어도 일부에서 다른 전압들을 이송하는데, 이는 저전압 구동기가 전압 강하로 인해 출력에 접속될 수 없음을 의미한다. 그러나 (애플리케이션에 의해 결정된) 소정출력의 특성이 회로 설계에 있어서 임의의 추가적 융통성을 갖도록 되어있다면(예를 들어, 섹터 선택 신호에 있어서, 출력은 고전압 동작에 부분적으로만 입력 종속하고 정 및 부 전압들은 다른 가능한 15V 차이 대신 7V만 전압차가 있을 때) 크기 및 전압 용량에서 HV와 LV 장치들 사이에 있는 장치들이 사용될 수 있다.
도면 중 도 8을 참조하면, 본 발명의 제2 실시예에 따른 구동 회로가 도시되는데, 이 회로에서 GO2 장치들(즉, 게이트 산화막이 후막인 고 브레이크다운 전압 MOS 트랜지스터들)이 출력에서 사용되고, 상기 장치들은 정확히 7V 전압 강하(사실상 이 장치들은 대략 < 8V의 전압 강하를 지원할 수 있다)를 지원할 수 있지만, 종래의 고전압 장치들보다 높은 구동 전압을 갖는다. GO2 장치들은 이미 출력 포트에 사용되어 추가적인 비용이 포함되지 않음을 알 수 있을 것이다. 도 8의 회로는 이제 기술하는 바와 같이 고전압에서 부분적 입력 종속적인 구동기이다.
선택된 애플리케이션은,
1) 정 및 부 단자들이 상기 전압으로 상승하는 경우, IN에 무관한 고 정 전압;
2) IN의 값에 따라 VDD 또는 부 전압;
3) 저 전압에서 IN에 따른 논리 레벨 출력;
을 출력하기 위한 회로를 필요로 한다.
이는 이하의 표 2와 같이 요약된다.
Figure 112006057518220-PCT00008
표 2: 다른 동작 위상에서 회로의 노드 전압
도시한 바와 같이, 도 8의 회로의 제1 부분은 도면 중, 도 6a를 참조하여 기술한 부 레벨 시프터이다. GO2 장치들(Q9 및 Q10)에 의해 논리 레벨에서 고속 스위칭을 할 수 있다. 단자들이 VPP로 상승하는 경우, 풀업 HV 트랜지스터(Q11)(소거 동작을 위해 필요함)를 통해 상기 단자들에 의해 출력이 얻어지므로 GO2 장치들(Q9 및 Q10)의 게이트들이 되어 그들에 걸리는 전압 강하는 없다. 제3 위상에서 POS가 VDD로 진행하고 NEG가 고 부 레벨로 진행하는 경우, 레벨 시프터는 GO2 게이트들을 IN으로 정해지는 POS 또는 NEG로 접속하고, OUT은 GO2 트랜지스터들(Q9 및 Q10)에 의해 어느 하나의 단자 전압으로 구동된다.
다른 실시예에 있어서, 레벨 시프터는 정 레벨 시프터일 수 있으며, 이 경우, 트랜지스터(Q11)는 풀다운(pull-down) 트랜지스터임을 알 수 있을 것이다. 또한 일 실시예에 있어서, 구동기가 집적 회로 상에서 실시되는 경우 저전압 구동기는 IC의 현재의 I/O 패드 보호 인버터를 이용하여 구현될 수 있으며, 이 인버터는 저전압 구동기로서 2차 사용을 갖는다.
도 8의 회로를 이용하여 구현되는 섹터 선택 구동기의 판독, 기록 및 소거 동작에 대한 타이밍 도가 각기 도 10a, 10b 및 10c에 도시되어 있다.
전술한 실시예들은 본 발명을 제한하는 것이 아니라 예시하는 것이며, 본 분야의 당업자라면 부속 청구범위에 기재된 본 발명의 영역을 일탈하지 않고 여러 다른 실시예를 설계할 수 있음을 알 수 있을 것이다. 청구항들에 있어서, 삽입구에 있는 참조 부호는 청구항들을 제한하지 않는다. "포함" 및"포함하다" 등의 단어는 전체적으로 임의 청구항 또는 명세서에 리스트되지 않는 소자들 및 단계들의 존재를 배제하는 것은 아니다. 소자의 단일 참조는 그러한 소자의 복수의 참조를 배제하는 것은 아니고 그 역도 마찬가지다. 본 발명은 몇 개의 다른 소자들을 포함하는 하드웨어 및 적합하게 프로그램된 컴퓨터에 의해 실시될 수 있다. 몇 개의 수단들을 열거한 장치 청구항에 있어서, 이들 수단 중 몇몇은 하나 및 동일한 하드웨어 아이템으로 실시될 수 있다. 임의 수단들이 서로 다른 종속항들에서 인용된다고 해서 이들 수단들의 조합이 유리하게 사용될 수 없다는 것을 의미하지는 않는다.

Claims (14)

  1. 고전압 동작과 상대적으로 낮은 전압 동작을 포함하는 각 장치 동작과 관련되는 복수의 전압들 중 한 선택된 전압으로 장치를 구동하는 전압 구동기 회로로서,
    입력부(IN)와,
    상기 장치로 접속하는 단일 출력부(OUT)와,
    상기 입력부와 상기 출력부 사이에 배치되며, 적어도 하나의 고전압 브레이크다운(breakdown) 구동기(10) 및 적어도 하나의 상대적으로 낮은 브레이크다운 전압 구동기(Q7,Q8)을 포함하는 복수의 전압 구동기를 포함하되,
    고전압 동작 동안에는, 상기 고전압 브레이크다운 구동기(10; Q1,Q2; Q3,Q4)는 상기 출력부에 접속되며 상기 상대적으로 낮은 브레이크다운 전압 구동기 양단에 실질적으로 0인 전압 강하가 존재하고,
    상대적으로 낮은 전압 동작 동안에는, 상기 상대적으로 낮은 브레이크다운 전압 구동기(Q7,Q8)는 상기 장치를 구동하는 구동 전압을 제공하도록 상기 회로가 배열되며,
    상기 상대적으로 낮은 전압 동작 동안의 상기 고전압 브레이크다운 구동기의 상기 구동 전압으로의 기여는 실질적으로 무시할 수 있는
    전압 구동기 회로.
  2. 제 1 항에 있어서,
    상기 고전압 브레이크다운 구동기는 고전압 브레이크다운 트랜지스터(Q1,Q2,Q3,Q4)로 구성되는 인버터들을 포함하는
    전압 구동기 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 적어도 하나의 상대적으로 낮은 브레이크다운 전압 구동기는 상대적으로 낮은 브레이크다운 전압 트랜지스터(Q7,Q8)로 이루어진 인버터를 포함하는
    전압 구동기 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 입력부와 상기 출력부 사이에 2개의 신호 경로를 포함하되,
    상기 제 1 신호 경로는 직렬 접속되는 하나 이상의 고전압 구동기(10; Q1,Q2; Q3,Q4)로 구성되고,
    상기 제 2 신호 경로는 적어도 하나의 낮은 전압 구동기(Q7,Q8)로 구성되며,
    상기 제 1 및 제 2 신호 경로는 서로 병렬 접속되는
    전압 구동기 회로.
  5. 제 4 항에 있어서,
    고전압 동작 동안에 상기 제1 신호 경로를 선택하는 수단을 포함하는
    전압 구동기 회로.
  6. 고전압 동작과 상대적으로 낮은 전압 동작을 포함하는 각 장치 동작과 관련되는 복수의 전압들 중 한 선택된 전압으로 장치를 구동하는 전압 구동기 회로로서,
    입력부(IN)와,
    상기 장치로 접속하는 단일 출력부(OUT)와,
    상기 입력부와 상기 출력부 사이에 배치되며, 적어도 하나의 고전압 브레이크다운 구동기(10) 및 적어도 하나의 상대적으로 낮은 브레이크다운 전압 구동기(Q7,Q8)을 포함하는 복수의 전압 구동기를 포함하되,
    상기 고전압 브레이크다운 전압 구동기는 제 1 전압 라인과 제 2 전압 라인 사이의 상기 회로의 상기 입력부에 접속되는 전압 레벨 시프터를 포함하고,
    상기 레벨 시프터(Q1 B Q6)의 출력부는 상기 제 1 전압 라인과 상기 제 2 전압 라인 사이의 출력부에 접속되는 상대적으로 낮은 브레이크다운 전압 구동기의 입력부에 접속되는
    전압 구동기.
  7. 제 6 항에 있어서,
    상기 전압 레벨 시프터는 부분 레벨 시프터를 구비하는
    전압 구동 회로.
  8. 제 6 항 또는 제 7 항에 있어서,
    상기 상대적으로 낮은 전압 브레이크다운 구동기는 후막 게이트 산화 장치(thick gate oxide devices)(Q9,Q10)로 이루어진 인버터를 구비하는
    전압 구동기 회로.
  9. 제 8 항에 있어서,
    상기 후막 게이트 산화 장치들은 GO2 장치(Q9,Q10)를 구비하는
    전압 구동기 회로.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 적어도 하나의 상대적으로 낮은 전압 브레이크다운 구동기는 I/O 보호 인버터를 구비하는
    전압 구동기 회로.
  11. 제 6 항 내지 제 10 항 중 어느 한 항에 있어서,
    고전압 풀업(pull-up) 또는 풀다운(pull-down) 트랜지스터(Q11)가 상기 출력부와 제 1 전압 라인 또는 제 2 전압 라인 사이에 각각 제공되는
    전압 구동기 회로.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 따른 전압 구동기 회로를 구비하는
    메모리 장치.
  13. 제 12 항에 따른 메모리 장치를 구비하는
    집적 회로.
  14. 제 13 항에 따른 집적 회로를 구비하는
    계산 시스템.
KR1020067016223A 2004-02-11 2005-02-08 고속 저전압 동작 고전압 구동기 회로 KR20060114008A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04100502.6 2004-02-11
EP04100502 2004-02-11

Publications (1)

Publication Number Publication Date
KR20060114008A true KR20060114008A (ko) 2006-11-03

Family

ID=34854677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016223A KR20060114008A (ko) 2004-02-11 2005-02-08 고속 저전압 동작 고전압 구동기 회로

Country Status (8)

Country Link
US (1) US7746125B2 (ko)
EP (1) EP1714286B1 (ko)
JP (1) JP2007524181A (ko)
KR (1) KR20060114008A (ko)
CN (1) CN1918659B (ko)
AT (1) ATE417348T1 (ko)
DE (1) DE602005011574D1 (ko)
WO (1) WO2005078729A2 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7668018B2 (en) * 2007-04-03 2010-02-23 Freescale Semiconductor, Inc. Electronic device including a nonvolatile memory array and methods of using the same
US7982525B2 (en) * 2009-02-20 2011-07-19 Conexant Systems, Inc. Systems and methods for driving high power stages using lower voltage processes
US8410839B2 (en) 2009-02-20 2013-04-02 Conexant Systems, Inc. Systems and methods for driving high power states using lower voltage processes
US8421518B2 (en) 2011-03-09 2013-04-16 Conexant Systems, Inc. High speed level shifters and method of operation
CN102571069B (zh) * 2012-03-19 2015-03-04 中科芯集成电路股份有限公司 一种单电源正负逻辑转换电路
US8791723B2 (en) 2012-08-17 2014-07-29 Alpha And Omega Semiconductor Incorporated Three-dimensional high voltage gate driver integrated circuit
US9117547B2 (en) 2013-05-06 2015-08-25 International Business Machines Corporation Reduced stress high voltage word line driver
US9437673B2 (en) 2014-02-05 2016-09-06 Alpha And Omega Semiconductor Incorporated Floating guard ring for HV interconnect
US10158287B2 (en) 2015-03-26 2018-12-18 Hamilton Sundstrand Corporation Voltage regulator including a buck converter pass switch
US10056833B2 (en) 2015-05-12 2018-08-21 Hamilton Sundstrand Corporation Voltage regulator for inductive loads
CN107592107B (zh) * 2017-09-20 2020-04-10 湖南进芯电子科技有限公司 基于低压cmos工艺的驱动器
FR3086405B1 (fr) 2018-09-24 2020-12-25 St Microelectronics Sa Dispositif electronique capable de former un capteur de temperature ou une source de courant delivrant un courant independant de la temperature.
US11867570B2 (en) 2020-03-06 2024-01-09 Stmicroelectronics Sa Thermal sensor circuit
CN116054356B (zh) * 2023-03-30 2023-06-20 苏州贝克微电子股份有限公司 一种高压差下的快速响应电路

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2803624B2 (ja) * 1996-03-29 1998-09-24 日本電気株式会社 レベルシフト回路
US5739700A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Method and apparatus with dual circuitry for shifting the level of a signal
US5889415A (en) * 1996-12-26 1999-03-30 Philips Electronics North America Corporation Internal voltage referenced output driver
JPH1125678A (ja) * 1997-06-27 1999-01-29 Samsung Electron Co Ltd 出力ドライバ及び半導体メモリ装置
US6512401B2 (en) * 1999-09-10 2003-01-28 Intel Corporation Output buffer for high and low voltage bus
US6407579B1 (en) * 2000-01-20 2002-06-18 Koninklijke Philips Electronics N.V. Fast high voltage level shifter with gate oxide protection
FR2817413B1 (fr) * 2000-11-29 2003-02-28 St Microelectronics Sa Dispositif de commutation d'une haute tension et application a une memoire non volatile
JP3866606B2 (ja) * 2002-04-08 2007-01-10 Ｎｅｃエレクトロニクス株式会社 表示装置の駆動回路およびその駆動方法
US7190206B2 (en) * 2003-07-22 2007-03-13 Samsung Electronics Co., Ltd. Interface circuit and signal clamping circuit using level-down shifter
US7030654B2 (en) * 2003-08-22 2006-04-18 Idaho Research Foundation, Inc. Low voltage to extra high voltage level shifter and related methods
TWI227963B (en) * 2004-01-15 2005-02-11 Via Tech Inc Voltage shifter circuit
FR2871282B1 (fr) * 2004-06-04 2006-09-15 St Microelectronics Sa Dispositif memoire programmable une seule fois
US7193441B2 (en) * 2004-11-18 2007-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Single gate oxide I/O buffer with improved under-drive feature

Also Published As

Publication number Publication date
WO2005078729A2 (en) 2005-08-25
CN1918659B (zh) 2010-06-16
WO2005078729A3 (en) 2006-02-16
ATE417348T1 (de) 2008-12-15
US7746125B2 (en) 2010-06-29
JP2007524181A (ja) 2007-08-23
CN1918659A (zh) 2007-02-21
US20070170958A1 (en) 2007-07-26
DE602005011574D1 (de) 2009-01-22
EP1714286B1 (en) 2008-12-10
EP1714286A2 (en) 2006-10-25

Similar Documents

Publication Publication Date Title
KR20060114008A (ko) 고속 저전압 동작 고전압 구동기 회로
US11011240B2 (en) Flash memory cell and associated high voltage row decoder
US20070133316A1 (en) Semiconductor integrated circuit device
US20060133144A1 (en) Page buffer for nonvolatile semiconductor memory device and method of operation
US6927999B2 (en) Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed
JPH0821849B2 (ja) 半導体記憶装置
JP2005537602A (ja) メモリマトリクスの複数の横列に対して同時書き込みを行うデバイス
US7286411B2 (en) Row decoder circuit for use in non-volatile memory device
JP2964982B2 (ja) 不揮発性半導体記憶装置
KR0164803B1 (ko) 불휘발성 반도체메모리의 센스앰프
US20040141394A1 (en) Memory circuit apparatus
JP3607575B2 (ja) 書込可能な読出専用メモリ
US5946232A (en) Flash memory device and method that operates a memory cell array in sector units
US20020041198A1 (en) Area efficient redundancy multiplexer circuit technique for integrated circuit devices providing significantly reduced parasitic capacitance
US20070230252A1 (en) Row selector for a semiconductor memory device
US7064985B2 (en) Source line driver
JP2591907B2 (ja) 読み出し専用半導体記憶装置のデコード回路
JP2006048779A (ja) 不揮発性半導体記憶装置およびその製造方法
JP4012151B2 (ja) 不揮発性半導体記憶装置
US20060077747A1 (en) Semiconductor device and data reading method
JP2780621B2 (ja) 半導体記憶装置
US7061809B2 (en) Nonvolatile semiconductor memory device including a plurality of blocks and a sensing circuit provided in each of the blocks for comparing data with a reference signal having a load imposed thereon
US6977861B1 (en) Nonvolatile semiconductor memory device
US20050111265A1 (en) Semiconductor device using SCL circuit
JPH04228192A (ja) 不揮発性記憶セルアレイの語線に電源電圧とプログラミング電圧を印加する語線駆動回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid