FR2803456A1 - Commutateur de haute tension du type a translation de niveau en technologie mos - Google Patents
Commutateur de haute tension du type a translation de niveau en technologie mos Download PDFInfo
- Publication number
- FR2803456A1 FR2803456A1 FR9916818A FR9916818A FR2803456A1 FR 2803456 A1 FR2803456 A1 FR 2803456A1 FR 9916818 A FR9916818 A FR 9916818A FR 9916818 A FR9916818 A FR 9916818A FR 2803456 A1 FR2803456 A1 FR 2803456A1
- Authority
- FR
- France
- Prior art keywords
- transistor
- high voltage
- transistors
- branch
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005516 engineering process Methods 0.000 claims description 13
- 101000805729 Homo sapiens V-type proton ATPase 116 kDa subunit a 1 Proteins 0.000 claims description 9
- 102100037979 V-type proton ATPase 116 kDa subunit a 1 Human genes 0.000 claims description 9
- 230000005669 field effect Effects 0.000 abstract 2
- 101000854873 Homo sapiens V-type proton ATPase 116 kDa subunit a 4 Proteins 0.000 description 6
- 101000806601 Homo sapiens V-type proton ATPase catalytic subunit A Proteins 0.000 description 6
- 102100020737 V-type proton ATPase 116 kDa subunit a 4 Human genes 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Un commutateur haute tension du type à translation de niveau est basé sur une structure à résistance R et transistors haute tension HT1 à HT3, du type ayant leur drain réalisé par une structure à caisson et oxyde de champ, ou du type à grille flottante utilisée comme grille de commande.
Description
COMMUTATEUR DE HAUTE TENSION DU TYPE A TRANSLATION DE NIVEAU EN TECHNOLOGIE MOS La présente invention concerne un dispositif de haute tension, du type translation de niveau, en technologie MOS.
De tels dispositifs sont notamment utilisés dans les circuits à mémoire non volatile électriquement programmable, pour appliquer la haute tension nécessaire à la programmation ou l'effacement des cellules mémoire.
L'invention vise plus particulièrement les applications pour lesquelles l'optimisation des coûts de fabrication et haute intégration sont recherchées. Pour ces applications, on a développé de nouvelles technologies de fabrication qui répondent à ces besoins. Notamment, dans ces nouvelles technologies de fabrication, un compromis a été recherché entre le nombre d'étapes de fabrication, de préférence le plus petit possible, et des options de conception, permettant d'avoir des dimensions de circuits, notamment de surface, les plus faibles possible.
La réduction des coûts passe aussi par la réduction du nombre de transistors dans les circuits eux-mêmes. Dans les circuits à mémoire non volatile, les commutateurs de haute tension du type à translation de niveau sont utilisés pour appliquer une haute tension sur les drains et/ou les grilles des cellules mémoire à programmer ou effacer. Notamment, le dernier étage du décodeur des adresses de colonne de la mémoire comprend un tel commutateur par colonne. Or la structure de ces commutateurs utilise de nombreux transistors.
En effet, ces commutateurs de haute tension comprennent habituellement deux branches comprenant chacune deux transistors connectés en série entre la haute tension et la masse. Dans chaque branche, le transistor connecté à la masse est commandé par un signal logique de commutation.
Si on ne veut pas utiliser des transistors capables de supporter la haute tension, qui sont des éléments très coûteux, il est nécessaire de prévoir un ou plusieurs étages cascodes entre les transistors connectés à la haute tension et ceux connectés à la masse. A ces étages cascodes sont associés un ou plusieurs générateurs de référence, pour polariser les grilles des transistors des étages cascodes à des niveaux de tension intermédiaires.
Les circuits intégrés utilisant de tels commutateurs sont pour ces raisons relativement coûteux.
Un objet de l'invention est une nouvelle structure de commutateur de haute tension du type à translation de niveau, utilisant moins de transistors, afin d'en réduire le cout et l'encombrement.
Un autre objet de l'invention est un commutateur utilisable dans des circuits intégrés développés avec les nouvelles technologies à bas coût.
Or peu éléments haute tension sont disponibles dans ces technologies, du fait du faible nombre d'étapes disponibles et de la faible surface à utiliser. Parmi les éléments haute tension disponibles, on trouve un transistor MOS dit<I>"drift"</I> selon la terminologie anglo-saxonne, et un transistor MOS, dérivé du transistor à grille flottante des cellules mémoire.
La structure de ces transistors haute tension permet de diminuer le champ électrique vu par la grille. Le transistor "drift" est un transistor MOS dont la particularité est que le drain est réalisé par une structure à caisson et oxyde de champ. Une vue en coupe d'un transistor MOS N "d-rift" est représentée sur la figure 1. Elle montre un caisson 1 de type N réalisé sous un oxyde de champ, et qui forme le drain du transistor MOS. La grille 5 du transistor recouvre le canal et une partie du caisson et de l'oxyde de champ. La source est réalisée de façon classique, par une diffusion 2 de type N auto-alignée sur la grille. Une diffusion 4 de type N est réalisee dans le caisson 2, dans la zone du caisson au-delà de la grille et après l'oxyde de champ. Cette diffusion permet la connexion physique du drain à d'autres éléments du circuit intégré. En pratique, du fait de structure, pour des technologies HCMOS 0,35g, définies pour une tension d'alimentation Vdd de 3,3 volts ( 10%), ce transistor "drift" est capable de supporter une haute tension de l'ordre de 10 volts entre source et drain. Par contre, il ne supporte pas plus que la tension d'alimentation logique Vdd entre grille et source, soit dans l'exemple 3,3 volts ( 10s), puisque côté source, on retrouve la structure d'un transistor MOS classique.
Ce transistor<I>"drift"</I> est assez coûteux en surface nécessaire, du fait du caisson, qui est un élément très large, de largeur de l'ordre de 1,5 à 2,5g au minimum en technologie HCMOS 0,35g.
Un autre élément haute tension disponible dans ces technologies, est un transistor MOS dérivé du transistor à grille flottante d'une cellule mémoire OTP (c'est à dire programmable une seule fois), avec cette différence que la grille flottante devient la grille de commande. Une vue en coupe de la structure d'un tel transistor est représentée sur la figure 2. I1 comprend deux niveaux 6 et 7 de polysilicium, permettant d'obtenir deux niveaux d'oxyde 8 et 9, le premier, l'oxyde tunnel, entre la surface du silicium et le premier niveau 6 de polysilicium qui forme la grille flottante, le deuxième entre les deux niveaux de poly silicium. Le niveau supérieur 7 de polysilicium constitue habituellement la grille de commande. Dans le transistor haute tension issu de ce transistor de cellule mémoire, c'est la grille flottante 6 qui sert de grille de commande, comme representé sur la figure. De cette manière on utilise l'oxyde tunnel 8 pour améliorer la tenue à la haute tension de la grille. En pratique, on peut prévoir que les deux niveaux de poly silicium 6 et 7 sont interconnectés (en pointillé sur la figure). La tenue haute tension grille-drain et source-drain est améliorée dans l'exemple par une structure de drain dite à jonction graduelle. Dans l'exemple représenté sur la figure 2 et la source et le drain ont une telle structure à jonction graduelle. Cette structure comprend deux zones, une moins dopée proche du canal, et l'autre plus dopée. Elle favorise la répartition des champs, d'où le terme "jonction graduelle". Cette structure est en pratique, obtenue par extension de la zone à faible dopage de drain (LDD) utilisée dans les transistors MOS standard. Ce transistor dérivé des cellules mémoire OTP occupe une surface de silicium bien plus importante qu'une surface de transistor MOS classique. Il est cependant plus petit que le transistor "drift", mais plus coûteux en terme de fabrication, du fait des opérations de masquage particulières nécessaires à la réalisation des doubles niveaux. En ce concerne ses caractéristiques de tenue la haute tension, et dans un exemple pratique en technologie HCMOS 0,35g, ce transistor peut tenir environ 10 volts entre grille et source et 6 volts entre drain et source. Par rapport au transistor "drift", il tient la haute tension sur la grille, mais tient moins bien en tension côté drain.
Dans l'invention, on a cherché à utiliser ces transistors haute tension particuliers dans un agencement permettant d'assurer la fonction de commutation de la haute tension à moindre coût par rapport aux commutateurs de l'état de la technique.
L'invention concerne donc un dispositif de commutation de haute tension du type translateur, en technologie MOS, caractérisé en ce qu'il comprend une première branche comprenant une résistance et un premier transistor MOS de type N connectés en série entre un noeud de haute tension et la masse, et une deuxième branche comprenant un deuxième et un troisième transistor MOS de type N connectés en série entre un noeud de haute tension et la masse, le point de connexion entre les deuxième et troisième transistors fournissant le signal de sortie du dispositif, le deuxième transistor connecté au noeud de haute tension de la deuxième branche étant commandé sur sa grille par le point de connexion entre la résistance et le premier transistor de la première branche, lesdits premier, deuxième et troisième transistors étant des transistors MOS du type ayant leur drain formé par une structure à caisson et oxyde de champ "drift" ou du type à grille flottante utilisée comme grille de commande.
D'autres caractéristiques et avantages de l'invention sont détaillés dans la description suivante de différents modes de réalisation, présentés à titre indicatif et non limitatif, et en référence aux dessins annexes dans lesquels la figure 1 déjà décrite représente vue en coupe d'une structure de transistor haute tension de type "drift"; la figure 2 déjà décrite représente vue en coupe d'une structure de transistor haute tension à grille flottante utilisée comme grille de commande; la figure 3 est un schéma d'un commutateur haute tension selon un premier mode de réalisation de l'invention; la figure 4 est un schéma d'un commutateur haute tension selon un deuxième mode de réalisation de l'invention; la figure 5 est un schéma d'un commutateur haute tension selon un troisième mode de réalisation de l'invention; et la figure 6 est un schéma d'un commutateur haute tension selon un troisième mode de réalisation de l'invention.
La figure 3 représente un premier mode de réalisation d'un commutateur de haute tension à translation de niveau selon l'invention, base sur une résistance et trois transistor haute tension.
Le commutateur comprend dans une première branche, une résistance R et un premier transistor haute tension HT1 connectés en série entre un noeud N1 recevant une haute tension Vppl et la masse. I1 comprend dans une deuxième branche, un deuxième et un troisième transistors haute tension HT2 et HT3, connectés en série entre le noeud N1 et la masse.
Le point de connexion A entre la résistance R et le premier transistor HT1 de la première branche fournit le signal de commande de grille du deuxième transistor haute tension HT2. Le point de connexion entre les deux transistors haute tension HT2 et HT3 fournit le signal de sortie Out du commutateur.
Le signal logique de commutation IN est appliqué comme commande de grille du premier transistor haute tension HT1 de la première branche et du troisième transistor haute tension HT3 de la deuxième branche.
Dans cet exemple de réalisation les deux branches sont reliées au meure noeud de haute tension N1, qui reçoit une haute tension VPP1.
Avec un tel commutateur, on obtient en sortie Out, selon l'état du signal de commutation IN, soit 0, soit VPPI-Vt,, où Vtn la tension de seuil du transistor haute tension HT2. La structure du commutateur étant telle qu'à aucun moment la tension de grille des transistors haute tension n'est supérieure à la tension d'alimentation logique Vdd du circuit.
Les transistors haute tension sont de préférence de transistors "drift", capable de supporter une tension drain source de 10 volts (en HCMOS 0,35g). Si on utilise de tels transistors, la limite haute de la haute tension VPPl est donc 10 volts.
Si on choisit des transistors haute tension du type à grille flottante utilisée comme grille de commande, on est limité par la tension drain-source supportée par ces transistors. Dans l'exemple préféré de transistors haute tension à jonction graduelle, au moins pour le drain (figure 2), la tension drain-source maximum supportée par les transistors est de 6 volts (en HCMOS 0,35g). Si on utilise de tels transistors, la limite haute de la haute tension VPPl est donc 6 volts. Ainsi les transistors HT1 et HT2 ne voient pas plus de 6 volts sur leurs drains respectifs. Le choix de l'un ou l'autre type de transistor haute tension dépendra principalement de l'application visée, selon que le critère le plus important est une haute tension élevée, ou un circuit le plus petit possible.
Le fonctionnement de ce commutateur est le suivant Lorsque le signal de commutation IN est "1" (c'est dire à Vdd), le transistor haute tension HT1 est passant et tire le noeud A vers zéro volt. Le transistor haute tension HT2 se retrouve avec 0 volt sur sa grille. Il est donc non passant. Le transistor haute tension HT3 commandé par le signal IN est passant. Le point de connexion B est donc tiré vers zéro volt.
Lorsque le signal de commutation IN est à "0", les transistors haute tension HT1 et HT3 ne conduisent pas. Comme grille du transistor haute tension HT2 est équivalente à une capacité et qu'il n' y a pas de courant dans la résistance R (HT1 non passant), le point de connexion A monte à VPP. Le transistor haute tension HT2 devient passant et tire le point de connexion B à VPP -Vt,.
La montée en tension sur la grille du transistor HT2 est telle que, lorsque ce dernier devient passant, il fait monter en tension le point de connexion B en sorte qu'à aucun moment la tension grille source du transistor HT2 ne devient supérieur au niveau de la tension d'alimentation logique Vdd.
Ainsi, avec cet agencement particulier utilisant une résistance et trois transistors haute tension, on réalise la fonction de translation de niveau de haute tension recherchée. Cet agencement nécessite une première branche avec une consommation en courant importante dans la résistance et le premier transistor haute tension. La taille de ces éléments est dimensionnée pour tirer le noeud A à zéro. Pour des raisons d'encombrement sur le silicium, on préfère utiliser un transistor canal large (30 microns dans l'exemple), plutôt qu'une trop grosse résistance. En effet, on sait que les résistances sont très coûteuses en surface silicium, qu'elles soient réalisées par des lignes de poly silicium ou par des caissons de type N.
On a vu qu'avec un commutateur selon ce premier mode de réalisation de l'invention, on obtient en sortie une tension égale à VPPl-Vt". Cette perte d'un tension de seuil est plus particulièrement gênante dans cas où l'on utilise comme transistors haute tension, des transistors à grille flottante utilisée comme grille de commande, puisque dans ce cas la haute tension VPP1 ne peut pas dépasser 6 volts. La perte d'une tension de seuil Vt, en plus de la perte due à l'effet substrat sur ce niveau est dans ce cas non négligeable (environ 1,5 volts).
Pour éviter de perdre cette tension de seuil sur le niveau commuté en sortie, il faut pouvoir appliquer sur la grille une tension supérieure à celle appliquée sur drain.
Un commutateur selon un mode de réalisation correspondant est représenté sur la figure 4.
La différence avec la figure 3 réside dans l'utilisation de deux niveaux de haute tension, un pour chaque branche. On a toujours le noeud de haute tension N1 recevant la haute tension VPpl, qui est une haute tension soit appliquée sur un plot externe du circuit intégré, soit fournie en interne, par un générateur de haute tension. Mais on a un autre noeud de haute tension N2 pour la deuxième branche. Ce noeud de haute tension N2 reçoit une haute tension VPP2 de niveau inférieur la haute tension VPPl. Dans un exemple pratique, la haute tension VPPl a un niveau de 10 volts et la haute tension VPP2 a un niveau de 6 volts. On obtient en sortie out du commutateur, le niveau de la haute tension VPP2, sans perte.
Dans ce mode de réalisation, le deuxième transistor haute tension HT2 peut être un transistor "drift" ou à jonction graduelle, puisque que la tension drain source maximum est donnée par le niveau de la haute tension VPP2, de l'ordre de 6 volts.
Dans l'exemple représenté sur la figure 4, le premier transistor HT1 est un transistor "drift", capable de supporter le niveau de 10 volts de la haute tension VPP1.
Dans un souci d'homogénéité de la structure du commutateur, on peut préférer n'utiliser que des transistors haute tension du type à grille flottante utilisée comme grille de commande. Dans ce cas, on prévoit un transistor MOS classique M1 dans la première branche, connecté en série entre le premier transistor haute tension HT1 et la masse. Le transistor Ml permet de ramener la tension drain source vue par le premier transistor HT1 à une tension inférieure à 6 volts, lorsque le noeud A est amené à VPPl (lorsque le signal logique de commutation IN vaut "1").
C'est le transistor M1 qui reçoit alors le signal de commutation IN sur sa grille. Le premier transistor haute tension HT1 est polarisé par un signal logique Pol, égal à la tension d'alimentation logique dès que le commutateur doit être utilisé. On remarquera que dans cette variante représentée sur la figure 5, on a choisi de prendre une plus grande valeur pour la résistance R que dans les variantes représentées sur les figures 3 et 4. Dans la figure 5, cette resistance a une valeur de 250 Kiloohms. En contrepartie, la largeur du canal du transistor haute tension redevient classique, de 3 microns dans l'exemple (contre 30 microns dans les variantes de figures et 4).
Le mode de réalisation de l'invention représenté sur les figures 4 et 5 nécessite l'utilisation d'un diviseur de tension, pour obtenir la haute tension VPP2.
Dans une autre variante, pour pouvoir utiliser des transistors haute tension du type à grille flottante utilisée comme grille de commande, qui sont moins encombrants que les transistors haute tension de "drift", sans recourir à une deuxième haute tension VPP2, on prévoit d'utiliser des étages cascodes, avec une génération interne des tensions de référence nécessaires.
Un mode de réalisation correspondant est représente sur la figure 6.
Dans la première branche du commutateur, la résistance R est alors réalisée par deux résistances une première résistance Rl et une deuxième résistance R2, qui sont connectées en série entre le noeud haute tension Nl et le point de connexion A. Dans cette branche, entre le point de connexion A et la masse on retrouve un transistor haute tension HT4 et un transistor MOS classique de type N, M2 connectés en série.
La deuxième branche comprend un transistor haute tension HT5 connecté entre le noeud haute tension Nl et le deuxième transistor haute tension HT6. En outre un transistor MOS classique de type N, M3 est connecte entre le troisième transistor HT7 et la masse.
Le premier étage cascode E1 côté haute tension comprend la résistance R1 dans la première branche transistor haute tension HT5 dans la deuxième branche. La polarisation de ce dernier à un niveau intermédiaire est fournie par le point milieu entre deux résistance R1 et R2 de la première branche. Si on compare avec la structure représentée à la figure 5, on constate que la résistance R totale est inchangée. séparation en deux résistances permet la polarisation interne du premier étage cascode.
Le deuxième étage cascode E2 comprend transistors MOS classiques M2 et M3, commandés par le signal de commutation IN. Les transistors haute tension HT4 et HT7 sont polarisés par un signal logique prend le niveau de la tension d'alimentation logique quand le commutateur est activé.
Avec ce montage cascode peu coûteux à génération référence interne, utilisant les résistances, on peut utiliser les transistors haute tension du type à grille flottante utilisée comme grille de commande avec unique haute tension VPPl qui peut atteindre 10 volts On obtient alors en sortie Out une tension donnée VPPl - Vt, (M2 est bloqué et A est proche de Vpp1, ce qui permet de ne pas perdre une tension de seuil Vtn dans le transistor MOS HT6).
La structure de commutateur selon l'invention basée sur l'utilisation d'une résistance et des transistors haute tension de type drift ou permet de remplir la fonctionnalité attendue de façon satisfaisante, avec un coût de fabrication très faible et une occupation de surface silicium optimum, répondant ainsi aux besoins des applications "bas coûts". On notera que les modes de réalisation decrits et représentés utilisent des transistors MOS N, bien que les transistors MOS P tiennent mieux la haute tension puisqu'ils ne génèrent pas d'électrons chauds. Mais on s'intéresse plus particulièrement technologies bas coûts, lesquelles n'utilisent pas de caisson, donc pas de transistors MOS P (pour un substrat).
Claims (9)
1.Dispositif de commutation de haute tension du type translateur, en technologie MOS, caractérisé en ce qu'il comprend une première branche comprenant une résistance (R) et un premier transistor MOS de type N (HT1) connectés en série entre un noeud de haute tension et la masse, et une deuxième branche comprenant un deuxième (HT2) et un troisième (HT3) transistor MOS de type N connectés en série entre un noeud de haute tension et la masse, le point de connexion (B) entre les deuxième et troisième transistors fournissant le signal de sortie (out) du dispositif, le deuxième transistor (HT2) connecté au noeud de haute tension de la deuxième branche étant commandé sur sa grille par le point de connexion (A) entre la résistance (R) et le premier transistor (HT1) de la première branche, lesdits premier, deuxième et troisième transistors étant des transistors MOS haute tension du type ayant leur drain formé par une structure à caisson et oxyde de champ ou du type à grille flottante utilisée comme grille de commande.
2 Dispositif selon la revendication 1, caracterisé en ce que les premier, deuxième et troisième transistors sont du type ayant leur drain formé par une structure à caisson et oxyde de champ, les deux branches étant connectées à un même noeud de haute tension (N1) qui reçoit une haute tension (VPPl) dont le niveau maximum est de l'ordre de 10 volts, et le premier transistor (HT1) recevant sur sa grille un signal logique de commutation (IN).
3 Dispositif selon la revendication 1, caracterisé en ce que les premier, deuxième et troisième transistors sont du type à grille flottante, les deux branches étant connectées à un même noeud de haute tension (N1) qui reçoit une haute tension (Vpp1) dont le niveau maximum est de l'ordre de 6 volts, et le premier transistor (HT1) recevant sur sa grille un signal logique de commutation (IN).
4. Dispositif selon la revendication 1, caractérise en ce qu'au moins les deuxième et troisième transistors sont du type à grille flottante, la première branche étant connectée à un premier noeud de haute tension (N1) recevant une première haute tension (Vppl), deuxième branche étant connectée à un deuxième noeud de haute tension (N2) recevant une deuxième haute tension (Vpp2) de niveau inférieur à celui de la première haute tension.
5. Dispositif selon la revendication 4, caractérisé en ce que le premier transistor est un transistor du type ayant le drain formé par une structure à caisson et oxyde de champ.
6. Dispositif selon la revendication 4, caractérisé en ce que le premier transistor est un transistor du type grille flottante, le dispositif comprenant en outre un transistor MOS classique de type N (M1) connecté entre le premier transistor (HT1) et la masse pour recevoir sur sa grille un signal logique de commutation (IN).
7. Dispositif selon l'une quelconque des revendications 1 à 4, caractérisé en ce que le niveau maximum de la première haute tension (Vpp1) est de l'ordre de 10 volts, et celui de la deuxième haute tension (Vpp2) est de l'ordre de 6 volts.
8. Dispositif de commutation de haute tension du type translateur, en technologie MOS, selon la revendication 1, caractérisé en ce que les premier, deuxième et troisième transistors sont du type à grille flottante, les deux branches étant connectées à un même noeud de haute tension (N1) et en ce que la résistance (R) dans la première branche est réalisée par une première et une deuxième résistances (R1, R2) en série entre ledit noeud de haute tension (N1) et le point de connexion (A) de la première branche, la première branche comprenant en outre un transistor MOS classique de type N (M2) connecté entre le premier transistor (HT4) et la masse et en ce que la deuxième branche comprend en outre un quatrième transistor (HT5) de même type que les premier, deuxième et troisième transistors, ce quatrième transistor étant connecté entre le noeud de haute tension (N1) et ayant sa grille connecté au point milieu entre les deux résistances (R1, R2) de la première branche et le deuxième transistor (HT6) et un transistor MOS classique de type N (M3) connecté entre le troisième transistor (HT7) et la masse, les transistors MOS classique de chaque branche recevant sur leur grille, un signal logique de commutation (IN), et les premier et troisième transistors (HT4, HT7) ayant leur grille polarisée par le niveau de la tension d'alimentation logique.
9.Dispositif de commutation selon l'une quelconque des revendications 1 à 8 dans lequel le ou les transistors haute tension du type à grille flottante sont en outre jonction graduelle, au moins pour le drain.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9916818A FR2803456B1 (fr) | 1999-12-31 | 1999-12-31 | Commutateur de haute tension du type a translation de niveau en technologie mos |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9916818A FR2803456B1 (fr) | 1999-12-31 | 1999-12-31 | Commutateur de haute tension du type a translation de niveau en technologie mos |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2803456A1 true FR2803456A1 (fr) | 2001-07-06 |
| FR2803456B1 FR2803456B1 (fr) | 2003-01-17 |
Family
ID=9554122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9916818A Expired - Fee Related FR2803456B1 (fr) | 1999-12-31 | 1999-12-31 | Commutateur de haute tension du type a translation de niveau en technologie mos |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2803456B1 (fr) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437729C (zh) * | 2004-03-12 | 2008-11-26 | 新巨企业股份有限公司 | 变压器准位驱动电路 |
| US20150108340A1 (en) * | 2012-04-04 | 2015-04-23 | Hitachi High-Technologies Corporation | Switch circuit, mass spectrometer, and control method for switch circuit |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0703665A2 (fr) * | 1994-09-21 | 1996-03-27 | Nec Corporation | Circuit de décalage de niveau de tension |
| US5548147A (en) * | 1994-04-08 | 1996-08-20 | Texas Instruments Incorporated | Extended drain resurf lateral DMOS devices |
| US5580807A (en) * | 1991-12-06 | 1996-12-03 | Intel Corporation | Method of fabricating a high voltage MOS transistor for flash EEPROM applications having a uni-sided lightly doped grain |
| WO1997029544A1 (fr) * | 1996-02-12 | 1997-08-14 | Advanced Micro Devices, Inc. | Limiteurs de tension d'oxyde de grille pour circuits numeriques |
| WO1998042075A1 (fr) * | 1997-03-19 | 1998-09-24 | Honeywell Inc. | Circuit inverseur libre |
-
1999
- 1999-12-31 FR FR9916818A patent/FR2803456B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5580807A (en) * | 1991-12-06 | 1996-12-03 | Intel Corporation | Method of fabricating a high voltage MOS transistor for flash EEPROM applications having a uni-sided lightly doped grain |
| US5548147A (en) * | 1994-04-08 | 1996-08-20 | Texas Instruments Incorporated | Extended drain resurf lateral DMOS devices |
| EP0703665A2 (fr) * | 1994-09-21 | 1996-03-27 | Nec Corporation | Circuit de décalage de niveau de tension |
| WO1997029544A1 (fr) * | 1996-02-12 | 1997-08-14 | Advanced Micro Devices, Inc. | Limiteurs de tension d'oxyde de grille pour circuits numeriques |
| WO1998042075A1 (fr) * | 1997-03-19 | 1998-09-24 | Honeywell Inc. | Circuit inverseur libre |
Non-Patent Citations (1)
| Title |
|---|
| F. RÖSSLER: "Gesichtspunkte für den Entwurf integrierter MIS-Schaltungen", NACHRICHTENTECHNIK . ELEKTRONIK, vol. 25, no. 3, 1975, East Germany, pages 94 - 99, XP000946573 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100437729C (zh) * | 2004-03-12 | 2008-11-26 | 新巨企业股份有限公司 | 变压器准位驱动电路 |
| US20150108340A1 (en) * | 2012-04-04 | 2015-04-23 | Hitachi High-Technologies Corporation | Switch circuit, mass spectrometer, and control method for switch circuit |
| US9337822B2 (en) * | 2012-04-04 | 2016-05-10 | Hitachi High-Technologies Corporation | Switch circuit, mass spectrometer, and control method for switch circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2803456B1 (fr) | 2003-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2021585C (fr) | Circuit integre mos a tension de seuil ajustable | |
| EP0578526B1 (fr) | Circuit de commutation de haute tension | |
| EP0733961B1 (fr) | Générateur de courant de référence en technologie CMOS | |
| FR2787922A1 (fr) | Cellule memoire a programmation unique en technologie cmos | |
| FR2817413A1 (fr) | Dispositif de commutation d'une haute tension et application a une memoire non volatile | |
| FR2712421A1 (fr) | Circuit de commande d'une ligne de mots pour dispositif de mémoire à semi-conducteur. | |
| FR2958441A1 (fr) | Circuit pseudo-inverseur sur seoi | |
| EP1608069A2 (fr) | Procédé de commande d'un interrupteur analogique | |
| EP0788047B1 (fr) | Dispositif de référence de courant en circuit intégré | |
| FR2957449A1 (fr) | Micro-amplificateur de lecture pour memoire | |
| EP1073202B1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| EP0687967B1 (fr) | Source de courant stable en température | |
| FR2525014A1 (fr) | Systemes de distribution et de commande de haute tension integres | |
| EP0902437B1 (fr) | Circuit de génération d'une haute tension de programmation ou d'effacement d'un mémoire | |
| EP1073203B1 (fr) | Dispositif de commande d'un commutateur haute tension de type translateur | |
| FR2803456A1 (fr) | Commutateur de haute tension du type a translation de niveau en technologie mos | |
| EP2003650B1 (fr) | Cellule mémoire SRAM asymétrique à 4 transistors double grille | |
| EP0915562A2 (fr) | Amplificateur différentiel à transistor MOS | |
| FR2750240A1 (fr) | Generateur de reference de tension | |
| EP2977988B1 (fr) | Mémoire non volatile à résistance programmable | |
| EP1835374B1 (fr) | Dispositif et procédé d'adaptation du potentiel du substrat d'un transistor MOS | |
| FR3033076A1 (fr) | Memoire non volatile ayant un decodeur de ligne a polarite variable | |
| FR2495821A1 (fr) | Condensateur variable | |
| FR2759507A1 (fr) | Pompe de charge dans une technologie a double caisson | |
| FR3066323A1 (fr) | Memoire non volatile favorisant une grande densite d'integration |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20070831 |