JP3420606B2 - 高電圧発生装置 - Google Patents

高電圧発生装置

Info

Publication number
JP3420606B2
JP3420606B2 JP07853393A JP7853393A JP3420606B2 JP 3420606 B2 JP3420606 B2 JP 3420606B2 JP 07853393 A JP07853393 A JP 07853393A JP 7853393 A JP7853393 A JP 7853393A JP 3420606 B2 JP3420606 B2 JP 3420606B2
Authority
JP
Japan
Prior art keywords
voltage
high voltage
output
circuit
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07853393A
Other languages
English (en)
Other versions
JPH06276730A (ja
Inventor
順一 宮本
滋 渥美
寧夫 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP07853393A priority Critical patent/JP3420606B2/ja
Priority to KR1019940004965A priority patent/KR0161358B1/ko
Publication of JPH06276730A publication Critical patent/JPH06276730A/ja
Priority to US08/584,732 priority patent/US5642072A/en
Priority to US08/754,795 priority patent/US5898335A/en
Application granted granted Critical
Publication of JP3420606B2 publication Critical patent/JP3420606B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Read Only Memory (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Electrical Variables (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高電圧発生半導体装置
に係り、とくに、半導体装置などに組込まれる高電圧発
生回路の電位を安定させるリミッタの改良に関するもの
である。
【０００２】
【従来の技術】従来の単一電源で動作する半導体装置、
例えば、電気的に書込み可能な一括消去型不揮発性メモ
リ（Flash EEPROM(Electrically Erasable and Program
mableRead Only Memory) ）は高電圧発生装置を備えて
いる。この不揮発性メモリは、データの消去をデータ書
込みと同様に電気的に行う不揮発性メモリがＥＥＰＲＯ
Ｍであり、チップ内部の全メモリデータを一括して消去
するものがフラッシュＥＥＰＲＯＭである。ＥＥＰＲＯ
Ｍセルの消去／書込みには約２０Ｖ程度の高電圧が必要
であるが、消去／書込み動作時に流れるＦ−Ｎ（Fowlor
-Nordheim)電流は非常に小さいので、この高電圧源の電
流容量は小さい。したがって、ＥＥＰＲＯＭでは５Ｖか
ら２０Ｖを作るこの高電圧発生回路を内臓することも可
能であるので、ＥＰＲＯＭのように１２．５Ｖの高電圧
電源を外部に用意する必要がない。つまり、メモリが形
成されている半導体基板の外から見ると、ＥＥＰＲＯＭ
は、消去や書込みが半導体基板に形成された集積回路内
において単一の５Ｖで実施することが可能である。
【０００３】この様な単一電源で動作する半導体装置に
おいて使用される高電圧は、図９に示す高電圧発生手段
とリミッタ手段からなるシステムの高電圧発生装置によ
って形成される。外部から、例えば、５Ｖの電源電圧Ｖ
ccを高電圧発生手段１０に入力して電圧Ｖppを出力す
る。この出力電圧Ｖppを電位制限手段２０に入力して、
半導体装置に用いられる高電圧Ｖout を出力する。この
出力は、電位制限手段によって電位変動の影響が少なく
安定している。この高電圧発生手段の従来例の１つであ
るチャージポンプ回路を図７に示す。高電圧発生手段１
０はドレインとゲートを接続したＭＯＳトランジスタを
Ｎ＋１段直列接続したチャージポンプであり、Ｖcc＝５
ＶからＶpp〜２０Ｖを作ることができる。チャージポン
プは２相クロックΦ1 及びΦ2 によってＶccから電荷が
転送されて高電圧Ｖppを発生する。この高電圧発生手段
１０の出力電圧Ｖppを安定させるために通常は電位制限
手段２０としてリミッタ回路をその高電圧発生回路の出
力端に接続する。リミッタ回路は、例えば、１個又はそ
れ以上のダイオードが直列接続されて構成される。
【０００４】電圧を安定させるリミッタ回路を備えた高
電圧発生装置の従来例を図１０に示す。例えば、半導体
基板に形成された高電圧発生回路１に外部から５Ｖの電
源Ｖccが供給され約２０Ｖが出力される。この高電圧発
生回路１の出力端にリミッタ回路２が接続される。この
図ではダイオードとして５〜１０Ｖでブレークダウンす
るツェナーダイオードを用いる。高電圧発生回路の電流
（Ｉpp）の供給能力は例えば、リングオシレータの供給
する２相クロックΦ1 、Φ2 の電位Ｖ、リングオシレー
タの発振周波数ｆ及びコンデンサＣの容量の積ｆＣＶに
比例する。したがって、この電流Ｉpp（チャージポンプ
電流）を増加させるためには、リングオシレータの発振
周波数ｆを高くするか、出力電位Ｖを大きくするか、コ
ンデンサの容量Ｃを大きくすれば良い。
【０００５】
【発明が解決しようとする課題】前述のように、チャー
ジポンプ電流ＩppはｆＣＶに比例している。２相クロッ
クΦ1 、Φ2 はＶcc系の発振器、例えば、リングオシレ
ータで発生されるためにその出力電位ＶはＶccに等し
く、発振周波数ｆもＶccにほぼ比例するので、このチャ
ージポンプ電流Ｉppは、ほぼＶcc2 に依存することにな
る。図１１（ａ）にそのＩpp−Ｖcc曲線を示す。前述の
様に電流ＩppはＶcc2 に依存している。そして、電源電
圧Ｖcc自体半導体チップに構成されている種々の回路の
動作の影響を受けて変動する。図示の様に、電源電圧Ｖ
ccが５Ｖとすると、その値は例えば、±０．５Ｖは変動
するので、出力電流Ｉppは、それにしたがってかなり大
きく変化する。一方、図１１（ｂ）に示すようにツェナ
ーダイオードの内部抵抗によってブレークダウン電圧よ
り高いところでは、このダイオードにかかる入力電圧Ｖ
z は、ダイオードに流れる電流Ｉz に強く依存し、しか
も、この値は、半導体装置の製造プロセスのばらつきの
影響を受け易いことが知られている。その結果、本来安
定的に供給されなければならない高電圧Ｖppが、電源電
圧Ｖccに強く依存し、しかも半導体装置の製造プロセス
の影響を受け易く、半導体メモリの書込み／消去特性が
不安定になる一因となっていた。
【０００６】このように、ツェナー降伏を利用した定電
圧素子、ツェナーダイオードは、相当広い範囲に渡って
電圧が一定であるので、定電圧電源として用いることが
できる。また、ツェナーダイオードを用いた定電圧源
は、出力電流の最大値に制限があるが、このダイオード
にバイポーラトランジスタを並列接続してその出力電流
の過剰分をこのトランジスタから流してしまうことも知
られている。しかし、バイポ−ラトランジスタではベー
ス電流が入り込むのでコントロールが難しく、出力電流
の変動を十分少なくすることは困難であり、また、負電
圧電源を調整することはできない。また、例えば、ＥＥ
ＰＲＯＭなどのＭＯＳトランジスタを主体にした半導体
装置にバイポーラトランジスタを形成することは製造が
複雑になり高集積化されたＭＯＳ型半導体装置を形成す
るには不利であった。本発明は、このような事情により
成されたものであり、電源電圧Ｖccに依存しない安定な
高電圧Ｖppを発生する高電圧発生装置を提供する。
【０００７】
【課題を解決するための手段】本発明は、高電圧発生手
段から得られた高電圧を電位制限手段に入力し、その電
位制限手段の出力電圧を検知し、その情報をバイパス手
段に供給させることによって、電位制限手段の出力電流
の基準値を越える分をこのバイパス手段を介して外部に
流すことを特徴としている。即ち、本発明の高電圧発生
装置は、外部から電源電圧を入力することによって高電
圧を出力する高電圧発生手段と、前記高電圧発生手段の
出力電圧を入力して、この出力電圧の電位を制限し、出
力線に並列に接続され制限電圧以上の入力電圧を受けて
ブレーク電流乃至順方向電流を生じる電位制限手段と、
ブレーク電圧乃至順方向開始電圧で決まる所定電圧以上
の入力電圧が発生したときに前記電位制限手段に生じる
ブレーク電流乃至順方向電流の発生の有無を検知する電
圧検知手段と、出力端に並列に接続されるバイパス手段
とを具備し、前記バイパス手段は、前記電圧検知手段が
有意信号を生じたことを受けて動作することを第１の特
徴としている。また、電源電圧が入力される高電圧発生
回路と、一端が前記高電圧発生回路の出力端に接続され
たリミッタ回路と、一端が前記リミッタ回路に直列接続
され、他端が接地電位に接続された電流源又は抵抗と、
前記電流源又は抵抗の両端の電位差を検知する検知回路
と、前記検知回路により検知した電位差が供給され、前
記検知回路の出力電圧と所定値とを比較し、出力電圧が
所定値を越えた場合に動作する電流バイパス回路とを備
えていることを第２の特徴としている。
【０００８】前記電流バイパス回路は、ゲートが前記電
流源又は抵抗の一端に接続され、ドレインが前記高電圧
発生回路の出力端に接続されたＭＯＳＦＥＴからなり、
前記高電圧発生回路の出力が所定の電位に達して前記電
流源又は抵抗の電位差が基準値を越えた時に前記ＭＯＳ
ＦＥＴがオン状態になり、前記高電圧発生回路の出力電
流の内、所定の値を越えた分だけこのＭＯＳＦＥＴにバ
イパスさせることができる。前記検知回路は、前記電流
源又は抵抗の１つの入力とし、参照電位を他の入力と
し、出力が前記ＭＯＳＦＥＴのゲートに接続された差動
増幅器からなることができる。前記差動増幅器は、ＰＭ
ＯＳＦＥＴを入力とする１対のＣＭＯＳＦＥＴから構成
されたカレントミラー回路であることができる。前記参
照電位は、電源電圧が入力する負荷とこの負荷に直列接
続された定電流源又は抵抗から構成された参照電位生成
回路から生成されることができる。前記高電圧発生回路
の出力端と前記ＭＯＳＦＥＴのドレインの間には、デプ
レッション型ＭＯＳＦＥＴが挿入させることができる。
また、本発明の高電圧発生装置は、外部から電源電圧を
入力することによって供給電圧を出力する高電圧発生手
段と、前記高電圧発生手段の出力端子に接続され、その
電流電圧特性が所望の電圧付近で急激に変化し、前記高
電圧発生手段の出力電圧増加に対して単純増加する関数
で表現される電圧を出力する電位制限手段と、前記高電
圧発生手段の出力端子に接続され、前記高電圧発生手段
の出力が、前記所望の電圧を超えたとき、前記電位制限
手段の出力結果を受けて、前記高電圧発生手段の出力電
流を電位制限手段以外にバイパスするバイパス手段と、
参照電位を生成する参照電位生成手段と、前記電位制限
手段の出力を前記参照電位生成手段から出力される参照
電位と比較し、この結果によりバイパス手段を活性化す
る電圧比較手段とを具備したことを特徴としている。
【０００９】
【作用】電位制限手段の出力電圧を検知し、その情報を
バイパス手段に供給することによって、電位制限手段の
出力電流の基準値を越える分をバイパス手段を介して外
部に流す。また、リミッタ回路に直列接続した定電流源
又は抵抗の両端の電位差を検知し、その一端の電圧が定
電流源又は抵抗の所定の設定電流値Ｉcsを越えると、高
電圧発生回路の出力電流Ｉppの内の設定電流値を越える
分は電流バイパス回路を通して接地電位に流れるのでリ
ミッタ回路のダイオード電圧を所定の値に固定すること
ができる。
【００１０】
【実施例】 以下、本発明の実施例を図面を参照して説
明する。まず、図１の高電圧発生装置を示すブロック図
を参照して第１の実施例を説明する。半導体基板に形成
される高電圧発生装置は、高電圧発生手段、電位制限手
段、電圧検知手段及びバイパス手段からなるシステムに
よって形成される。外部から、例えば、５Ｖの電源電圧
Ｖccを高電圧発生手段１０に入力して電圧Ｖppを出力す
る。この出力電圧Ｖppを電位制限手段２０に入力して、
半導体基板内で用いられる高電圧Ｖout を出力する。電
位制限手段２０の出力は、電圧検知手段４０によって検
知され、その値がバイパス手段５０に供給される。そし
て、その結果により、出力電流Ｉppの基準値を越える変
動分は、バイパス手段５０から外部へ排出されるので、
この電位制限手段２０の出力は従来より電位変動の影響
が少なく安定している。
【００１１】次に、図２を参照して第２の実施例を説明
する。図は、安定化したリミッタ回路を備えた高電圧発
生装置を示す回路図である。例えば、電気的に書込み可
能な一括消去型不揮発性メモリは、高電圧発生回路を備
えている。不揮発性メモリはそのセルの消去／書込みに
は約２０Ｖ程度の高電圧が必要であるが、消去／書込み
動作時に流れるＦ−Ｎ電流は、非常に小さいので、この
高電圧源の電流容量は小さい。したがって、ＥＥＰＲＯ
Ｍでは、５Ｖから２０Ｖを作るこの高電圧発生回路を内
臓することも可能であるので、メモリが形成されている
半導体基板の外から見ると、ＥＥＰＲＯＭは、消去や書
込みが、半導体基板に形成された集積回路内において、
単一の５Ｖで構成することもできる。この高電圧発生回
路１はチャージポンプ回路からなり、その構造は、図７
に示す従来のものと同じである。チャージポンプ回路
は、ドレインとゲートを接続したＭＯＳトランジスタを
Ｎ＋１段直列接続してなり、ＭＯＳトランジスタのソー
スは、コンデンサＣのノード電極に接続される。そし
て、ＭＯＳトランジスタのゲートには駆動電圧が印加さ
れるコンデンサＣの電極に接続される。
【００１２】このチャージポンプは、例えば、リングオ
シレータにより発振周期を制御される駆動電圧Φ1 、Φ
2 で駆動される。即ち、この高電圧発生回路は、２相ク
ロックΦ1 及びΦ2 によってＶcc（５Ｖ）から電荷が転
送されて、高電圧Ｖpp（〜２０Ｖ）を発生させる。図２
では、この高電圧発生回路１の出力であるＶppを安定さ
せるために、リミッタ回路２を高電圧発生回路１の出力
端に接続する。リミッタ回路２は、１個又はそれ以上の
ツェナーダイオードが直列接続されて構成される。リミ
ッタ回路は、この構成のものに限らない。ダイオードや
ツェナーダイオードの他に、ＭＯＳトランジスタやこれ
らを組合わせた回路からなるリミッタとして普通に知ら
れているものを用いる。その他に順方向ダイオードを温
度補償を行うものなどが知られている。リミッタ回路２
には、直列に定電流源４が接続されている。定電流源４
にはデプレッション型ＭＯＳＦＥＴを用いる。高電圧発
生回路１の出力端にはリミッタ回路２に並列に電流バイ
パス回路５が接続される。電流バイパス回路５は、ＮＭ
ＯＳＦＥＴからなり、このＭＯＳＦＥＴ５のドレインに
過度の電圧が印加されるのを防ぐために前記出力端とＭ
ＯＳＦＥＴ５との間にデプレッション型ＭＯＳＦＥＴ６
を挿入する。
【００１３】ＭＯＳＦＥＴ５のゲートは、リミッタ回路
２と定電流源４との間に接続され、定電流源４の一端の
電圧７を検知できるようになっている。ここで、定電流
源４の設定電流値Ｉcsを設定する。高電圧発生回路１の
出力電流Ｉppがこの設定電流値Ｉcsより小さいと、定電
流源４の電圧７は電流バイパス回路のＮＭＯＳＦＥＴ５
のしきい値電圧（Ｖth）より十分低くなるので、この電
圧７によってＮＭＯＳＦＥＴ５は、オンしない。しか
し、この出力電流Ｉppが、前記設定電流値Ｉcsより大き
くなると、定電流源４の一端の電圧７は急激に上昇し、
その結果ＮＭＯＳＦＥＴ５はオンする。したがって、こ
の出力電流Ｉppの前記設定電流値Ｉcsを越える分は、全
てデプレッション型ＭＯＳＦＥＴ６とＮＭＯＳＦＥＴ５
を通って接地電位に流れる。そのため、リミッタ回路の
ツェナーダイオード２を流れる電流は、常に図１１
（ｂ）に示す一定の電流Ｉcsにバイアスされ、その電圧
は、常にＶL に固定される。また、設定電流値Ｉcsを十
分低い値に抑えれば、抵抗の効果は見えず、プロセスば
らつきによる影響も低く抑えられる。ここに用いた高電
圧発生回路１が図１の高電圧発生手段２０に相当し、リ
ミッタ回路２が電位制限手段２０に相当する。
【００１４】定電流源４及び定電流源４の一端の電圧７
を検知するゲートを備えたＭＯＳＦＥＴ５が電圧検知手
段４０を構成し、前記ＭＯＳＦＥＴ５自体がバイパス手
段５０を構成している。前述のデプレッション型ＭＯＳ
ＦＥＴ６は、電流バイパス回路に必ずしも必須の構成要
素ではないが、電流バイパス回路のＮＭＯＳＦＥＴ５の
ドレインに過度な電圧が印加されるのを防止するのでこ
の回路に組込むことは有利である。この実施例は、各回
路の構成素子が少なくて済むという利点はあるが、定電
流源４にかかる電圧７の変化に対するデプレッション型
ＭＯＳＦＥＴ６及びＮＭＯＳＦＥＴ５を流れる電流ＩD
の応答が二乗特性になるので、高電圧発生回路１の出力
電圧ＶppのＶcc依存性が全く無くなるわけではない。
【００１５】次に、図３を参照して第３の実施例を説明
する。この実施例の各回路の構成素子の数は増加する
が、高電圧発生回路１の出力電圧ＶppのＶcc依存性が改
良されることに特徴がある。リミッタ回路と定電流源は
図２と同じ構成である。即ち、リミッタ回路２は、１個
又は複数のツェナーダイオードを複数個直列接続してな
り、高電圧発生回路１の出力端に接続される。定電流源
４は、デプレッション型ＭＯＳＦＥＴからなり、リミッ
タ回路２と直列に接続される。電流バイパス回路５は、
ＮＭＯＳＦＥＴからなり、高電圧発生回路１の出力端
に、リミッタ回路２に並列に接続される。電流バイパス
回路５のＭＯＳＦＥＴのドレインに過度の電圧が印加さ
れるのを防ぐために前記出力端とＭＯＳＦＥＴ５との間
にデプレッション型ＭＯＳＦＥＴ６を挿入する。第１の
実施例では、ＭＯＳＦＥＴ５のゲートがリミッタ回路２
と定電流源４との間に接続され、定電流源４の一端の電
圧７を検知できるようになっているが、ここでは、リミ
ッタ回路２と定電流源４との間及びＮＭＯＳＦＥＴ５の
ゲート間に差動増幅器９が定電流源４の一端の電圧７を
検知する電流検知回路として挿入されている。
【００１６】この定電流源４の一端の電圧７は、この差
動増幅器９のプラス側に入力され、そのマイナス側には
参照電位３が入力される。差動増幅器９の出力は、ＮＭ
ＯＳＦＥＴ５のゲートに入力されている。参照電位３
は、負荷１２とこの負荷に直列に接続された定電流源１
１で構成された参照電位生成回路１３で形成される。負
荷１２は、例えば、ゲートが接地されたＰＭＯＳＦＥＴ
からなり、ＰＭＯＳＦＥＴ１２のドレインはデプレッシ
ョン型ＭＯＳＦＥＴ６のゲートと接続している。この参
照電位生成回路１３の定電流源１１は、デプレッション
型ＭＯＳＦＥＴから構成され、そのドレインが差動増幅
器９のマイナス側に接続されている。この参照電位生成
回路１３には外部から電源電圧Ｖccが印加されて参照電
位３を生成している。高電圧発生回路１によって電源電
圧Ｖccから出力電圧Ｖppを形成する場合において、出力
電圧Ｖppが、所望の電圧まで昇圧されず、その結果、差
動増幅器９のプラス側に入力される定電流源４の一端の
電圧７が、マイナス側に入力される参照電位３より低け
れば、定電流源４の電圧は、ＮＭＯＳＦＥＴ５のしきい
値電圧（Ｖth）より十分低いので、ＮＭＯＳＦＥＴ５は
オンしない。
【００１７】出力電圧Ｖppが所望の電圧まで昇圧され、
差動増幅器９のプラス側に入力される定電流源４の一端
の電圧７がマイナス側に入力される参照電位３より大き
く、電流源４を流れる電流が参照電位生成回路の定電流
源１１より大きくなった瞬間に、ＮＭＯＳＦＥＴ５はオ
ンし、電流ＩD が流れる。このネガティブフィードバッ
ク回路によりリミッタ回路２のツェナーダイオードは、
一定電流にバイアスされ、その結果、高電圧発生回路１
の出力電圧Ｖppはその出力電流Ｉppによらず一定に保た
れる。この差動増幅器を用いるこの実施例では、リミッ
タ回路２のツェナーダイオードのバイアス電流値は十分
低いことが望ましい。差動増幅器に入力される電圧は、
電源電圧Ｖcc以下の増幅器の感度の良い領域に設定可能
であり、また、出力電圧もＮＭＯＳＦＥＴ５のしきい値
電圧Ｖth程度なので、電源電圧Ｖccより低い。つまり、
差動増幅器の動作範囲は、電源電圧Ｖcc以下で良く、高
耐圧の電源系で回路を構成する必要がない。このため、
素子の占有面積が少なく、高性能の素子で構成すること
が可能である。しかも、この高電圧発生装置における電
圧を検知する能力は、図２のものより優れており、検知
結果のフィードバックも早い。また、参照電位生成回路
１３は、電源電圧Ｖccを利用することができるので構造
が簡単にできる。
【００１８】次に、図４を参照して第４の実施例を説明
する。第３の実施例では、定電流源の両端の電位差を検
知し、その情報を高電圧発生回路の出力電流をバイパス
させる電流バイパス回路に供給されるものとして差動増
幅器を用いているが、この実施例では、この差動増幅器
の中で簡単な構造を有するカレントミラー回路を用いて
いる。図４はその回路図である。この実施例では、ＣＭ
ＯＳ構造のカレントミラーを用いているが、これを２段
構成としてその感度を上げることができる。この他に、
図５のように図３の差動増幅器を幾つか組合わせた増幅
器を用いることもできる。ここに用いた高電圧発生回路
１が図１の高電圧発生手段２０に相当し、リミッタ回路
２が電位制限手段２０に相当する。定電流源４及びこれ
に繋がる差動増幅器９が電圧検知手段４０を構成し、前
記ＭＯＳＦＥＴ５がバイパス手段５０を構成している。
【００１９】差動増幅器は、前述の様に電源電圧Ｖcc以
下で動作し、しかも接地電位に近い所で動作させる必要
があるので、このカレントミラー回路は、図に示す様に
入力部分がＰ型ＭＯＳＦＥＴになっている。定電流源
は、前述の実施例では、デプレッション型ＮＭＯＳＦＥ
Ｔで構成しているが、エンハンスメント型ＮＭＯＳＦＥ
Ｔを用い、そのゲートに中間電位を与えて５極管領域で
動作させる構造（図６）のものを用いることができる。
以上、前記実施例では正電源から正の高電圧を発生させ
ていたが、この高電圧発生装置がＮＭＯＳＦＥＴを用い
たものであるからであり、この高電圧発生装置におい
て、ＮＭＯＳＦＥＴをＰＭＯＳＦＥＴに変え、ＰＭＯＳ
ＦＥＴをＮＭＯＳＦＥＴに変えれば、負の高電圧を発生
させることができる。
【００２０】図８に負電位発生回路を用いた高電圧発生
装置の実施例を説明する。上記のようにここで使用する
ＭＯＳＦＥＴは、負電位発生回路１の様にデプレッショ
ン型でもエンハンスメント型でもＰ型を用いている。と
くに不揮発性メモリでは、高集積化にともない半導体チ
ップ内で正負の電圧を発生するケースが増加するといわ
れており、本発明の高電圧発生装置は、これらの要求に
十分答えられる。また、この実施例では、定電流源を用
いて説明したが、これを抵抗に置換えることもできる。
しかし、半導体装置においては、現状では抵抗に半導体
基板の拡散領域を使用している。この構造の抵抗は、比
較的抵抗値が低いので所定の抵抗値を得るには大きい面
積が必要であり、半導体装置の高集積化、微細化に有利
ではない。また、この抵抗は半導体基板の一部に形成さ
れるので、基板バイアスの影響を受けることが多い。し
たがって、例えば、抵抗材料にポリシリコンやアモルフ
ァスシリコンを用いれば、面積を大きくすることがな
く、しかも基板バイアスの影響もなく抵抗を形成するこ
とができる。以上のように、本発明の高電圧発生装置か
ら電源電圧に影響されない安定した出力電圧が得られる
と共に、この高電圧発生装置を半導体基板に組込むこと
によって小形化され、かつ、単一電源で動作する半導体
装置を容易に得ることが可能になる。
【００２１】
【発明の効果】リミッタ回路などの電位制限手段の出力
電圧を検知し、その情報をバイパス手段に供給すること
によって、電位制限手段の出力電流の基準値を越える分
をこのバイパス手段を介して外部に流すので、電源電圧
Ｖccからこれに依存しない安定な高電圧Ｖppを生成させ
ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の高電圧発生装置のブロ
ック図。
【図２】第２の実施例の高電圧発生装置の回路図。
【図３】第３の実施例の高電圧発生装置の回路図。
【図４】第４の実施例の高電圧発生装置に用いる差動増
幅器の回路図。
【図５】本発明の実施例の高電圧発生装置に用いる差動
増幅器の回路図。
【図６】本発明の実施例の高電圧発生装置に用いる定電
流源の回路図。
【図７】本発明の実施例の負電圧を発生させる高電圧発
生回路の回路図。
【図８】本発明の実施例に用いる高電圧発生装置の回路
図。
【図９】従来の高電圧発生装置のブロック図。
【図１０】従来の高電圧発生装置の回路図。
【図１１】従来のリミッタ回路を説明する特性図。
【符号の説明】
１ 高電圧発生回路 ２ リミッタ回路 ３ 参照電位 ４、１１ 定電流源 ５ 電流バイパス回路（ＭＯＳＦＥＴ） ６ デプレッション型ＭＯＳＦＥＴ ７ 定電流源の一端の電位 ９ 差動増幅器 １０ 高電圧発生手段 １２ ＰＭＯＳＦＥＴ １３ 参照電位生成回路 ２０ 電位制限手段 ４０ 電圧検知手段 ５０ バイパス手段
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−21112（ＪＰ，Ａ) 特開 昭64−64556（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/07

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 外部から電源電圧を入力することによっ
    て高電圧を出力する高電圧発生手段と、 前記高電圧発生手段の出力電圧を入力して、この出力電
    圧の電位を制限し、出力線に並列に接続され制限電圧以
    上の入力電圧を受けてブレーク電流乃至順方向電流を生
    じる電位制限手段と、ブレーク電圧乃至順方向開始電圧で決まる所定電圧以上
    の入力電圧が発生したときに前記電位制限手段に生じる
    ブレーク電流乃至順方向電流の発生の有無 を検知する電
    圧検知手段と、出力端に並列に接続される バイパス手段とを具備し、前記バイパス手段は、前記電圧検知手段が有意信号を生
    じたことを受けて動作する ことを特徴とする高電圧発生
    装置。
  2. 【請求項２】 電源電圧が入力される高電圧発生回路
    と、一端が前記高電圧発生回路の出力端に接続されたリ
    ミッタ回路と、一端が前記リミッタ回路に直列接続さ
    れ、他端が接地電位に接続された電流源又は抵抗と、 前記電流源又は抵抗の両端の電位差を検知する検知回路
    と、 前記検知回路により検知した電位差が供給され、前記検
    知回路の出力電圧と所定値とを比較し、出力電圧が所定
    値を越えた場合に動作する電流バイパス回路とを備えて
    いることを特徴とする高電圧発生装置。
  3. 【請求項３】 前記電流バイパス回路は、ゲートが前記
    電流源又は抵抗の一端に接続され、ドレインが前記高電
    圧発生回路の出力端に接続されたＭＯＳＦＥＴからな
    り、前記高電圧発生回路の出力が所定の電位に達して前
    記電流源又は抵抗の電位差が基準値を越えた時に前記Ｍ
    ＯＳＦＥＴがオン状態になり、前記高電圧発生回路の出
    力電流の内、所定の値を越えた分だけこのＭＯＳＦＥＴ
    にバイパスさせることを特徴とする請求項２に記載の高
    電圧発生装置。
  4. 【請求項４】 前記検知回路は、前記電流源又は抵抗の
    １つの入力とし、参照電位を他の入力とし、出力が前記
    ＭＯＳＦＥＴのゲートに接続された差動増幅器からなる
    ことを特徴とする請求項３に記載の高電圧発生装置。
  5. 【請求項５】 前記差動増幅器は、ＰＭＯＳＦＥＴを入
    力とする１対のＣＭＯＳＦＥＴから構成されたカレント
    ミラー回路からなることを特徴とする請求項４に記載の
    高電圧発生装置。
  6. 【請求項６】 前記参照電位は、電源電圧が入力する負
    荷とこの負荷に直列接続された定電流源又は抵抗から構
    成された参照電位生成回路から生成されることを特徴と
    する請求項４又は請求項５に記載の高電圧発生装置。
  7. 【請求項７】 前記高電圧発生回路の出力端と前記ＭＯ
    ＳＦＥＴのドレインの間には、デプレッション型ＭＯＳ
    ＦＥＴが挿入されていることを特徴とする請求項３乃至
    請求項６のいずれかに記載の高電圧発生装置。
  8. 【請求項８】 外部から電源電圧を入力することによっ
    て供給電圧を出力する高電圧発生手段と、前記高電圧発生手段の出力端子に接続され、その電流電
    圧特性が所望の電圧付近で急激に変化し、前記高電圧発
    生手段の出力電圧増加に対して単純増加する関数で表現
    される電圧を出力する 電位制限手段と、前記高電圧発生手段の出力端子に接続され、前記高電圧
    発生手段の出力が、前記所望の電圧を超えたとき、前記
    電位制限手段の出力結果を受けて、前記高電圧発生手段
    の出力電流を電位制限手段以外にバイパスする バイパス
    手段と、 参照電位を生成する参照電位生成手段と、 前記電位制限手段の出力を前記参照電位生成手段から出
    力される参照電位と比較し、この結果によりバイパス手
    段を活性化する電圧比較手段とを具備したことを特徴と
    する高電圧発生装置。
JP07853393A 1993-03-15 1993-03-15 高電圧発生装置 Expired - Fee Related JP3420606B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP07853393A JP3420606B2 (ja) 1993-03-15 1993-03-15 高電圧発生装置
KR1019940004965A KR0161358B1 (ko) 1993-03-15 1994-03-14 고전압 발생 장치
US08/584,732 US5642072A (en) 1993-03-15 1996-01-11 High voltage generator circuit
US08/754,795 US5898335A (en) 1993-03-15 1996-11-21 High voltage generator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07853393A JP3420606B2 (ja) 1993-03-15 1993-03-15 高電圧発生装置

Publications (2)

Publication Number Publication Date
JPH06276730A JPH06276730A (ja) 1994-09-30
JP3420606B2 true JP3420606B2 (ja) 2003-06-30

Family

ID=13664556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07853393A Expired - Fee Related JP3420606B2 (ja) 1993-03-15 1993-03-15 高電圧発生装置

Country Status (3)

Country Link
US (2) US5642072A (ja)
JP (1) JP3420606B2 (ja)
KR (1) KR0161358B1 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0179551B1 (ko) * 1995-11-01 1999-04-15 김주용 고전위 발생기
JP3245037B2 (ja) * 1996-02-05 2002-01-07 株式会社東芝 半導体集積回路装置
DE69631518D1 (de) * 1996-04-30 2004-03-18 St Microelectronics Srl Vorspannungsschaltung für UPROM-Zellen mit niedriger Versorgungsspannung
JP2988387B2 (ja) * 1996-08-20 1999-12-13 日本電気株式会社 半導体装置
AU5382998A (en) * 1996-12-23 1998-07-17 Aplus Integrated Circuits, Inc. Precise medium voltage, high current charge pump system
JP3378457B2 (ja) * 1997-02-26 2003-02-17 株式会社東芝 半導体装置
JP3904282B2 (ja) * 1997-03-31 2007-04-11 株式会社ルネサステクノロジ 半導体集積回路装置
KR100466937B1 (ko) * 1997-04-17 2005-04-06 삼성전자주식회사 반도체메모리장치
KR100256226B1 (ko) * 1997-06-26 2000-05-15 김영환 레퍼런스 전압 발생 장치
FR2770004B1 (fr) * 1997-10-20 2000-01-28 Sgs Thomson Microelectronics Generateur de courant constant precis
JP3280623B2 (ja) * 1998-08-11 2002-05-13 沖電気工業株式会社 チャージポンプ回路の駆動制御回路
US6222716B1 (en) 1999-03-29 2001-04-24 Justin Chiang Power line protection devices and methods for providing overload protection to multiple outputs
US6037622A (en) * 1999-03-29 2000-03-14 Winbond Electronics Corporation Charge pump circuits for low supply voltages
KR100621611B1 (ko) * 1999-05-10 2006-09-06 삼성전자주식회사 반도체 장치의 고전압 발생 회로
KR100387266B1 (ko) * 1999-12-28 2003-06-11 주식회사 하이닉스반도체 전압제어회로
JP3943790B2 (ja) * 2000-02-24 2007-07-11 株式会社東芝 負電位検知回路及びこの負電位検知回路を備えた半導体記憶装置
KR100351932B1 (ko) * 2000-05-30 2002-09-12 삼성전자 주식회사 반도체 메모리 장치의 전압 감지 회로
KR100352907B1 (ko) * 2000-11-23 2002-09-16 삼성전자 주식회사 집적 회로 장치용 승압 회로
US20020125507A1 (en) * 2001-03-07 2002-09-12 Washburn James Ray Interruptable high-voltage current limiter suitable for monolithic integration
JP2002324858A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 不揮発性半導体記憶装置、そのデータ消去方法、情報処理装置および不揮発性記憶装置システム
JP2003228987A (ja) * 2002-02-01 2003-08-15 Seiko Instruments Inc 半導体記憶装置
JP3864864B2 (ja) * 2002-07-11 2007-01-10 株式会社デンソー クランプ回路
US6828851B1 (en) * 2002-10-31 2004-12-07 National Semiconductor Corporation Constant voltage charge-pump circuit with feedback
FR2847717B1 (fr) * 2002-11-26 2005-02-11 St Microelectronics Sa Circuit limiteur de tension, notamment pour pompe de charge
US6999739B2 (en) * 2002-12-05 2006-02-14 Agilent Technologies, Inc. Stacked FET receiver method and apparatus
JP4274786B2 (ja) * 2002-12-12 2009-06-10 パナソニック株式会社 電圧発生回路
US20040207459A1 (en) * 2003-03-07 2004-10-21 Synqor, Inc. Charge pump bypass
KR100560945B1 (ko) * 2003-11-26 2006-03-14 매그나칩 반도체 유한회사 온-칩 기준전압 발생장치를 구비하는 반도체 칩
US7649402B1 (en) * 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
KR100587683B1 (ko) * 2004-06-07 2006-06-08 삼성전자주식회사 불휘발성 반도체 메모리 장치에서의 고전압 발생회로
US7372318B2 (en) * 2004-07-26 2008-05-13 Honeywell International Inc. Precision, low drift, stacked voltage reference
FR2878986B1 (fr) * 2004-12-08 2007-04-27 Atmel Corp Principe de regulation de puissance d'une sortie a haute tension dans des dispositifs de circuits integres
KR100748553B1 (ko) * 2004-12-20 2007-08-10 삼성전자주식회사 리플-프리 고전압 발생회로 및 방법, 그리고 이를 구비한반도체 메모리 장치
US7256640B2 (en) * 2005-01-03 2007-08-14 Stmicroelectronics S.R.L. Multi-stage charge pump voltage generator with protection of the devices of the charge pump
US7733160B2 (en) * 2007-01-29 2010-06-08 Seiko Epson Corporation Power supply circuit, display driver, electro-optical device, and electronic instrument
US8035440B2 (en) * 2008-04-15 2011-10-11 Texas Instruments Incorporated Multistage charge pumps with diode loss compensation
US20110018616A1 (en) * 2009-07-22 2011-01-27 Kontel Data System Limited Charge pump circuit
KR101096257B1 (ko) * 2009-08-28 2011-12-22 주식회사 하이닉스반도체 온도센서
US8692608B2 (en) * 2011-09-19 2014-04-08 United Microelectronics Corp. Charge pump system capable of stabilizing an output voltage
FR2994750B1 (fr) * 2012-08-23 2015-12-11 St Microelectronics Rousset Alimentation d'une charge a potentiel flottant
JP2014179147A (ja) * 2013-03-15 2014-09-25 Renesas Electronics Corp メモリモジュール、メモリモジュールを備えるマイクロコンピュータ、および半導体装置
JP2016136681A (ja) * 2015-01-23 2016-07-28 エスアイアイ・セミコンダクタ株式会社 スイッチ回路
CN107968566B (zh) * 2017-12-20 2020-04-07 上海艾为电子技术股份有限公司 一种电源转换电路
US10826388B2 (en) * 2018-12-11 2020-11-03 Texas Instruments Incorporated Charge pump circuits

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3829717A (en) * 1973-01-29 1974-08-13 Ford Motor Co Reference voltage compensation for zener diode regulation circuit
US4656369A (en) * 1984-09-17 1987-04-07 Texas Instruments Incorporated Ring oscillator substrate bias generator with precharge voltage feedback control
JPS63308794A (ja) * 1987-06-10 1988-12-16 Mitsubishi Electric Corp 基板バイアス回路
JPH02215154A (ja) * 1989-02-16 1990-08-28 Toshiba Corp 電圧制御回路
US5079455A (en) * 1990-07-11 1992-01-07 Northern Telecom Limited Surge current-limiting circuit for a large-capacitance load
FR2676870B1 (fr) * 1991-05-24 1994-12-23 Sgs Thomson Microelectronics Structure de protection dans un circuit cmos contre le verrouillage.
DE4130191C2 (de) * 1991-09-30 1993-10-21 Samsung Electronics Co Ltd Konstantspannungsgenerator für eine Halbleitereinrichtung mit kaskadierter Auflade- bzw. Entladeschaltung

Also Published As

Publication number Publication date
JPH06276730A (ja) 1994-09-30
KR0161358B1 (ko) 1999-02-01
US5642072A (en) 1997-06-24
US5898335A (en) 1999-04-27
KR940022550A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
JP3420606B2 (ja) 高電圧発生装置
US5838188A (en) Reference voltage generation circuit
JP3802239B2 (ja) 半導体集積回路
KR100285184B1 (ko) 승압 회로 및 반도체 기억 장치
JP5072731B2 (ja) 定電圧昇圧電源
JP2860308B2 (ja) Ｍｏｓ集積回路の閾値を調整する方法
JP3247402B2 (ja) 半導体装置及び不揮発性半導体記憶装置
US6710634B2 (en) Power on reset circuit
US6075404A (en) Substrate biasing circuit and semiconductor integrated circuit device
KR900004725B1 (ko) 전원전압 강하회로
US4874967A (en) Low power voltage clamp circuit
US8471537B2 (en) Low power high voltage regulator for non-volatile memory device
JP3940485B2 (ja) 基準電圧発生回路
KR20010098553A (ko) 차동 증폭기 회로
JP3323119B2 (ja) 半導体集積回路装置
KR0141466B1 (ko) 내부 강압회로
JPH1011987A (ja) 中間電圧発生回路及びこれを有する不揮発性半導体メモリ
JP2000155617A (ja) 内部電圧発生回路
US6559710B2 (en) Raised voltage generation circuit
US7348833B2 (en) Bias circuit having transistors that selectively provide current that controls generation of bias voltage
US5986936A (en) Circuit for the generation of a high voltage for the programming or erasure of a memory
US6498737B1 (en) Voltage regulator with low sensitivity to body effect
US6559709B2 (en) Low-consumption charge pump for a nonvolatile memory
US6677801B2 (en) Internal power voltage generating circuit of semiconductor device
US6643207B2 (en) High-voltage detection circuit for a semiconductor memory

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080418

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090418

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100418

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees