CN1976228A - 减少泄漏功率和提高电路性能的电路配置和方法 - Google Patents

Abstract

本发明公开了减少泄漏功率和提高电路性能的电路配置(1)，包括三个电位，其中在第三电位(4)和第二电位或第一电位(3)之间配置二极管(2)以获得第三电位(4)的电位降，在第三电位(4)和第二电位之间或第三电位(4)和第一电位(3)之间配置与所述二极管(2)并联的开关(5)，以改变第三电位(4)相对于第一电位(3)或第二电位的电位降，其改变的大小为所述二极管(2)的电压降，其中所述开关(5)包括具有宽晶体管沟道的晶体管。进一步，本发明还公开了通过利用所述电路配置(1)减少泄漏功率和提高电路性能的方法。

Description

减少泄漏功率和提高电路性能的电路配置和方法

技术领域

本发明涉及减少泄漏功率和提高电路性能的电路配置，此电路配置包括第一电位、第二电位以及位于第一和第二电位之间的第三电位，其中所述第三电位相对于第一或第二电位具有可变的电位降，其中将要提供可变输入电压的电路被配置在第三电位和第一或第二电位之间。

背景技术

芯片设计的现代技术，例如，处理器或计算机电路设计，都存在诸如动态功率损耗这样的高的泄漏电流。

为了减少处理器和/或计算机设备中的功率损耗，从触发特定电路的时钟信号切断实际上并没有使用的所述特定电路(时钟选通)是众所周知的。例如处理器中一部分时序网络的电路就是时钟选通的电路。

更进一步，从输入电压切断特定电路(功率选通)也是众所周知的。众所周知，为了实现功率选通，采用上端设备和/或下端设备将特定电路从输入电压和/或地切断。上端设备被配置在高电位和电路之间，而下端设备被配置在诸如地的低电位和电路之间。除了其它功能，上端设备和/或下端设备的应用显著地减少了泄漏，因为其将特定电路从它们的输入端切断。随着泄漏被几乎消除，特定电路的内部状态也丢失了。由于重启所述电路时必须首先恢复电路在被从输入电压切断前的内部状态，这种解决方法的一个缺陷就是当重启所述电路时需要重要的死区时间。更进一步，电流的突然变化将会导致馈电网的大的尖峰。上述解决方法只能应用在具有相对低的切断和重新连接的频率的电路。

泄漏电流大部分为栅极和亚阈值漏电流，它们都是输入电压的强函数。图4中显示了以输入电压Vdd的函数描述将输入电压Vdd分别减少ΔVdd时泄漏功率的相对减少量的图表，Vdd的减少量在ΔVdd＝0.2V和ΔVdd＝0.4V之间时，泄漏将以因数2-5减少。利用以上原理，采用附加电源给特定电路(虚拟地)提供能改变的输入电压，这也是众所周知的。这样做，电路可以处于三个能想象到的模式：功率模式，其中电路被提供全部的输入电压；休眠模式，其中电路被提供较低的输入电压并且其内部状态被保持；静止模式，其中电路从输入电压切断，并且内部状态丢失。

由此，节约输入电压最有效的方法是关断芯片。但是，为了得到更好的电路电压性能，优选芯片上(on-chip)方法。

图3示出了根据芯片上方法的已知的电路配置。

图3a)中示出了利用控制信号cntl在休眠模式和功率模式之间切换的下端设备99。由此，在代表地110的电位和用作虚拟地111的电位之间具有两条并联的电路通道100，用于将要提供可变输入电压的电路。需要三个晶体管120，一个晶体管121设置在第一电路通道101中，两个晶体管122和123串联设置在第二电路通道102中。控制信号cntl或者导通设置在第一电路通道101中的晶体管121，或者导通设置在第二电路通道102中的晶体管123。

通过导通第一晶体管，虚拟地111的电位相对于地具有与晶体管121导通时的电压降相同的电位降110。如果控制信号cntl没有导通晶体管121，它导通电路通道102中的晶体管123。因此，流过晶体管122和123的电流在地110和虚拟地111之间形成与晶体管121和122导通时的电压降的总和相等的电位降。图3a)中的电路配置不能切换到静止模式。功率和休眠模式之间的电位降相对较高，由于要保持电路的内部状态，休眠模式中的电压和功率模式中的电压的关系必须保持在特定水平，从而此配置只能用于在功率模式时需要相对高的电压的电路。这相对高的电位降在功率和静止模式之间切换时还会导致相对高的电压尖峰和与切换的电压的平方成正比的高能量损耗。因此，图3a)中的电路配置不能用于在功率模式以相对低的输入电压运行的以及在功率和休眠模式之间需要相对低的电位降以保持由此电路配置供电的电路的内部状态的现代处理器结构。图3a)中的电路配置的另一个缺陷是控制信号cntl本身将在电路配置中导致相对高的功率损耗，这是由于控制信号cntl需要切换两个晶体管。由于电路配置本身的控制信号cntl的功率损耗，经常地在功率模式和休眠模式之间切换将会破坏由此电路配置供电的电路的功率节约。

图3b)示出了采用三个独立的控制信号sel0，sel1，sel2以在静止模式、休眠模式和功率模式之间切换的上端设备98。由此，在代表输入电压Vdd的电位和用作虚拟输入电压Vdd的电位之间，设置了三条并联电路通道100，用于将要提供可变输入电压的电路。需要六个晶体管120，一个晶体管124被设置在第一电路通道103中，两个晶体管125和126被串联设置在第二电路通道104中，以及三个晶体管127，128和129被设置在第三电路通道105中。每个控制信号sel0，sel1，sel2单独地导通设置在电路通道103，104和105中的一个晶体管124，126和129。

通过这种方式，利用虚拟输入电压Vdd将电路设置在功率模式、两个不同深度的休眠模式和在没有一个晶体管导通时的静止模式下是可能的。图3b)中的电路配置的缺陷是它只能应用于需要相对高的输入电压的电路，这是由于在可切换的不同模式之间的电位降大大降低了虚拟电位，导致寄存器的内部状态丢失，并不可能保持状态。图3b)中的电路配置的另一个缺陷是在不同模式之间的切换所导致的功率损耗相对较高，这是由于三个控制信号sel0，sel1，sel2需要在各个模式之间切换，每次切换都导致功率损耗。

根据现有技术的公开的电路配置的不利之处在于在不同模式之间切换需要大量的相对大的晶体管。这导致用于切换这些晶体管的控制信号的高功率损耗。对于频繁的状态转换，在减小的虚拟输入电压下循环的平衡数太大。更进一步，由于功率模式、休眠模式和可能得到的静止模式之间的电位降大大降低了虚拟电位，导致寄存器的内部状态丢失，并不可能保持状态，此电路配置不能应用于基于相对低的输入电压的现代处理器结构。

发明内容

本发明的一个目的是提供一种可以减少功率损耗、提高性能的改进的电路配置以及提高作为此电路配置的一部分的电路的性能、减少电路的功率损耗的方法。

本发明的第一目的是通过减少泄漏功率和提高电路性能的电路配置实现的，此电路配置包括第一电位、第二电位以及位于第一和第二电位之间的第三电位，其中所述第三电位相对于第一或第二电位具有可变电位降，其中将要提供可变输入电压的电路配置在所述第三电位和所述第一电位之间或所述第三电位和所述第二电位之间，其中在所述第三电位和所述第二或第一电位之间配置二极管以获得所述第三电位的电位降。在第三电位和第二电位之间或第三电位和第一电位之间配置与所述二极管并联的开关，以改变第三电位相对于第一或第二电位的电位降，其改变的大小为所述二极管的电位降。所述开关包括具有宽晶体管沟道的晶体管。这样的晶体管具有很低的电压降，因此，当开关跨接二极管时，在第三电位和第二电位之间或第三电位和第一电位之间的电压降-取决于第三电位通过二极管和晶体管连接到哪个电位上-很低。如果二极管没有被开关跨接，由第三电位的电位降导致的输入电压的电压降对于显著地减少所述电路的泄漏功率来说足够大，而对于在休眠模式时保持所述电路的内部状态来说足够小。进一步，由于它只取决于二极管或与之具有相同的电气行为的任何其他器件的材料组合，从而由二极管导致的电位降能够适用于相对低的输入电压。

通过只采用一个与二极管并联配置的开关，由于只有一个开关需要切换，因此由于开关切换的功率损耗被最小化了。

当大电流流过晶体管时，具有宽晶体管沟道的晶体管也具有可以忽略的电压降。至今，在用于在具有高电位差的不同输入电压之间切换的电路配置中采用这样的晶体管是不可能的，因为这样的晶体管具有高栅极电容量。当切换这样的晶体管时，切换的输入电压之间的高电位差会导致大功率损耗。更进一步，根据现有技术公开的电路配置需要开关多个晶体管。应用于根据现有技术公开的不同输入电压之间相对高的电位降，具有宽晶体管沟道的晶体管在切换不同的模式时会导致大功率损耗。采用二极管或与之具有相同的电气行为的任何其他器件在功率和休眠模式之间得到的电位降，可以允许根据本发明的电路配置应用于需要相对低的输入电压的电路，其中功率和静止模式之间的电位降也低于现有技术中所公开的。因为较低的电位降降低了由于晶体管的栅极电压的改变而导致的功率损耗，这样就再一次允许采用这样的具有宽晶体管沟道的晶体管在功率和休眠模式之间进行切换。进一步，本发明在功率和休眠模式之间切换只需要一个晶体管，这导致在不同模式之间切换时的低功率损耗。更进一步，根据本发明的电路配置，在休眠模式中得到的电位降和功率模式的输入电压之间的关系相对于现有技术中公开的更高，这是由于它能应用于更低的输入电压，从而在休眠模式相对节约了更多的功率。

所述电路配置相对于现有技术所公开的优点在于，它相对于根据现有技术所公开的电路配置来说更为简单，并且使用了更少的部件。因此，根据本发明的电路配置的功率损耗降低了。尤其是在减小的虚拟输入电压下循环的平衡数也较少，因此它可以用于频繁状态转换。更进一步，它能够应用于需要相对低的输入电压的电路，因为二极管或与之具有相同的电气行为的任何其他器件的材料组合可以影响功率和休眠模式之间的电位降。在低输入电压中采用这样的电路配置的进一步优点在于在功率和休眠模式之间切换时的低电压尖峰。

因此，能够想象到的是二极管可以用一个具有窄晶体管沟道的晶体管-相对于用于开关二极管的晶体管-实现，当二极管没有被跨接时将得到明显的、期望的电压降。

在所述发明的优选的实施例中，二极管的材料组合根据期望的电压降进行选择。能够想象到的是根据期望的或要求的电压降采用GaAs、SiAl或其他已知的材料组合实现二极管。

在所述发明的优选的实施例中，将要提供输入电压的电路采用CMOS(互补金属氧化物半导体)工艺。

在所述发明的另一个优选的实施例中将要提供可变输入电压的电路被配置在所述第三电位和第四电位之间，其中所述第三电位相对于第一或第二电位具有可变电位降，与第三电位的电位降相似，所述第四电位相对于第二或第一电位具有可变电位降。由此，电路配置在上端和下端设备之间，上端和下端设备都具有相对于输入电压Vdd和地独立的可变电位降。

本发明的第二目的是通过采用权利要求1-5中任一个所述的电路配置减少电路的泄漏功率和提高电路性能的方法实现的，其中所述电路可以切换至休眠模式，作为切换至静止模式的替代或附加，其中所述电路的输入电压在休眠模式时降低以减少所述电路的泄漏功率并同时在休眠模式时保持电路的内部状态，其中所述输入电压通过利用二极管降低，该二极管使流过所述二极管的输入电流产生电压降，所述电压降对于显著地减少所述电路的泄漏功率足够大，而对于在休眠模式时保持所述电路的内部状态足够小，其中所述二极管通过与所述二极管并联配置的开关切换。

附图说明

本发明以及它的优点现在将联系附图进行描述。

图1是根据本发明的下端电路配置的结构图；

图2显示了根据本发明的上端和下端电路配置的可替换的实施例的结构图；

图3显示了根据现有技术公开的上端和下端电路配置的结构图；以及

图4是以输入电压的函数描述泄漏功率的相对减少量的图表。

具体实施方式

图1中显示了下端电路配置1，它包括配置在代表地Gnd的第一电位3和用作虚拟地的第三电位4之间的二极管2。开关5被配置在第一电位3和第三电位4之间并联于二极管2。图1中未示出的电路被配置在第三电位4和在图1中未示出的第二电位之间，第二电位和第一电位之间有预定的电位差。通过将电路配置在第三电位4和第二电位之间，此电路可以被提供可变的输入电压。当开关5断开时，二极管2在第一电位3和第三电位4之间产生电位降。这个电位降降低了供给电路的输入电压。当开关5闭合时，二极管2被跨接，第三电位近似等于第一电位3。在这种情况下，输入电压近似等于第一电位3和图1中未示出的第二电位之间的电位差。

因此，在功率模式，高输入电压供给配置在第三电位4和第二电位之间的电路。在休眠模式，低输入电压供给电路。此低输入电压对于在休眠模式下显著地减少所述电路中的泄漏功率来说足够低，同时对于在休眠模式下保持所述电路的内部状态来说足够高。

在图2中示出了根据本发明的电路配置的其他实施例11，12，13，14，15，16。

在图2a)的电路配置11中，图1中的二极管2被可以通过静止信号切换的晶体管21替代，开关5被可以通过休眠信号切换的晶体管51替代。晶体管51优选地具有与图1中开关5的电压降相同的低电压降，其中晶体管21优选地具有与图1中的二极管2相同的电压降。如果休眠信号为高，在低电压降作用下的电流能流过晶体管51，第三电位41与第一电位31近似相等。如果休眠信号为低，电流不能流过晶体管51。在这种情况下，第三电位41能够从第一电位31完全切断，其中相对于图2a)中未示出的第二电位的电位降等于输入电压Vdd，或它可以通过晶体管21与第一电位相连，其中在第一电位31和第三电位41之间的电位降等于晶体管21的电位降。通过切换晶体管21的静止信号控制将第三电位41从第一电位31切断或相对于第一电位31降低第三电位41。如果静止信号为高而休眠信号为低，第三电位41从第一电位31切断。如果静止信号为低而休眠信号也为低，第三电位41通过晶体管21的电压降被降低。

图2b)和2c)示出了与图1中的实施例相似的电路配置的可替换的实施例12，13，其中，由于晶体管22，23不能被如图2a)中的静止信号的控制信号切换，因此将第三电位42，43从第一电位32，33切断是不可能的。第三电位42，43能通过切换晶体管52，53的休眠信号被降低。

在图2d)示出的电路配置14中，用作虚拟输入电压的第三电位通过可切换的晶体管24和与晶体管24并联配置的可切换的晶体管54连接到第二电位61。图2d)中未示出的电路被配置在第三电位44和在图2d)中未示出的第一电位之间。第二电位61提供相对于地，即在图2d)中未示出的第一电位的输入电压Vdd。此配置与图2a)中的配置类似，其中第三电位没有与代表地的第一电位连接，而是与代表输入电压Vdd的第二电位连接。晶体管54也优选地具有与图1中开关5的电压降相同的低电压降，其中晶体管24优选地具有与图1中的二极管2相同的电压降。如果休眠信号为高，在低电压降作用下的电流能流过晶体管54，第三电位44与第二电位61近似相等。如果休眠信号为低，电流不能流过晶体管54。在这种情况下，第三电位44能够从第二电位61中完全切断，其中相对于图2d)中未示出的第一电位的电位降等于输入电压Vdd，或者它可以通过晶体管24与第二电位61相连，其中在第二电位61和第三电位44之间的电位降等于晶体管24的电位降。通过切换晶体管24的静止信号控制将第三电位44从第二电位61切断或相对于第二电位61降低第三电位44。如果静止信号为高而休眠信号为低，第三电位44从第二电位61切断。如果静止信号为低而休眠信号也为低，第三电位44通过晶体管24的电压降被降低。

图2e)和2f)示出了与图1中所示的实施例类似的电路配置的可替换的实施例15，16，其中第三电位45，46通过晶体管25，26，55，56连接到第二电位62，62，而不连接到第一电位。由于晶体管25，26不能被如图2d)中的静止信号的控制信号切换，因此将第三电位45，46从第二电位62，63切断是不可能的。第三电位45，46能通过切换晶体管55，56的休眠信号被降低。

必须要提及到的是，措词“降低或减小第三电位”描述的是降低或减小第三电位和另一个电位之间的输入电压，其中第三电位和另一个电位之间配置有被提供输入电压的电路。

进一步，需要重点提及的是，本发明的核心观点在于在休眠模式下利用二极管产生输入电压降。所述的二极管也可以用于切换功率和休眠模式，例如，通过利用与此二极管并联配置的开关。

将根据本发明描述的功率选通与时钟选通即在休眠模式下从触发特定电路的时钟信号切断所述特定电路的结合是可以想象到的。

虽然，本发明通过特定的优选实施例被详细描述，但显然，在以上描述的启发下，许多替换、改进和修改对于本领域技术人员来说是显而易见的。因此，预期所附权利要求包括落入本发明的范围和精神内的任何这样的替换、改进和修改。

Claims (5)

1.一种减少泄漏功率和提高电路性能的电路配置(1，11，12，13，14，15，16)，包括第一电位(3，31，32，33)、第二电位(61，62，63)以及位于第一电位(3，31，32，33)和第二电位(61，62，63)之间的第三电位(4，41，42，43，44，45，46)，其中所述第三电位(4，41，42，43，44，45，46)相对于第一电位(3，31，32，33)或第二电位(61，62，63)具有可变电位降，其中将要提供可变输入电压的电路配置在所述第三电位(4，41，42，43，44，45，46)和所述第二电位(61，62，63)或第一电位(3，31，32，33)之间，其特征在于，在所述第三电位(4，41，42，43，44，45，46)和所述第二电位(61，62，63)之间或所述第三电位(4，41，42，43，44，45，46)和所述第一电位(3，31，32，33)之间配置二极管(2，21，22，23，24，25，26)，以获得第三电位(4，41，42，43，44，45，46)的所述电位降，其中在第三电位(4，41，42，43，44，45，46)和第二电位(61，62，63)之间或第三电位(4，41，42，43，44，45，46)和第一电位(3，31，32，33)之间配置与所述二极管并联的开关(5，51，52，53，54，55，56)，以改变第三电位(4，41，42，43，44，45，46)相对于第一电位(3，31，32，33)或第二电位(61，62，63)的电位降，其改变的大小为所述二极管(2，21，22，23，24，25，26)的电压降，其中所述开关(5，51，52，53，54，55，56)包括具有宽晶体管沟道的晶体管(5，51，52，53，54，55，56)。

2.根据权利要求1所述的电路配置，其特征在于根据所期望的电压降选择二极管(2，21，22，23，24，25，26)的材料组合。

3.根据权利要求1或2所述的电路配置，其特征在于电路采用CMOS工艺。

4.根据以上任一权利要求所述的电路配置，其特征在于将要提供可变输入电压的电路配置在所述第三电位(4，41，42，43，44，45，46)和第四电位之间，其中所述第三电位(4，41，42，43，44，45，46)相对于第一电位(3，31，32，33)或第二电位(61，62，63)具有可变电位降，所述第四电位相对于第二电位(61，62，63)或第一电位(3，31，32，33)具有可变电位降。

5.一种减少泄漏功率和提高电路性能的方法，其中所述电路可以切换至休眠模式，作为切换至静止模式的替代或附加，其中所述电路的输入电压在休眠模式时降低以减少所述电路的泄漏功率并同时在休眠模式时保持电路的内部状态，其中所述输入电压通过利用二极管(2，21，22，23，24，25，26)降低，该二极管(2，21，22，23，24，25，26)使流过所述二极管的输入电流产生电压降，所述电压降对于显著地减少所述电路的泄漏功率足够大，而对于在休眠模式时保持所述电路的内部状态足够小，其中所述二极管(2，21，22，23，24，25，26)通过与所述二极管(2，21，22，23，24，25，26)并联配置的开关(5，51，52，53，54，55，56)切换。

Images