CN216672587U - 高压保护电路及芯片、装置 - Google Patents

Abstract

本申请提出一种高压保护电路及芯片、装置。所述高压保护电路与芯片引脚和芯片内部电路串联，包括衬底选择电路、高压检测电路和保护开关：所述高压检测电路，接收供电电压、芯片引脚电压，检测所述芯片引脚电压，输出控制信号；所述衬底选择电路，接收供电电压、芯片引脚电压，输出衬底电压；所述保护开关，接收所述控制信号和所述衬底电压，控制所述高压保护电路的通断。

Description

高压保护电路及芯片、装置

技术领域

本申请涉及集成电路领域，具体而言，涉及一种高压保护电路及芯片、装置。

背景技术

现代芯片倾向于使用先进节点的工艺以满足提高性能和降低功耗的需求。先进工艺通过更薄的栅氧层厚度和更高的载流子注入浓度，使得芯片内CMOS器件的耐压能力降低。

在很多芯片的应用场景中，非理想的使用环境会导致芯片的引脚的电压高于芯片供电电压；在较严重时，引脚电压还会超过芯片的耐压电压。例如，在电机应用环境中，电机的三项交流电有着较高的能量，通过寄生电容电感的耦合效应，可能将较高电压耦合至其控制芯片的引脚端，这类型高压通常在4V到5V之间，而现在市场上主流的微控制处理器(MCU)的标准供电电压为3.3V，其引脚的耐压上限为3.63V。若将这些MCU应用于电机控制，芯片内部器件一旦接收到高压，就会造成芯片的损坏。

在所述背景技术部分公开的上述信息仅用于加强对本申请的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。

实用新型内容

本申请提出一种高压保护电路及芯片、装置，当芯片的引脚的电压高于芯片供电电压时，可截断该电压向芯片内部的输送，达到保护芯片的目的。

根据本申请的一方面，提出一种高压保护电路，所述高压保护电路用于芯片，所述高压保护电路与芯片引脚和芯片内部电路串联，包括衬底选择电路、高压检测电路和保护开关：

所述高压检测电路，接收供电电压、芯片引脚电压，检测所述芯片引脚电压，输出控制信号；

所述衬底选择电路，接收供电电压、芯片引脚电压，输出衬底电压；

所述保护开关，接收所述控制信号和所述衬底电压，控制所述高压保护电路的通断。

根据一些实施例，若所述芯片引脚电压高于供电电压，则所述高压检测电路输出所述控制信号控制所述保护开关截止；

若所述芯片引脚电压低于供电电压，则所述高压检测电路输出所述控制信号控制所述保护开关导通。

根据一些实施例，若所述芯片引脚电压高于供电电压，则所述衬底选择电路输出所述衬底电压等于所述芯片引脚电压；

若所述芯片引脚电压低于供电电压，则所述衬底选择电路输出所述衬底电压等于所述供电电压。

根据一些实施例，所述高压检测电路还包括P-MOS管，输入所述衬底选择电路输出的衬底电压。

根据一些实施例，所述保护开关包括并联的第一开关和第二开关，其中：

所述第一开关为N-MOS管，栅极端接所述供电电压，衬底接地；

所述第二开关为P-MOS管，栅极端接所述控制信号，衬底接所述衬底电压。

根据一些实施例，若所述芯片引脚电压高于供电电压，则所述高压检测电路输出所述控制信号为第二控制信号；

若所述芯片引脚电压低于供电电压，则所述高压检测电路输出所述控制信号为第二控制信号。

根据一些实施例，若所述芯片引脚电压高于供电电压，所述第一开关截止；

若所述芯片引脚电压低于供电电压，所述第一开关导通。

根据一些实施例，若所述控制信号为所述第一控制信号，则所述第二开关截止；

若所述控制信号为所述第二控制信号，则所述第二开关导通。

根据一些实施例，所述保护开关具有耐压保护功能。

根据本申请的另一方面，提出一种芯片，包括如前文中任一项所述的高压保护电路。

根据本申请的另一方面，提出一种装置，包括如前文所述的芯片。

根据本申请的一些实施例的技术方案可具有以下有益效果中的一个或多个：

在芯片内部电路和芯片引脚之间增加保护电路，当检测到芯片引脚电压为高压时，高压保护电路断开，阻断高压进入芯片内部电路；当芯片引脚电压小于供电电压时，高压保护电路导通。

1、在芯片引脚电压V1高于供电电压时，N型开关和P型开关自身承受高压，其自身具有保护机制，保护电路自身有耐压设计。

2、在芯片引脚电压高于供电电压时，衬底电压为引脚电压，使得P-MOS管的寄生二极管不会正向导通，防止出现芯片引脚电流倒灌现象。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本申请。

附图说明

通过参照附图详细描述其示例实施例，本申请的上述和其它目标、特征及优点将变得更加显而易见。下面描述的附图仅仅是本申请的一些实施例，而不是对本申请的限制。

图1示出本申请示例实施例的高压保护电路连接的示意框图；

图2示出本申请示例实施例的一种高压保护电路的结构示意图；

图3示出本申请示例的一种高压保护电路的结构示意图的又一实施例；

图4示出本申请示例实施例的一种衬底选择电路的结构示意图；

图5示出本申请示例实施例的一种高压检测电路的结构示意图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本申请将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有这些特定细节中的一个或更多，或者可以采用其它的方式、组元、材料、装置等。在这些情况下，将不详细示出或描述公知结构、方法、装置、实现、材料或者操作。

附图中所示的流程图仅是示例性说明，不是必须包括所有的内容和操作/步骤，也不是必须按所描述的顺序执行。例如，有的操作/步骤还可以分解，而有的操作/步骤可以合并或部分合并，因此实际执行的顺序有可能根据实际情况改变。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

本领域技术人员可以理解，附图只是示例实施例的示意图，附图中的模块或流程并不一定是实施本申请所必须的，因此不能用于限制本申请的保护范围。

下面描述本申请的装置实施例，其可以用于执行本申请方法实施例。对于本申请装置实施例中未披露的细节，可参照本申请方法实施例。

图1示出本申请示例实施例的高压保护电路连接的示意框图。

如图1所示，在芯片内部，在芯片内部电路105和芯片引脚103之间连接高压保护电路101。

根据示例实施例，若芯片引脚103上的电压低于芯片供电电压，高压保护电路101呈现导通状态，电压或电流可在芯片引脚103和芯片内部电路105之间传输。

根据示例实施例，若芯片引脚103上的电压高于芯片供电电压，高压保护电路101呈现截至状态，芯片引脚103上的电压或电流无法传输至芯片内部电路105。

根据示例实施例，高压保护电路101具有防止芯片引脚103电流倒灌的功能，当芯片引脚103的电压高于芯片供电电压时，不会产生从芯片引脚103流向供电电源的电流。

图2示出本申请示例实施例的一种高压保护电路的结构示意图。

如图2所示，高压保护电路101包括高压检测电路201、保护开关203和衬底选择电路205。

根据示例实施例，芯片引脚103与高压检测电路201电连接，与衬底选择电路205电连接，与保护开关203电连接，高压检测电路201与保护开关203电连接，保护开关201与芯片内部电路105电连接。

根据示例实施例，高压检测电路201输入衬底电压VPB、供电电压和芯片引脚电压V1。高压检测电路201检测芯片引脚103的电压V1是否高于供电电压，若芯片引脚103的电压V1小于等于供电电压，输出控制信号SW1为第一控制信号，控制保护开关203闭合，使得电压在芯片引脚103和芯片内部电路106之间传输；若芯片引脚103的电压V1大于供电电压，输出控制信号SW1为第二控制信号，控制保护开关203断开，此时芯片引脚103的电压被截断，无法通向芯片内部电路105，因此芯片内部电路105被保护。

根据示例实施例，本申请中以第一控制信号为高电平，第二控制信号为低电平为例，但本申请不限于此。

根据示例实施例，衬底选择电路205输入供电电压和芯片引脚电压V1，输出衬底电压VPB。若芯片引脚103的电压V1高于供电电压，则输出的衬底电压VPB等于芯片引脚103的电压V1；若芯片引脚103的电压V1小于等于供电电压，则输出的衬底电压VPB等于供电电压。

根据示例实施例，衬底选择电路205为高压保护电路101中的P-MOS管提供衬底电压VPB，且该电压始终为电路的最高电压，保证芯片引脚电压103的电压V1高于芯片的供电电压时，P-MOS管的寄生二极管不会正向导通，出现芯片引脚电流倒灌现象。

根据一些实施例，高压检测电路205包括P-MOS管，因此高压检测电路201需要输入衬底电压VPB。

根据一些实施例，保护开关203具有耐压功能。

图3示出本申请示例的一种高压保护电路的结构示意图的又一实施例。

如图3所述，高压保护电路101包括传输门开关207、高压检测电路201和衬底选择电路205。

根据示例实施例，传输门开关207包括P型开关2071和N型开关2073，可以保证全压范围内(地电位至供电电压)的导通特性，在传输门开关207导通时，当芯片引脚的电压V1接近电源或地点位，传输门开关207可以提供更小的导通阻抗。

根据示例实施例，N型开关2073包括N-MOS管，其栅极端电连接供电电压。P型开关2071包括P-MOS管，其栅极端接控制信号SW1,若控制信号SW1为低电平或地电位，P型开关导通；若控制信号SW1为高电平或供电电压，P型开关截止。

根据示例实施例，N型开关2073与P型开关2071并联后，一端作为输入端，电连接芯片引脚103，另一端作为输出端，电连接芯片内部电路105。

根据示例实施例，高压检测电路201输入芯片引脚电压V1、供电电压和衬底电压VPB，输出控制信号SW1。高压检测电路201检测芯片引脚电压V1是否高于供电电压，若芯片引脚的电压V1小于等于供电电压，输出控制信号SW1为第二控制信号；若芯片引脚的电压V1大于供电电压，输出控制信号SW1为第一控制信号。

根据示例实施例，本申请中以第一控制信号为高电平，第二控制信号为低电平为例，但本申请不限于此。

根据示例实施例，衬底选择电路205输入芯片引脚电压V1和供电电压，输出衬底电压VPB。衬底选择电路205为和引脚相连的所有P-MOS管提供衬底电压VPB。若芯片引脚103的电压V1高于供电电压，则输出的衬底电压VPB等于芯片引脚103的电压V1；若芯片引脚103的电压V1小于等于供电电压，则输出的衬底电压VPB等于供电电压。

根据示例实施例，衬底选择电路205为和引脚相连的所有P-MOS管提供衬底电压VPB，且该电压始终为电路的最高电压，可以保证芯片引脚电压高于芯片供电电压时，P-MOS管的寄生二极管不会正向导通，出现芯片引脚电流倒灌现象。

根据示例实施例，若芯片引脚电压V1低于供电电压，输出控制信号SW1为低电位，P型开关2071导通。芯片引脚电压V1小于等于供电电压，N型开关2073导通。电压或电流通过传输门开关207传到至芯片内部电路105。此时，衬底电压VPB输出为供电电压。

根据示例实施例，若芯片引脚电压V1高于供电电压，输出控制信号SW1为高电位，P型开关2071截止。芯片引脚电压V1大于供电电压，N型开关2073截止。电压或电流无法通过传输门开关207传到至芯片内部电路105。此时，衬底电压VPB输出为引脚电压。

根据示例实施例，高压检测电路201输出控制信号SW1的高低电平根据传输门开关的MOS开关种类而改变，本申请以N型开关与P型开关为例，但本申请只展示出其中的一种，但本申请不限于此，不代表其他设计方法能规避本申请专利主题方案。

根据示例实施例，传输门开关207具有耐压功能。在芯片引脚电压V1高于供电电压时，N型开关2073和P型开关2071自身也会承受高压，自身具有保护机制：

根据一些实施例，当芯片引脚电压V1高于供电电压时，N型开关2073会承受三个电压：有源区V1端到栅极端的电压，有源区V1端到有源区V2端的电压，有源区V1端到衬底端的电压。

有源区V1端到栅极端的电压，由于栅极端电连接供电电压，因此有源区V1端电压需要比供电电压高出一个器件耐压时，才有可能损坏N型开关，通常耦合高压不会超过该范围。

有源区V1端到有源区V2端的电压，由于有源区V1端电压上升到供电电压时，传输门开关207会截止，有源区V2端电压会保持在供电电压。因此有源区V1端电压需要比供电电压高出一个器件耐压时，才有可能损坏N型开关，通常耦合高压不会超过该范围。

有源区V1端到衬底端的电压，N-MOS管衬底接地，因此有源区V1端到衬底端的电压就是V1，但衬底的注入浓度较低，因此有源区V1端到衬底端的寄生二极管拥有较高的反偏耐压能力，通常芯片引脚的耦合高压不会超过该值。

根据一些实施例，当芯片引脚电压V1高于供电电压时，P型开关2071会承受三个电压：有源区V1端到栅极端的电压，有源区V1端到有源区V2端的电压，有源区V1端到衬底端的电压。

有源区V1端到栅极端的电压，由于有源区V1端电压大于供电电压，控制信号SW1提供的输出电压等同于V1的电压，因此有源区V1端到栅极端的压差为0。

有源区V1端到有源区V2端的电压，当有源区V1端电压上升到供电电压时，传输门开关207会截止，因此有源区V2端电压会保持在供电电压。因此有源区V1端电压需要比供电电压高出一个器件耐压，才有可能损坏P型开关，通常芯片引脚的耦合高压不会超过该范围。

有源区V1端到衬底端的电压，当V1大于供电电压时，P-MOS管的衬底电压VPB等于有源区V1端的电压，因此有源区V1端到衬底端的压差为0，无风险。

图4示出本申请示例实施例的一种衬底选择电路的结构示意图。

如图4所示，衬底选择电路包括开关PM1、PM2。衬底选择电路可以在供电电压和芯片引脚电压V1之间，选择高的电压进行输出，输出电压为VPB，为高压保护电路提供P-MOS衬底电压。

若供电电压大于V1，则开关PM1导通，供电电压通过开关PM1传导至VPB。

若供电电压小于V1，则开关PM1截至，开关PM2的有源区(漏极和源极)电压为最高电压，开关PM2有源区到衬底区的寄生二极管导通，V1通过该寄生二极管传导至VPB。

衬底选择电路有耐高压能力。

对于开关PM1：当芯片引脚电压V1为高压时，V1＝VPB，因此PM1的栅到VPB压差为0，无耐压问题；而栅端电压需要比供电电压高出一个器件耐压，才有可能损坏V1到供电电压端的PN结，通常芯片引脚的耦合高压不会超过该范围。

对于开关PM2：当芯片引脚电压V1为高压时，PM2的四端电压均相等，因此无风险。

衬底选择电路有多种设计方法，本申请只展示出其中的一种，但本申请不限于此，不代表其他设计方法能规避本申请专利主题方案。

图5示出本申请示例实施例的一种高压检测电路的结构示意图。

如图5所示，高压检测电路包括串联的开关PM3、PM4、电阻R和逆变器INV。

当芯片引脚电压V1大于芯片供电电压时，SW1输出第一控制信号；当芯片引脚电压V1小于等于芯片供电电压时，SW1输出第二控制信号。

根据示例实施例，本申请中第一控制信号可以为高电平，第二控制信号可以为低电平，但本申请不限于此。

当芯片引脚电压V1小于供电电压，PM4截至，INV输出低，PM3导通，SW1的电位等于地，也就是低电位。

当芯片引脚电压V1大于供电电压，PM4导通，INV输出高，PM3截至，所以SW1电位等于V1，即为高电位。

高压检测电路有多种设计方法，本申请只展示出其中的一种，但本申请不限于此，不代表其他设计方法能规避本申请专利主题方案。

SW1的高低逻辑是配合开关动作的，也不应限制专利保护范围。

应清楚地理解，本申请描述了如何形成和使用特定示例，但本申请不限于这些示例的任何细节。相反，基于本申请公开的内容的教导，这些原理能够应用于许多其它实施例。

此外，需要注意的是，上述附图仅是根据本申请示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。

以上具体地示出和描述了本申请的示例性实施例。应可理解的是，本申请不限于这里描述的详细结构、设置方式或实现方法；相反，本申请意图涵盖包含在所附权利要求的精神和范围内的各种修改和等效设置。

Claims (11)

1.一种高压保护电路，其特征在于，所述高压保护电路用于芯片，所述高压保护电路与芯片引脚和芯片内部电路串联，包括衬底选择电路、高压检测电路和保护开关：

所述高压检测电路，接收供电电压、芯片引脚电压，检测所述芯片引脚电压，输出控制信号；

所述衬底选择电路，接收供电电压、芯片引脚电压，输出衬底电压；

所述保护开关，接收所述控制信号和所述衬底电压，控制所述高压保护电路的通断。

2.根据权利要求1所述的高压保护电路，其特征在于：

若所述芯片引脚电压高于供电电压，则所述高压检测电路输出所述控制信号控制所述保护开关截止；

若所述芯片引脚电压低于供电电压，则所述高压检测电路输出所述控制信号控制所述保护开关导通。

3.根据权利要求1所述的高压保护电路，其特征在于：

若所述芯片引脚电压高于供电电压，则所述衬底选择电路输出所述衬底电压等于所述芯片引脚电压；

若所述芯片引脚电压低于供电电压，则所述衬底选择电路输出所述衬底电压等于所述供电电压。

4.根据权利要求1所述的高压保护电路，其特征在于，所述高压检测电路还包括P-MOS管，输入所述衬底选择电路输出的衬底电压。

5.根据权利要求3所述的高压保护电路，其特征在于，所述保护开关包括并联的第一开关和第二开关，其中：

所述第一开关为N-MOS管，栅极端接所述供电电压，衬底接地；

所述第二开关为P-MOS管，栅极端接所述控制信号，衬底接所述衬底电压。

6.根据权利要求5所述的高压保护电路，其特征在于：

若所述芯片引脚电压高于供电电压，则所述高压检测电路输出所述控制信号为第一控制信号；

若所述芯片引脚电压低于供电电压，则所述高压检测电路输出所述控制信号为第二控制信号。

7.根据权利要求6所述的高压保护电路，其特征在于：

若所述芯片引脚电压高于供电电压，所述第一开关截止；

若所述芯片引脚电压低于供电电压，所述第一开关导通。

8.根据权利要求6所述的高压保护电路，其特征在于：

若所述控制信号为所述第一控制信号，则所述第二开关截止；

若所述控制信号为所述第二控制信号，则所述第二开关导通。

9.根据权利要求5所述的高压保护电路，其特征在于，所述保护开关具有耐压保护功能。

10.一种芯片，其特征在于，包括如权利要求1-9中任一项所述的高压保护电路。

11.一种装置，其特征在于，包括如权利要求10所述的芯片。

Images