CN113114219B - 电平转换电路和电平转换方法 - Google Patents

Abstract

本发明涉及集成电路技术领域，具体公开了一种电平转换电路和电平转换方法；电平转换电路包括检测控制模块和电平转换模块，电平转换模块包括第一驱动电源和第二驱动电源，检测控制模块被配置为对电平转换模块中的第一驱动电源的驱动电压进行检测，当检测到第一驱动电源的驱动电压小于阈值电压时，输出第一控制信号，在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源切换至第二驱动电源。本发明的电平转换电路，可以使得当出现如第一驱动电压掉压时，第一驱动电压无法正常驱动电平转换模块对进行正常的电平转换时，第二驱动电源可以代替第一驱动电源进行工作，以提高电平转换电路的稳定性，并提高电平转换电路的性能。

Description

电平转换电路和电平转换方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种电平转换电路和电平转换方法。

背景技术

电路系统内部常常出现输入/输出逻辑不协调的问题，不同的模块和IO接口所需要的电压不一样，而导致不能直接进行信号交换；因此，电平转换电路被广泛应用于各种接口电路及输入输出单元中来实现电平的逻辑转换。

现有技术的一种电平转换电路，输入信号在驱动电源的驱动下，通过输入单元进入电平转换电路中进行电平转换。在电平转换过程中，发明人发现，来自芯片内部驱动能力较弱的供电模块，在较大的电流负载条件下，驱动电源的驱动电压可能存在掉压现象，若出现驱动电压不足，则无法实现准确和稳定地完成电平转换，如此会大大降低了电平转换电路的性能。

发明内容

本发明实施例提供一种电平转换电路，以解决现有电平转换电路进行电平转换不稳定的问题。

本发明第一方面提供一种电平转换电路，包括检测控制模块和电平转换模块，所述电平转换模块包括第一驱动电源、第二驱动电源和缓冲转换模块，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接，其中：

所述缓冲转换模块，被配置为接收电平输入信号和所述检测控制模块输出的控制信号，并根据所述电平输入信号和所述控制信号输出电平控制信号；

所述检测控制模块被配置为：对所述电平转换模块中的第一驱动电源的驱动电压进行检测，当检测到所述第一驱动电源的驱动电压小于阈值电压时，输出第一控制信号，在所述第一控制信号的作用下，所述电平转换模块的驱动电源由所述第一驱动电源切换至所述第二驱动电源。

可选地，所述检测控制模块还被配置为：当检测到所述第一驱动电源的驱动电压等于或者大于所述阈值电压时，输出第二控制信号，在所述第二控制信号的作用下，所述电平转换模块的驱动电源由所述第二驱动电源切换至所述第一驱动电源。

可选地，所述电平转换模块还包括多个输入单元和与每一所述输入单元连接的电平转换单元；每一所述输入单元包括主级输入单元和次级输入单元；所述第一驱动电源的输出端与所述主级输入单元的第一端连接，所述第二驱动电源的输出端与所述次级输入单元的第一端连接；所述主级输入单元的第二端和所述次级输入单元的第二端分别与所述电平转换单元连接；

当所述检测控制模块输出第一控制信号时，在所述第一控制信号的作用下，所述主级输入单元关断、所述次级输入单元导通，所述第二驱动电源通过所述次级入单元输入至所述电平转换单元中；

当所述检测控制模块输出第二控制信号时，在所述第二控制信号的作用下，所述次级输入单元关断、所述主级输入单元导通，所述第一驱动电源输通过所述主级输入单元输入至所述电平转换单元中。

可选地，所述电平转换模块包括第一输入单元、第二输入单元、第三输入单元和第四输入单元；所述第一输入单元包括第一主级输入单元和第一次级输入单元；所述第二输入单元包括第二主级输入单元和第二次级输入单元；所述第三输入单元包括第三主级输入单元和第三次级输入单元；所述第四输入单元包括第四主级输入单元和第四次级输入单元；

所述第一次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第一电平转换信号输入至所述电平转换单元中；

所述第二次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第二电平转换信号输入至所述电平转换单元中；

所述第三次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第三电平转换信号输入至所述电平转换单元中；

所述第四次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第四电平转换信号输入至所述电平转换单元中；

所述第一主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第一电平转换信号输入至所述电平转换单元中；

所述第二主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第二电平转换信号输入至所述电平转换单元中；

所述第三主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第三电平转换信号输入至所述电平转换单元中；

所述第四主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第四电平转换信号输入至所述电平转换单元中。

可选地，所述第一次级输入单元包括串联连接的第一PMOS管和第一反向二极管；所述第一PMOS管的源极与所述第二驱动电源连接，所述第一PMOS管的漏极与所述第一反向二极管的阳极连接，所述第一反向二极管的阴极与所述电平转换单元连接，所述第一PMOS管的栅极被配置为接收第一电平控制信号；

所述第二次级输入单元包括串联连接的第一NMOS管和第二反向二极管；所述第一NMOS管的源极与所述第二驱动电源连接；所述第一NMOS管的漏极与所述第二反向二极管的阳极连接，所述第二反向二极管的阴极与所述电平转换单元连接；所述第一NMOS管的栅极被配置为接收第二电平控制信号。

可选地，所述第三次级输入单元包括串联连接的第二NMOS管和第三反向二极管；所述第二NMOS管的源极与所述第二驱动电源连接；所述第二NMOS管的漏极与所述第三反向二极管的阳极连接，所述第三反向二极管的阴极与所述电平转换单元连接；所述第二NMOS管的栅极被配置为接收第三电平控制信号；

所述第四次级输入单元包括串联连接的第二PMOS管和第四反向二极管；所述第二PMOS管的源极与所述第二驱动电源连接；所述第二PMOS管的漏极与所述第四反向二极管的阳极连接，所述第四反向二极管的阴极与所述电平转换单元连接；所述第二PMOS管的栅极被配置为接收第四电平控制信号。

可选地，所述第三次级输入单元包括串联连接的第二NMOS管、第五PMOS管和第五NMOS管；所述第二NMOS管的源极与所述第二驱动电源连接；所述第二NMOS管的漏极与所述第五PMOS管的源极连接；所述第五PMOS管的栅极和所述第五NMOS管的栅极共接到地，所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，所述第五NMOS管的源极与所述电平转换单元连接；所述第二NMOS管的栅极被配置为接收第三电平控制信号；

所述第四次级输入单元包括串联连接的第二PMOS管、第六PMOS管和第六NMOS管；所述第二PMOS管的源极与所述第二驱动电源连接；所述第二PMOS管的漏极与所述第六PMOS管的源极连接；所述第六PMOS管的栅极和所述第六NMOS管的栅极共接到地，所述第六PMOS管的漏极与所述第六NMOS管的漏极连接，所述第六NMOS管的源极与所述电平转换单元连接；所述第二PMOS管的栅极被配置为接收第四电平控制信号。

可选地，所述电平转换单元包括转换控制电路、第一输出子电路和第二输出子电路，所述第一输出子电路和第二输出子电路分别与所述转换控制电路电连接；

所述转换控制电路，被配置为将所述第三电平转换信号转换为第一转换控制信号，以及将所述第四电平转换信号转换为第二转换控制信号；

所述第一输出子电路被配置为根据所述第一转换控制信号和所述第一电平转换信号输出第一电平输出信号；

所述第二输出子电路被配置为根据所述第二转换控制信号和所述第四电平转换信号输出第一电平输出信号。

可选地，所述转换控制电路包括第一开关电路、第二开关电路、转换子电路、第七NMOS管和第八NMOS管；所述第一开关电路的一端与所述第三输入单元连接，所述第一开关电路的另一端与所述转换子电路连接，所述第二开关电路的一端与所述第四输入单元连接，所述第二开关电路的另一端与所述转换子电路连接；所述第七NMOS管的源极与所述第一输出子电路电连接，所述第七NMOS管的栅极与所述转换子电路连接，所述第七NMOS管的漏级与负电源VNEG连接；所述第八NMOS管的源极与所述第二输出子电路连接，所述第八NMOS管的栅极与所述转换子电路连接，所述第八NMOS管的漏级与负电源VNEG连接。

可选地，所述电平转换单元还包括第三输出子电路和第四输出子电路，所述第三输出子电路连接至所述第七NMOS管的栅极和所述转换子电路的连接路径上，所述第四输出子电路连接至所述第八NMOS管的栅极和所述转换子电路的连接路径上；

所述第三输出子电路被配置为根据所述第一转换控制信号输出第三电平输出信号；

所述第四输出子电路被配置为根据所述第二转换控制信号输出第四电平输出信号。

本发明第二方面提供一种电平转换电路，其特征在于，包括检测控制模块和电平转换模块；所述电平转换模块包括第一驱动电源、第二驱动电源、电平转换单元、主级输入单元、次级输入单元和缓冲转换模块，所述第一驱动电源通过所述主级输入单元连接至所述电平转换单元，所述第二驱动电源通过所述次级输入单元连接至所述电平转换单元，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接；

所述缓冲转换模块，被配置为接收电平输入信号和所述检测控制模块输出的控制信号，并根据所述电平输入信号和所述控制信号输出电平控制信号；

所述检测控制模块被配置为输出控制信号至所述主级输入单元和次级输入单元，以控制所述主级输入单元断开以及所述次级输入单元导通，或者，以控制所述主级输入单元导通以及所述次级输入单元断开。

可选地，所述主级输入单元包括主级PMOS管，所述主级PMOS管的源极与所述第一驱动电源连接，漏级与所述电平转换单元连接，栅极被配置为接收电平控制信号。

可选地，所述次级输入单元包括次级PMOS管和次级反向二极管；所述次级PMOS管的源极与所述第二驱动电源连接，所述次级PMOS管的漏极与所述次级反向二极管的阳极连接，所述次级反向二极管的阴极与所述电平转换单元连接，所述次级PMOS管的栅极被配置为接收电平控制信号。

可选地，所述电平转换单元包括转换控制电路、第一输出子电路、第二输出子电路、第三输出子电路和第四输出子电路；

所述转换控制电路包括第一开关电路、第二开关电路、转换子电路、第七NMOS管和第八NMOS管；所述第一开关电路的一端与所述第三输入单元连接，所述第一开关电路的另一端与所述转换子电路连接，所述第二开关电路的一端与所述第四输入单元连接，所述第二开关电路的另一端与所述转换子电路连接；所述第七NMOS管的源极与所述第一输出子电路电连接，所述第七NMOS管的栅极与所述转换子电路连接，所述第七NMOS管的漏级与负电源VNEG连接；所述第八NMOS管的源极与所述第二输出子电路连接，所述第八NMOS管的栅极与所述转换子电路连接，所述第八NMOS管的漏级与负电源VNEG连接；所述第三输出子电路连接至所述第七NMOS管的栅极和所述转换子电路的连接路径上，所述第四输出子电路连接至所述第八NMOS管的栅极和所述转换子电路的连接路径上。

本发明第三方面提供一种电平转换电路的电平转换方法，应用于电平转换电路，所述电平转换电路包括检测控制模块和电平转换模块，所述电平转换模块包括第一驱动电源、第二驱动电源和缓冲转换模块，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接，所述电平转换方法包括：

对电平转换模块中的第一驱动电源的驱动电压进行检测；

当所述检测到所述第一驱动电源的驱动电压小于阈值电压时，输出第一控制信号；在所述第一控制信号的作用下，所述电平转换模块的驱动电源由所述第一驱动电源切换至第二驱动电源。

可选地，所述方法还包括：

当所述检测到所述第一驱动电源的驱动电压等于或者大于所述阈值电压时，输出第二控制信号；在所述第二控制信号的作用下，所述电平转换模块的驱动电源由所述第二驱动电源切换至所述第一驱动电源。

本发明的电平转换电路，通过设置检测控制模块和及第二驱动电源，以将检测控制模块配置为对电平转换电路中的第一驱动电源的驱动电压进行检测，从而使得当检测第一驱动电源的驱动电压小于阈值电压时，检测控制模块输出第一控制信号，在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源切换至第二驱动电源，从而实现电平转换模块在第二驱动电源的驱动电压下进行相应的电平转换，如此可以使得当出现如第一驱动电压掉压时，第一驱动电压无法正常驱动电平转换模块进行正常的电平转换时，第二驱动电源可以代替第一驱动电源进行工作，以提高电平转换电路进行电平转换时的稳定性和可靠性，提高了电平转换电路的整体性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例中第一驱动电源和第二驱动电源相互切换的一电路示意图；

图2是本发明一实施例中电平转换电路的一电路示意图；

图3是本发明一实施例中缓冲转换模块的一电路示意图；

图4是本发明一实施例中电平转换电路的一电路示意图；

图5是本发明一实施例中电平转换电路的另一电路示意图；

图6是本发明一实施例中电平转换电路包括缓冲单元的一电路示意图；

图7是本发明一实施例中电平转换电路包括缓冲单元的另一电路示意图；

图8是本发明一实施例中电平转换方法的一流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

实施例1

本发明第一方面提供一种电平转换电路，在一个实施例中，该电平转换电路可以包括检测控制模块Dectect和电平转换模块，电平转换模块包括第一驱动电源VBoost、第二驱动电源VIO和缓冲转换模块，缓冲转换模块的一端与检测控制模块连接，另一端与电平转换模块中的输入单元连接，其中：

缓冲转换模块，被配置为接收电平输入信号和检测控制模块输出的控制信号，并根据电平输入信号和控制信号输出电平控制信号。

检测控制模块Dectect被配置为：对电平转换模块中的第一驱动电源VBoost的驱动电压进行检测，当检测到第一驱动电源VBoost的驱动电压小于阈值电压时，输出第一控制信号，在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO。

实际使用的场景中，通过第一驱动电源VBoost的驱动电压驱动电平转换模块进行电平转换，但由于第一驱动电源VBoost一般来自芯片内部驱动能力较弱的供电模块，在较大的电流负载条件下可能出现掉压或者出现电压值不稳定的情况，若出现掉压则因为电压不足，而无法稳定以及准确地完成电平转换。为了解决这个问题，本发明的一个实施例中，具体地，如图1和图2所示，初始状态时，可配置开关K2导通，开关K1关断，此时由第一驱动电源VBoost进行供电；其中，检测控制模块Dectect与第一驱动电源连接，以使得通过检测控制模块Dectect实时检测第一驱动电源的驱动电压，以及检测第一驱动电源的驱动电压是否小于阈值电压，其中，该阈值电压可以为2.0V，或者为1.8V等，并不限定，可以根据实际场景进行设置。需要说明的是，第一驱动电源可以为正电源VBoost也可以为负电源VNEG，即检测控制模块Dectect可以对正电源VBoost进行检测也可以对负电源VNEG进行检测，通过对其中任意一个进行检测即可确定第一驱动电源是否存在掉压现象，即正电源VBoost和负电源VNEG的驱动电压电位相反，若正电源VBoost的驱动电压为2.7V，则对应的负电源VNEG的驱动电压为-2.7V。

示例性地，若正常工作状态下的第一驱动电源VBoost的驱动电压为2.7V，阈值电压设为2.0V，当检测到第一驱动电源VBoost的驱动电源小于2.0V时，此时检测控制模块Dectect则输出第一控制信号，该第一控制信号可以理解为：用于指示电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO进行供电的信号，在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO，此时通过第二驱动电源VIO对电平转换模块进行供电，以提供电平转换模块的所需的驱动电压。示例性地，当检测到第一驱动电源VBoost的驱动电压小于阈值电压时，输出的第一控制信号可设为0，在第一控制信号=0的状态下，开关K1导通，开关K2关断，此时驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO。

其中，第二驱动电源VIO为由外部接入的备用供电电源，以在第一驱动电源VBoost出现掉压或者电压值不稳定的情况下，接入电平转换模块中以代替第一驱动电源进行工作。

上述实施例中的电平转换电路，通过设置检测控制模块Dectect和及第二驱动电源VIO，以将检测控制模块Dectect配置为对电平转换电路中的第一驱动电源VBoost的驱动电压进行检测，以使得当检测第一驱动电源VBoost的驱动电压小于阈值电压时，检测控制模块Dectect输出第一控制信号，在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO，从而实现电平转换模块在第一驱动电源VBoost出现掉压或者电压值不稳定的情况下，由第二驱动电源VIO的驱动电压进行供电，以提供电平转换模块的所需的驱动电压，如此可以避免出现因来自芯片内部驱动能力较弱的供电模块，在较大的电流负载条件下，第一驱动电源的掉压而导致无法正常驱动电平转换模块进行正常电平转换的问题。由于第二驱动电源VIO在第一驱动电源VBoost出现掉压或者电压值不稳定的情况下代替第一驱动电源VBoost进行工作，从而提高了电平转换电路进行电平转换时的稳定性和可靠性，提高了电平转换电路的整体性能。

基于上述实施例中，当检测到第一驱动电源VBoost的驱动电压小于阈值电压时，检测控制模块Dectect输出用于指示电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO的第一控制信号，在第一控制信号的作用下，第一驱动电源VBoost与电平转换模块断开连接，第二驱动电源VIO接入电平转换模块中给电平转换模块进行供电。可以理解，当切换至由第二驱动电源VIO给电平转换模块进行供电时，由于第一驱动电源VBoost与电平转换模块断开连接，第一驱动电源VBoost不再对电平转换模块进行供电，第一驱动电源VBoost所连接的负载突然减少，在经过一定的时间后，第一驱动电源VBoost端的驱动电压会自动恢复至正常电平状态。

进一步地，在一个实施例中，检测控制模块Dectect还被配置为：当检测到第一驱动电源VBoost的驱动电压等于或者大于阈值电压时，输出第二控制信号，在第二控制信号的作用下，电平转换模块的驱动电源由第二驱动电源VIO切换至第一驱动电源VBoost。示例性地，若阈值电压设为2.0V，当检测控制模块Dectect检测到第一驱动电源VBoost的驱动电压恢复至2.0V或者大于2.0V时，此时说明第一驱动电源VBoost的驱动电压已恢复至一个正常电平状态，检测控制模块Dectect则输出第二控制信号。其中，该第二控制信号可以理解为：用于指示电平转换模块的驱动电源由第二驱动电源VIO切换至第一驱动电源VBoost的控制信号，以使得通过第二控制信号实现电平转换模块的驱动电源由第二驱动电源VIO切换至第一驱动电源VBoost，以切换回原第一驱动电源VBoost对电平转换模块进行正常供电。示例性地，当检测到第一驱动电源VBoost的驱动电压大于阈值电压时，输出的第二控制信号可设为1，在第二控制信号=1的状态下，开关K2导通，开关K1关断，此时驱动电源由第二驱动电源VIO切换至第一驱动电源VBoost。

上述实施例中，通过进一步将检测控制模块Dectect配置为：检测到第一驱动电源VBoost的驱动电压是否等于或者大于阈值电压，当检测到第一驱动电源VBoost的驱动电压大于或者等于阈值电压时，输出第二控制信号。可以使得避免由于第一驱动电源VBoost端的驱动电压降低而出现无法触动电平转换模块进行正常电平转换的问题，从而提高了电平转换模块进行电平转换的稳定性和可靠性。

需要说明的是，上述实施例中，正常情况下可以将第一驱动电源VBoost作为供电电源，通过设置检测控制模块Dectect对第一驱动电源VBoost的驱动电压进行实时检测，以根据第一驱动电源VBoost的驱动电压的电压值，而确定是否需要切换至由第二驱动电源VIO给电平转换模块进行供电，若检测到第一驱动电源VBoost的驱动电压小于阈值电压，即指示此时第一驱动电源VBoost已无法正常驱动电平转换模块进行电平转换时，电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO。在第二驱动电源VIO给电平转换模块进行供电的过程中，第一驱动电源VBoost由于不接入有负载电路，其驱动电压会自动恢复至一个正常电平状态，当检测控制模块Dectect检测到第一驱动电源的驱动电压恢复至一个正常电平状态时，检测控制模块Dectect输出第二控制信号，在第二控制信号的作用下，第二驱动电源VIO与电平转换模块断开连接，第一驱动电源VBoost重新接入电平转换模块中作为供电电源，以提供电平转换模块进行电平转换所需的驱动电压，可以理解，上述的过程为一个动态过程，也即通过检测控制模块Dectect实时检测第一驱动电源VBoost，以根据实际情况而对第一驱动电源VBoost或者第二驱动电源VIO进行动态切换，以接入至电平转换模块中作为供电电源，提供电平转换模块进行电平转换所需的驱动电压。此外，上述实施例中所述的数值仅用于举例，并不限定，具体可以根据实际场景进行设置。

在一个实施例中，如图2所示，电平转换模块还包括多个输入单元和与每一输入单元连接的电平转换单元；其中，每一输入单元包括主级输入单元和次级输入单元；第一驱动电源VBoost的输出端与主级输入单元的第一端连接，第二驱动电源VIO的输出端与次级输入单元的第一端连接；主级输入单元的第二端和次级输入单元的第二端分别与电平转换单元连接。

具体地，当检测控制模块Dectect输出第一控制信号时，在第一控制信号的作用下，主级输入单元关断、次级输入单元导通，所述第二驱动电源通过次级入单元输入至电平转换单元中；当检测控制模块Dectect输出第二控制信号时，在第二控制信号的作用下，次级输入单元关断、主级输入单元导通，所述第一驱动电源输通过主级输入单元输入至电平转换单元中。

上述实施例中，电平转换模块包括多个输入单元和的电平转换单元，由于本申请中的电平转换模块包括第一驱动电源和第二驱动电源，在不同状态下对电平转换模块进行供电的驱动电源可能不同，因此将每一输入单元分为主级输入单元以及次级输入单元，第一驱动电源VBoost通过主级输入单元与电平转换单元连接，第二驱动电源VIO通过次级输入单元与电平转换单元连接，第一驱动电源VBoost输出的驱动电压通过主级输入单元输入至电平转换单元中，第二驱动电源VIO输出的驱动电压通过次级输入单元输入至电平转换单元中，从而避免了在驱动电源的切换过程中出现不同电平转换信号之间的互相干扰现象。其中，正常情况下，通过主级输入单元将第一驱动电源VBoost的驱动电压（电平转换信号）输入至电平转换单元中，以使在第一驱动电源VBoost下，电平转换单元对电平转换信号进行电平转换；当来自芯片内部驱动能力较弱的供电模块，在较大的电流负载条件下，第一驱动电源VBoost出现降压、或者电压不稳定等异常时，通过次级输入单元将第二驱动电源VIO的驱动电压（电平转换信号）输入至电平转换单元，以使在第二驱动电源VIO下，电平转换单元对电平转换信号进行电平转换。从而提高电平转换电路的稳定性和可靠性。此外，由于一个电平转换信号通常包括高电平信号和低电平信号，而本申请中的电平转换信号为差分电平转换信号，因此需设置多个输入单元（优选为4个输入单元）输入差分电平转换信号，以使得电平转换单元对输入的差分电平转换信号进行电平转换，从而在保证电平转换电路的稳定性和可靠性的同时，还提高了电平转换的效率。

需要说明的是，本申请中的输入单元也可以不分为主级输入单元和次级输入单元，即电平转换模块的第一驱动电源VBoost和第二驱动电源VIO通过相同的输入单元与电平转换单元连接，在第一驱动电源VBoost和输入单元之间接入第一切换开关，在第二驱动电源和输入单元之间接入第二切换开关，通过第一切换开关和第二切换开关的断开和导通，从而实现当第一驱动电源VBoost的驱动电压处于正常情况下时，通过将第一切换开关导通，第二切换开关断开，输入单元将第一驱动电源VBoost的驱动电压（电平转换信号）输入至电平转换单元中，以使在第一驱动电源VBoost下，电平转换单元对电平转换信号进行电平转换；当第一驱动电源VBoost出现降压、或者电压不稳定等异常时，通过将第二切换开关导通，第一切换开关断开，输入单元将第二驱动电源VIO的驱动电压（电平转换信号）输入至电平转换单元，以使在第二驱动电源VIO下，电平转换单元对电平转换信号进行电平转换。

在一个实施例中，如图4和图5所示，电平转换模块可以包括第一输入单元、第二输入单元、第三输入单元和第四输入单元；具体地，第一输入单元包括第一主级输入单元PA和第一次级输入单元P1；第二输入单元包括第二主级输入单元NA和第二次级输入单元N1；第三输入单元包括第三主级输入单元NB和第三次级输入单元N2；第四输入单元包括第四主级输入单元PB和第四次级输入单元P2，其中：

第一次级输入单元P1，被配置为在第一控制信号的作用下将所述第二驱动电源的第一电平转换信号输入至电平转换单元中；第二次级输入单元N1，被配置为在第一控制信号的作用下将所述第二驱动电源的第二电平转换信号输入至电平转换单元中；第三次级输入单元N2，被配置为在第一控制信号的作用下将所述第二驱动电源的第三电平转换信号输入至电平转换单元中；第四次级输入单元P2，被配置为在第一控制信号的作用下将所述第二驱动电源的第四电平转换信号输入至电平转换单元中。

第一主级输入单元PA，被配置为在第二控制信号的作用下将所述第一驱动电源的第一电平转换信号输入至电平转换单元中；第二主级输入单元NA，被配置为在第二控制信号的作用下将所述第一驱动电源的第二电平转换信号输入至电平转换单元中；第三主级输入单元NB，被配置为在第二控制信号的作用下将所述第一驱动电源的第三电平转换信号输入至电平转换单元中；第四主级输入单元PB，被配置为在第二控制信号的作用下将所述第一驱动电源的第四电平转换信号输入至电平转换单元中。

在一具体实施例中，所述第一次级输入单元包括串联连接的第一PMOS管和第一反向二极管；所述第一PMOS管的源极与所述第二驱动电源连接，所述第一PMOS管的漏极与所述第一反向二极管的阳极连接，所述第一反向二极管的阴极与所述电平转换单元连接，所述第一PMOS管的栅极被配置为接收第一电平控制信号。

所述第二次级输入单元包括串联连接的第一NMOS管和第二反向二极管；所述第一NMOS管的源极与所述第二驱动电源连接；所述第一NMOS管的漏极与所述第二反向二极管的阳极连接，所述第二反向二极管的阴极与所述电平转换单元连接；所述第一NMOS管的栅极被配置为接收第二电平控制信号。

所述第三次级输入单元包括串联连接的第二NMOS管和第三反向二极管；所述第二NMOS管的源极与所述第二驱动电源连接；所述第二NMOS管的漏极与所述第三反向二极管的阳极连接，所述第三反向二极管的阴极与所述电平转换单元连接；所述第二NMOS管的栅极被配置为接收第三电平控制信号。或者，所述第三次级输入单元包括串联连接的第二NMOS管、第五PMOS管和第五NMOS管；所述第二NMOS管的源极与所述第二驱动电源连接；所述第二NMOS管的漏极与所述第五PMOS管的源极连接；所述第五PMOS管的栅极和所述第五NMOS管的栅极共接到地，所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，所述第五NMOS管的源极与所述电平转换单元连接；所述第二NMOS管的栅极被配置为接收第三电平控制信号；

所述第四次级输入单元包括串联连接的第二PMOS管和第四反向二极管；所述第二PMOS管的源极与所述第二驱动电源连接；所述第二PMOS管的漏极与所述第四反向二极管的阳极连接，所述第四反向二极管的阴极与所述电平转换单元连接；所述第二PMOS管的栅极被配置为接收第四电平控制信号。或者，所述第四次级输入单元包括串联连接的第二PMOS管、第六PMOS管和第六NMOS管；所述第二PMOS管的源极与所述第二驱动电源连接；所述第二PMOS管的漏极与所述第六PMOS管的源极连接；所述第六PMOS管的栅极和所述第六NMOS管的栅极共接到地，所述第六PMOS管的漏极与所述第六NMOS管的漏极连接，所述第六NMOS管的源极与所述电平转换单元连接；所述第二PMOS管的栅极被配置为接收第三电平控制信号。

在一个实施例中，上述的电平控制信号可通过以下方式实现，如图3-图5所示，电平转换电路还包括缓冲转换模块01，具体地，缓冲转换模块01的一端与检测控制模块Dectect连接，另一端与电平转换模块中的输入单元连接；其中，缓冲转换模块01，被配置为接收电平输入信号和检测控制模块Dectect输出的控制信号，并根据电平输入信号和控制信号输出电平控制信号。可以理解，该电平控制信号包括上述实施例中的第一电平控制信号、第二电平控制信号、第三电平控制信号和第四电平控制信号。需要说明的是，缓冲转换模块01可以为任意将低电平域控制信号（0V-1.8V）转换成高电平域控制信号（0V-2.7V)的电平转换电路。

在一个实施例中，如图3-图7所示，缓冲转换模块01具体包括与主级输入单元连接的第一信号转换电路100，以及与次级输入单元连接的第二信号转换电路200。

当检测控制模块Dectect检测到第一驱动电源的驱动电压小于阈值电压时，输出第一控制信号READY=0。

在一具体实施例中，当第一控制信号READY=0，电平输入信号SIN为高电平信号1时，电平输入信号SIN经过第一信号转换电路100后输出第一电平控制信号P1/第二电平控制信号N1/第三电平控制信号N2/第四电平控制信号P2至主级输入单元中，此时第一电平控制信号P1/第二电平控制信号N1/第三电平控制信号N2/第四电平控制信号P2均为高电平信号1。第一控制信号READY=0经过第二信号转换电路200后输出第一电平控制信号P1’/第二电平控制信号N1’/第三电平控制信号N2’/第四电平控制信号P2’，此时第一电平控制信号P1’/第四电平控制信号P2’为高电平信号1，第二电平控制信号N1’/第三电平控制信号N2’为低电平信号0，由于主级输入单元中的MOS管在高电平信号1的状态下均处于关断状态；次级输入单元中的第二次级输入单元和第三次级输入单元在低电平信号0状态下处于导通状态，由此实现电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO，第二驱动电源VIO输出的第二电平转换信号/第三电平转换信号通过第二次级输入单元和第三次级输入单元输入至电平转换模块中进行电平转换。

在一具体实施例中，当第一控制信号READY=0，电平输入信号SIN为低电平信号0时，电平输入信号SIN经过第一信号转换电路100后输出第一电平控制信号P1/第二电平控制信号N1/第三电平控制信号N2/第四电平控制信号P2至主级输入单元中，此时第一电平控制信号P1/第二电平控制信号N1/第三电平控制信号N2/第四电平控制信号P2均为高电平信号1。第一控制信号READY=0经过第二信号转换电路200后输出第一电平控制信号P1’/第二电平控制信号N1’/第三电平控制信号N2’/第四电平控制信号P2’，此时第二电平控制信号N1’/第三电平控制信号N2’为高电平信号1，第一电平控制信号P1’/第四电平控制信号P2’为低电平信号0，由于主级输入单元中的MOS管在高电平信号1的状态下均处于关断状态；次级输入单元中的第一次级输入单元和第四次级输入单元在低电平信号0状态下处于导通状态，由此实现电平转换模块的驱动电源由第一驱动电源VBoost切换至第二驱动电源VIO，第二驱动电源VIO输出的第一电平转换信号/第四电平转换信号通过第一次级输入单元和第四次级输入单元输入至电平转换模块中进行电平转换。

在一个实施例中，当检测控制模块Dectect检测到第一驱动电源的驱动电压等于或大于阈值电压时，输出第二控制信号READY=1。

在一具体实施例中，当第二控制信号READY=1，电平输入信号SIN为高电平信号1时，电平输入信号SIN经过第一信号转换电路100后输出第一电平控制信号P1/第二电平控制信号N1/第三电平控制信号N2/第四电平控制信号P2至主级输入单元中，第一电平控制信号P1/第四电平控制信号P2为高电平信号1，第二电平控制信号N1/第三电平控制信号N2为低电平信号0；第一控制信号READY=0经过第二信号转换电路200后输出第一电平控制信号P1’/第二电平控制信号N1’/第三电平控制信号N2’/第四电平控制信号P2’，此时第一电平控制信号P1’/第二电平控制信号N1’/第三电平控制信号N2’/第四电平控制信号P2’均为高电平信号1，由于次级输入单元中的MOS管在高电平信号1的状态下处于关断状态；主级输入单元中的第二主级输入单元和第三主级输入单元在低电平信号0状态下处于导通状态，由此实现电平转换模块的驱动电源由第二驱动电源切换至第一驱动电源，第一驱动电源输出的第二电平转换信号/第三电平转换信号通过第二主级输入单元和第三主级输入单元输入至电平转换模块中进行电平转换。

在一具体实施例中，当第二控制信号READY=1，电平输入信号SIN为低电平信号0时，电平输入信号SIN经过第一信号转换电路100后输出第一电平控制信号P1/第二电平控制信号N1/第三电平控制信号N2/第四电平控制信号P2至主级输入单元中，此时第二电平控制信号N1/第三电平控制信号N2为高电平信号1，第一电平控制信号P1/第四电平控制信号P2为低电平信号0。第一控制信号READY=0经过第二信号转换电路200后输出第一电平控制信号P1’/第二电平控制信号N1’/第三电平控制信号N2’/第四电平控制信号P2’，此时第一电平控制信号P1’/第二电平控制信号N1’/第三电平控制信号N2’/第四电平控制信号P2’均为高电平信号1，由于次级输入单元中的MOS管在高电平信号1的状态下处于关断状态；主级输入单元中的第一主级输入单元和第四主级输入单元在低电平信号0状态下处于导通状态，由此实现电平转换模块的驱动电源由第二驱动电源切换至第一驱动电源，第一驱动电源输出的第一电平转换信号/第四电平转换信号通过第一主级输入单元和第四主级输入单元输入至电平转换模块中进行电平转换。

综上所述，通过采用检测控制模块Dectect对第一驱动电源VBoost进行电压检测，以使得检测控制模块Dectect根据第一驱动电源VBoost的驱动电源的驱动电压值，输出第一控制信号READY=0或者第二控制信号READY=1，以使得主级输入单元和次级输入单元在控制信号的作用下处于关断或者导通状态，从而实现第一驱动电源VBoost和第二驱动电源VIO的动态切换。

需要说明的是，上述实施例中电平信号设置的数值仅用于举例，并不限定，具体可以根据实际场景进行设置。

在一个实施例中，如图3-图5所示，上述的第一信号转换电路100和第二信号转换电路200，具体可以包括缓冲器B0、缓冲器B1、缓冲器B2、缓冲器B3和缓冲器B4，以及与非门G1、与非门G2、与非门G3、与非门G4、与非门G5、与非门G6、与非门G7和与非门G8，具体地：

缓冲器B0的输入端作为缓冲转换模块的输入端，用于接收检测控制模块Dectect输出的控制信号；缓冲器B0的输出端分别与与非门G1的第二输入端、与非门G5的第一端、与非门G5的第二端、与非门G6的第一输入端以及缓冲器B3的输入端连接；与非门G1的第二端和与非门G5的第二端共接，用于接收电平输入信号；缓冲器B3的输出端分别与与非门G7的第一输入端和与非门G8的第一输入端连接。与非门G5的输出端与与非门G6的第二输入端连接，与非门G6的输出端与缓冲器B4的输入端连接，缓冲器B4的输出端与与非门G7的第二输入端连接，与非门G7的输出端与与非门G8的第二输入端连接。

与非门G1的第一输入端分别与与非门G2的第一输入端共接后，且与缓冲器B1的输入端连接，缓冲器B1的输出端分别与与非门G3的第一输入端和与非门G4的第一输入端连接；与非门G1的输出端与与非门G2的第二输入端连接，与非门G2的输出端与缓冲器B2的输入端连接，缓冲器B2的输出端与与非门G3的第二输入端连接；与非门G3的输出端与与非门G4的第二输入端连接。

其中，电平输入信号IN通过缓冲器B0的输入端进行输入，对应地，与非门G2的输出端输出第一电平控制信号P1，与非门G1的输出端输出第二电平控制信号N1，与非门G3的输出端输出第三电平控制信号N2，与非门G4的输出端输出第四电平控制信号P2；与非门G6的输出端输出信号第一电平控制信号P1’，与非门G5的输出端输出信号第二电平控制信号N1’，与非门G7的输出端输出第三电平控制信号N2’，与非门G8的输出端输出第四电平控制信号P2’。

示例性地，当第一控制信号READY=1，主级输入单元为处于导通状态，次级输入单元为处于关断状态，则第一驱动电源输出的第一电平转换信号/第二电平转换信号/第三电平转换信号/第四电平转换信号分别输入至第一主级输入单元、第二主级输入单元、第三主级输入单元和第四主级输入单元中，以将上述的电平转换信号分别输入至电平转换模块中，以使电平转换模块完成相应的电平转换。

进一步地，在一具体实施例中，第一电平控制信号P1/第二电平控制信号N1/第三电平控制信号N2/第四电平控制信号P2还需分别通过缓冲单元LS进行缓冲处理；如图6和图7所示，缓冲单元具体包括缓冲单元LS1、缓冲单元LS2、缓冲单元LS3、缓冲单元LS4、缓冲单元LS5、缓冲单元LS6、缓冲单元LS7和缓冲单元LS8，具体地，第一电平控制信号P1经过缓冲单元LS1得到第一电平控制信号IN-P1，经过缓冲单元LS5得到第一电平控制信号IN-P1’；第二电平控制信号N1经过缓冲单元LS2得到第二电平控制信号IN-N1，经过缓冲单元LS6得到第二电平控制信号IN-N1’；第三电平控制信号N2经过缓冲单元LS3得到第三电平控制信号IN-N2，经过缓冲单元LS7得到第三电平控制信号IN-N2’；第四电平控制信号P2经过缓冲单元LS3得到第四电平控制信号IN-P2，经过缓冲单元LS8得到第四电平控制信号IN-P2’；而后，再将第一电平控制信号IN-P1/第二电平控制信号IN-N1/第三电平控制信号IN-N2/第四电平控制信号IN-P2分别输入至第一主级输入单元、第二主级输入单元、第三主级输入单元和第四主级输入单元中，从而控制主级输入单元的导通或关断；从而保证输入至电平转换模块中的电平转换信号的稳定性，从而提高电平转换模块进行电平转换的可靠性。

示例性地，当第一控制信号READY=0，次级输入单元为处于导通状态，主级输入单元为处于关断状态，则第二驱动电源输出的第一电平转换信号/第二电平转换信号/第三电平转换信号/第四电平转换信号分别输入至第一次级输入单元、第二次级输入单元、第三次级输入单元和第四次级输入单元中，以将上述的电平转换信号分别输入至电平转换模块中，以使电平转换模块完成相应的电平转换。

在一个实施例中，如图4-图7所示，第一次级输入单元P1包括串联连接的第一PMOS管PM1和第一反向二极管T1，具体地：

第一PMOS管PM1的源极作为第一次级输入单元P1的第一端，第一PMOS管PM1的源极与第二驱动电源VIO连接，第一PMOS管PM1的漏极与第一反向二极管T1的阳极连接，第一反向二极管T1的阴极与电平转换单元连接；第一PMOS管PM1的栅极被配置为接收第一电平控制信号IN-P1。

第二次级输入单元N1包括串联连接的第一NMOS管NM1和第二反向二极管T2；具体地：

第一NMOS管NM1的源极与第二驱动电源VIO连接；第一NMOS管NM1的漏极与第二反向二极管T2的阳极连接，第二反向二极管T2的阴极与电平转换单元连接；第一NMOS管NM1的栅极被配置为接收第二电平控制信号IN-N1。

在一个实施例中，如图4和图6所示，第三次级输入单元N2包括串联连接的第二NMOS管NM3和第三反向二极管T3，具体地：

第二NMOS管NM3的源极与第二驱动电源连接；第二NMOS管NM3的漏极与第三反向二极管T3的阳极连接，第三反向二极管T3的阴极与电平转换单元连接；第二NMOS管NM3的栅极被配置为接收第三电平控制信号IN-N2。

第四次级输入单元P2包括串联连接的第二PMOS管PM3和第四反向二极管T4，具体地：

第二PMOS管PM3的源极与第二驱动电源连接；第二PMOS管PM3的漏极与第四反向二极管T4的阳极连接，第四反向二极管T4的阴极与电平转换单元连接；第二PMOS管PM3的栅极被配置为接收第四电平控制信号IN-P2。

在本实施例中，由于第一驱动电源在为电平转换模块进行供电的过程中输出的驱动电压大于第二驱动电源在为电平转换模块进行供电的过程中输出的驱动电压，因此本申请通过在每一次级输入单元中接入一个反向二极管，每一次级输入单元包括一个PMOS管和一个反向二极管，PMOS管的漏极和反向二极管的阳极连接，反向二极管的阴极与电平转换单元连接，从而避免第一驱动电源给电平转换模块进行供电的过程中，第一驱动电源输出的驱动电源（电平转换信号）在通过主级输入单元之后倒流到次级输入单元中。

在一个实施例中，如图5和图7所示，第三次级输入单元和第四次级输入单元还可以通过另一个方式进行设置，具体地：

第三次级输入单元N4包括依次串联连接的第二NMOS管NM3、第五PMOS管PM5和第五NMOS管NM5；第二NMOS管NM3的源极与第二驱动电源VIO连接；第二NMOS管NM3的漏极与第五PMOS管PM5的源极连接；第五PMOS管PM5的栅极和第五NMOS管NM5的栅极共接到地，第五PMOS管PM5的漏极与第五NMOS管NM5的漏极连接，第五NMOS管NM5的源极与电平转换单元连接；第二NMOS管NM3的栅极被配置为接收第三电平控制信号IN-N2。

第四次级输入单元P4包括依次串联连接的第二PMOS管PM3、第六PMOS管PM6和第六NMOS管NM6：第二PMOS管PM3的源极与第二驱动电源VIO连接；第二PMOS管PM3的漏极与第六PMOS管PM6的源极连接；第六PMOS管PM6的栅极和第六NMOS管NM6的栅极共接到地，第六PMOS管PM6的漏极与第六NMOS管NM6的漏极连接，第六NMOS管NM6的源极与电平转换单元连接；第二PMOS管PM3的栅极被配置为接收第四电平控制信号IN-P2。

需要说明的是，上述针对次级输入单元的描述，对应还包括主级输入单元，在一个实施例中，如图4-图7所示，具体地：

第一主级输入单元PA包括第二PMOS管PM2，第二PMOS管PM2的源极与第一驱动电源VBoost连接，第二PMOS管PM2的漏极与电平转换单元连接，第二PMOS管PM2的栅极被配置为接收第一电平控制信号IN-P1。

第二主级输入单元NA包括第二NMOS管NM2，第二NMOS管NM2的源极与第一驱动电源VBoost连接，第二NMOS管NM2的漏极与电平控制单元连接， 第二NMOS管NM2的栅极被配置为接收第二电平控制信号IN-N1。

第三主级输入单元NB包括第四NMOS管NM4，第四NMOS管NM4的源极与第一驱动电源VBoost连接，第四NMOS管NM4的漏极与电平转换单元连接，第四NMOS管NM4的栅极被配置为接收第三电平控制信号IN-N2。

第四主级输入单元PB包括第四PMOS管PM4，第四PMOS管PM4的源极与第一驱动电源VBoost连接，第四PMOS管PM4的漏极与电平转换单元连接，第四PMOS管PM4的栅极被配置为接收第四电平控制信号IN-P2。

在一个实施例中，电平转换单元还包括转换控制电路、第一输出子电路和第二输出子电路，第一输出子电路和第二输出子电路分别与转换控制电路连接；具体地，转换控制电路，被配置为将第三电平转换信号转换为第一转换控制信号，以及将第四电平转换信号转换为第二转换控制信号；第一输出子电路被配置为，根据第一转换控制信号和第一电平转换信号输出第一电平输出信号；第二输出子电路被配置为，根据第二转换控制信号和第四电平转换信号输出第一电平输出信号。

在一个实施例中，如图4-图7所示，具体地，第一输出子电路10包括串联连接的PMOS管PM10和NMOS管NM10；其中，PM10的源极作为第一输出子电路10的输入端；PM10的栅极和NM10的栅极共接地；PM10的漏极和NM10的漏极共接作为第一输出子电路10的输出端。

第二输出子电路20包括串联连接的PMOS管PM20和NMOS管NM20；其中，PM20的源极作为第二输出子电路20的输入端；PM20的栅极和NM20的栅极共接地；PM20的漏极和NM20的漏极共接作为第二输出子电路20的输出端。

在一个实施例中，如图4-图7所示，转换控制电路包括第一开关电路30、第二开关电路40、转换子电路70、第七NMOS管NM7和第八NMOS管NM8；第一开关30的一端与第三输入单元连接，第一开关电路30的另一端与转换子电路70连接；第二开关电路40的一端与第四输入单元连接，第二开关电路40的另一端与转换子电路70连接；第七NMOS管NM7的源极与第一输出子电路电连接，第七NMOS管NM7的栅极与转换子电路70连接，第七NMOS管NM7的漏级与负电源VNEG连接；第八NMOS管NM8的源极与第二输出子电路连接，第八NMOS管NM8的栅极与转换子电路70连接，第八NMOS管NM8的漏级与负电源VNEG连接。

具体地，第一开关电路30包括串联连接的PMOS管PM30和NMOS管NM30；其中，PM30的源极作为第一开关电路30的输入端；PM30的栅极和NM30的栅极共接地；PM30的漏极和NM30的漏极共接作为第一开关电路30的输出端。

具体地，第二开关电路40包括串联连接的PMOS管PM40和NMOS管NM40；其中，PM40的源极作为第二开关电路40的输入端；PM40的栅极和NM40的栅极共接地；PM40的漏极和NM40的漏极共接作为第二开关电路40的输出端。

具体地，转换子电路设有第一输入端1和第二输入端2，具体包括PMOS管PM701、PMOS管PM702、NMOS管NM701和NMOS管NM702，其中：

PM701的漏极和PM702的漏极共接地；PM702的源极、PM701的栅极、NM701的栅极和NM702的漏极共接作为第二输入端2；PM701的源极、PM702的栅极、NM702的栅极和NM701的漏极共接作为第一输入端1，以使得第三NMOS管NM3的源极、第五NMOS管NM5的源极和NMOS管NM7的栅极分别与转换子电路的第一输入端1连接，第四NMOS管NM4的源极、第六NMOS管NM6的源极和NMOS管NM8的栅极分别与转换子电路的第二输入端2连接；NM701的源极和NM的源极分别接入到第一驱动电源的VNEG端和第二驱动电源的VNEG端。

在一个实施例中，如图4-图7所示，电平转换单元还包括第三输出子电路50和第四输出子电路60，第三输出子电路50连接至第七NMOS管NM7的栅极和转换子电路的连接路径上，第四输出子电路60连接至第八NMOS管NM8的栅极和转换子电路的连接路径上；第三输出子电路50被配置为根据第一转换控制信号输出第三电平输出信号；第四输出子电路60被配置为根据第二转换控制信号输出第四电平输出信号。

具体地，第三输出子电路包括PMOS管PM50和NMOS管NM50，其中：

PMOS管PM50的漏极接地，NMOS管NM50的源极与驱动电源的VNEG连接；PMOS管PM50的栅极和NMOS管NM50的栅极共接作为输入端，PMOS管PM50的源极和NMOS管NM50的漏极共接作为输出端。

具体地，第四输出子电路包括PMOS管PM60和NMOS管NM60，其中：

PMOS管PM60的漏极接地，NMOS管NM60的源极与驱动电源的VNEG连接；PMOS管PM60和NMOS管NM60的栅极共接作为输入端，PMOS管PM60的源极和NMOS管NM60的漏极共接作为输出端。

在一具体实施例中， 当第一控制信号READY=0，电平输入信号SIN为高电平信号1时，第二驱动电源输出的第二电平转换信号/第三电平转换信号通过第二次级输入单元和第三次级输入单元输入至电平转换模块中进行电平转换；此时第一开关电路30处于导通状态，第二开关电路40处于断开状态，第二电平转换信号通过第二次级输入单元之后，在转换子电路70的作用下，从第二输出子电路20的输出端输出；第三电平转换信号通过第三次级输入单元和第一开关电路30输入至转换子电路70中进行电平转换后，在第七NMOS管NM7的作用下，由第三输出子电路的输出输出。

在一具体实施例中， 当第一控制信号READY=0，电平输入信号SIN为低电平信号1时，第二驱动电源输出的第一电平转换信号/第四电平转换信号通过第一次级输入单元和第四次级输入单元输入至电平转换模块中进行电平转换；此时第一开关电路30处于断开状态，第二开关电路40处于导通状态，第一电平转换信号通过第一次级输入单元之后，在转换子电路70的作用下，从第一输出子电路10的输出端输出；第四电平转换信号通过第四次级输入单元和第二开关电路40输入至转换子电路70中进行电平转换后，在第八NMOS管NM8的作用下，从第四输出子电路的输出端输出。

在一具体实施例中， 当第一控制信号READY=1，电平输入信号SIN为高电平信号1时，第一驱动电源输出的第二电平转换信号/第三电平转换信号通过第二主级输入单元和第三主级输入单元输入至电平转换模块中进行电平转换；此时第一开关电路30处于导通状态，第二开关电路40处于断开状态，第二电平转换信号通过第二主级输入单元之后，在转换子电路70的作用下，从第二输出子电路20的输出端输出；第三电平转换信号通过第三主级输入单元和第一开关电路30输入至转换子电路70中进行电平转换后，在第七NMOS管NM7的作用下，由第三输出子电路的输出输出。

在一具体实施例中，当第一控制信号READY=1，电平输入信号SIN为高电平信号0时，第一驱动电源输出的第一电平转换信号/第四电平转换信号通过第一主级输入单元和第四主级输入单元输入至电平转换模块中进行电平转换；此时第一开关电路30处于断开状态，第二开关电路40处于导通状态，第一电平转换信号通过第一主级输入单元之后，在转换子电路70的作用下，从第一输出子电路10的输出端输出；第四电平转换信号P2通过第四主级输入单元和第二开关电路40输入至转换子电路70中进行电平转换后，在第八NMOS管NM8的作用下，从第四输出子电路的输出端输出。

本发明第二方面提供一种电平转换电路，包括检测控制模块和电平转换模块；所述电平转换模块包括第一驱动电源、第二驱动电源、电平转换单元、主级输入单元、次级输入单元和和缓冲转换模块，所述第一驱动电源通过所述主级输入单元连接至所述电平转换单元，所述第二驱动电源通过所述次级输入单元连接至所述电平转换单元，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接。

所述缓冲转换模块，被配置为接收电平输入信号和所述检测控制模块输出的控制信号，并根据所述电平输入信号和所述控制信号输出电平控制信号。

所述检测控制模块被配置为输出控制信号至所述主级输入单元和次级输入单元，以控制所述主级输入单元断开以及所述次级输入单元导通，或者，以控制所述主级输入单元导通以及所述次级输入单元断开。

具体地，所述主级输入单元包括主级PMOS管，所述主级PMOS管的源极与所述第一驱动电源连接，漏级与所述电平转换单元连接，栅极被配置为接收电平控制信号。

所述次级输入单元包括次级PMOS管和次级反向二极管；所述次级PMOS管的源极与所述第二驱动电源连接，所述次级PMOS管的漏极与所述次级反向二极管的阳极连接，所述次级反向二极管的阴极与所述电平转换单元连接，所述次级PMOS管的栅极被配置为接收电平控制信号。

如图4-图7所示，所述电平转换单元包括转换控制电路、第一输出子电路10、第二输出子电路20、第三输出子电路50和第四输出子电路60；所述转换控制电路包括第一开关电路、第二开关电路、转换子电路、第七NMOS管NM7和第八NMOS管NM8；所述第一开关电路的一端与所述第三输入单元连接，所述第一开关电路的另一端与所述转换子电路连接，所述第二开关电路的一端与所述第四输入单元连接，所述第二开关电路的另一端与所述转换子电路连接；所述第七NMOS管NM7的源极与所述第一输出子电路10电连接，所述第七NMOS管NM7的栅极与所述转换子电路连接，所述第七NMOS管的漏级与负电源VNEG连接；所述第八NMOS管NM8的源极与所述第二输出子电路20连接，所述第八NMOS管NM8的栅极与所述转换子电路连接，所述第八NMOS管NM8的漏级与负电源VNEG连接；所述第三输出子电路50连接至所述第七NMOS管NM7的栅极和所述转换子电路的连接路径上，所述第四输出子电路60连接至所述第八NMOS管NM8的栅极和所述转换子电路的连接路径上。

实施例2

本发明第三方面提供一种基于电平转换电路的电平转换方法，应用于电平转换电路，所述电平转换电路包括检测控制模块和电平转换模块，所述电平转换模块包括第一驱动电源、第二驱动电源和缓冲转换模块，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接，其中，在一个实施例中，电平转换电路可以为上述第一方面或者第二方面任一实施例中的电平转换电路。

在一个实施例中，如图8所示，电平转换方法包括：

S10：对电平转换模块中的第一驱动电源的驱动电压进行检测。

步骤S10中，通过设置检测控制模块，并配置检测控制模块对检测控制模块对电平转换模块中的第一驱动电源的驱动电压进行检测，以实时获取第一驱动电源的驱动电压的电压值。

S20：当检测到第一驱动电源的驱动电压小于阈值电压时，输出第一控制信号；在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源切换至第二驱动电源。

基于步骤S10通过检测控制模块对第一驱动电源的驱动电压进行实时检测，步骤S20中，当检测到第一驱动电源的驱动电压小于阈值电压时，例如阈值电压设为3.8V，当检测到第一驱动电源的驱动电压的电压值为2.6V时，也即当前第一驱动电源的驱动电压小于阈值电压2.6V，检测控制模块则可以输出第一控制信号，以使得在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源切换至第二驱动电源。

上述实施例中，通过步骤S10-S20的电平转换方法，可以使得当第一驱动电源出现降压或者不稳定问题时，可以通过输出控制信号切换第二驱动电源，以提高电平转换电路的稳定性。

在一个实施例中，电平转换方法还包括以下步骤：

S30：当检测到第一驱动电源的驱动电压等于或者大于阈值电压时，输出第二控制信号；在第二控制信号的作用下，电平转换模块的驱动电源由第二驱动电源切换至第一驱动电源。

基于上述步骤S10-S20中，在第一控制信号的作用下，电平转换模块的驱动电源由第一驱动电源切换至第二驱动电源，在此过程中，第一驱动电源连接的负载减少，一定时间内，第一驱动电源端的驱动电压会自动上升，进一步地，步骤S30中，还可以通过检测控制模块，检测第一驱动电源的驱动电压是否等于或者大于阈值电压，当检测到第一驱动电源的驱动电压等于或者大于阈值电压时，检测控制模块则输出第二控制信号。以使得在第二控制信号的作用下，电平转换模块的驱动电源由第二驱动电源切换至第一驱动电源，从而提高电平转换电路的稳定性。

此外，需要说明的是，上述实施例中，步骤S10-S30为动态循环的过程，正常情况下将第一驱动电源作为供电电源，通过设置检测控制模块对第一驱动电源进行实时检测，以根据第一驱动电源的驱动电压的电压值，而确定是否需要切换第二驱动电源，若切换第二驱动电源，此时还需要通过检测控制模块对对第一驱动电源进行实时检测，以使得当第一驱动电源的驱动电压的电压值恢复到一定状态时，可以切换回第一驱动电源对电平转换模块进行供电，也即，上述步骤中，通过检测控制模块实时检测第一驱动电源，以根据实际情况而动态切换第一驱动电源或者第二驱动电源。

以上所述实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围，均应包含在本发明的保护范围之内。

Claims (16)

1.一种电平转换电路，其特征在于，包括检测控制模块和电平转换模块；所述电平转换模块包括第一驱动电源、第二驱动电源和缓冲转换模块，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接，其中：

所述缓冲转换模块，被配置为接收电平输入信号和所述检测控制模块输出的控制信号，并根据所述电平输入信号和所述控制信号输出电平控制信号；

所述检测控制模块被配置为：对所述电平转换模块中的第一驱动电源的驱动电压进行检测，当检测到所述第一驱动电源的驱动电压小于阈值电压时，输出第一控制信号，在所述第一控制信号的作用下，所述电平转换模块的驱动电源由所述第一驱动电源切换至所述第二驱动电源。

2.如权利要求1所述的电平转换电路，其特征在于，所述检测控制模块还被配置为：当检测到所述第一驱动电源的驱动电压等于或者大于所述阈值电压时，输出第二控制信号，在所述第二控制信号的作用下，所述电平转换模块的驱动电源由所述第二驱动电源切换至所述第一驱动电源。

3.如权利要求2所述的电平转换电路，其特征在于，所述电平转换模块还包括多个输入单元和与每一所述输入单元连接的电平转换单元；每一所述输入单元包括主级输入单元和次级输入单元；所述第一驱动电源的输出端与所述主级输入单元的第一端连接，所述第二驱动电源的输出端与所述次级输入单元的第一端连接；所述主级输入单元的第二端和所述次级输入单元的第二端分别与所述电平转换单元连接；

当所述检测控制模块输出第一控制信号时，在所述第一控制信号的作用下，所述主级输入单元关断、所述次级输入单元导通，所述第二驱动电源通过所述次级输入单元输入至所述电平转换单元中；

当所述检测控制模块输出第二控制信号时，在所述第二控制信号的作用下，所述次级输入单元关断、所述主级输入单元导通，所述第一驱动电源输通过所述主级输入单元输入至所述电平转换单元中。

4.如权利要求3所述的电平转换电路，其特征在于，所述电平转换模块包括第一输入单元、第二输入单元、第三输入单元和第四输入单元；所述第一输入单元包括第一主级输入单元和第一次级输入单元；所述第二输入单元包括第二主级输入单元和第二次级输入单元；所述第三输入单元包括第三主级输入单元和第三次级输入单元；所述第四输入单元包括第四主级输入单元和第四次级输入单元；

所述第一次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第一电平转换信号输入至所述电平转换单元中；

所述第二次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第二电平转换信号输入至所述电平转换单元中；

所述第三次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第三电平转换信号输入至所述电平转换单元中；

所述第四次级输入单元，被配置为在第一控制信号的作用下将所述第二驱动电源的第四电平转换信号输入至所述电平转换单元中；

所述第一主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第一电平转换信号输入至所述电平转换单元中；

所述第二主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第二电平转换信号输入至所述电平转换单元中；

所述第三主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第三电平转换信号输入至所述电平转换单元中；

所述第四主级输入单元，被配置为在第二控制信号的作用下将所述第一驱动电源的第四电平转换信号输入至所述电平转换单元中。

5.如权利要求4所述的电平转换电路，其特征在于，所述第一次级输入单元包括串联连接的第一PMOS管和第一反向二极管；所述第一PMOS管的源极与所述第二驱动电源连接，所述第一PMOS管的漏极与所述第一反向二极管的阳极连接，所述第一反向二极管的阴极与所述电平转换单元连接，所述第一PMOS管的栅极被配置为接收第一电平控制信号；

所述第二次级输入单元包括串联连接的第一NMOS管和第二反向二极管；所述第一NMOS管的源极与所述第二驱动电源连接；所述第一NMOS管的漏极与所述第二反向二极管的阳极连接，所述第二反向二极管的阴极与所述电平转换单元连接；所述第一NMOS管的栅极被配置为接收第二电平控制信号。

6.如权利要求4所述的电平转换电路，其特征在于，所述第三次级输入单元包括串联连接的第二NMOS管和第三反向二极管；所述第二NMOS管的源极与所述第二驱动电源连接；所述第二NMOS管的漏极与所述第三反向二极管的阳极连接，所述第三反向二极管的阴极与所述电平转换单元连接；所述第二NMOS管的栅极被配置为接收第三电平控制信号；

所述第四次级输入单元包括串联连接的第二PMOS管和第四反向二极管；所述第二PMOS管的源极与所述第二驱动电源连接；所述第二PMOS管的漏极与所述第四反向二极管的阳极连接，所述第四反向二极管的阴极与所述电平转换单元连接；所述第二PMOS管的栅极被配置为接收第四电平控制信号。

7.如权利要求4所述的电平转换电路，其特征在于，所述第三次级输入单元包括串联连接的第二NMOS管、第五PMOS管和第五NMOS管；所述第二NMOS管的源极与所述第二驱动电源连接；所述第二NMOS管的漏极与所述第五PMOS管的源极连接；所述第五PMOS管的栅极和所述第五NMOS管的栅极共接到地，所述第五PMOS管的漏极与所述第五NMOS管的漏极连接，所述第五NMOS管的源极与所述电平转换单元连接；所述第二NMOS管的栅极被配置为接收第三电平控制信号；

所述第四次级输入单元包括串联连接的第二PMOS管、第六PMOS管和第六NMOS管；所述第二PMOS管的源极与所述第二驱动电源连接；所述第二PMOS管的漏极与所述第六PMOS管的源极连接；所述第六PMOS管的栅极和所述第六NMOS管的栅极共接到地，所述第六PMOS管的漏极与所述第六NMOS管的漏极连接，所述第六NMOS管的源极与所述电平转换单元连接；所述第二PMOS管的栅极被配置为接收第四电平控制信号。

8.如权利要求4所述的电平转换电路，其特征在于，所述电平转换单元包括转换控制电路、第一输出子电路和第二输出子电路，所述第一输出子电路和第二输出子电路分别与所述转换控制电路电连接；

所述转换控制电路，被配置为将所述第三电平转换信号转换为第一转换控制信号，以及将所述第四电平转换信号转换为第二转换控制信号；

所述第一输出子电路被配置为根据所述第一转换控制信号和所述第一电平转换信号输出第一电平输出信号；

所述第二输出子电路被配置为根据所述第二转换控制信号和所述第四电平转换信号输出第一电平输出信号。

9.如权利要求8所述的电平转换电路，其特征在于，所述转换控制电路包括第一开关电路、第二开关电路、转换子电路、第七NMOS管和第八NMOS管；所述第一开关电路的一端与所述第三输入单元连接，所述第一开关电路的另一端与所述转换子电路连接，所述第二开关电路的一端与所述第四输入单元连接，所述第二开关电路的另一端与所述转换子电路连接；所述第七NMOS管的源极与所述第一输出子电路电连接，所述第七NMOS管的栅极与所述转换子电路连接，所述第七NMOS管的漏级与负电源VNEG连接；所述第八NMOS管的源极与所述第二输出子电路连接，所述第八NMOS管的栅极与所述转换子电路连接，所述第八NMOS管的漏级与负电源VNEG连接。

10.如权利要求8所述的电平转换电路，其特征在于，所述电平转换单元还包括第三输出子电路和第四输出子电路，所述第三输出子电路连接至第七NMOS管的栅极和转换子电路的连接路径上，所述第四输出子电路连接至第八NMOS管的栅极和所述转换子电路的连接路径上；

所述第三输出子电路被配置为根据所述第一转换控制信号输出第三电平输出信号；

所述第四输出子电路被配置为根据所述第二转换控制信号输出第四电平输出信号。

11.一种电平转换电路，其特征在于，包括检测控制模块和电平转换模块；所述电平转换模块包括第一驱动电源、第二驱动电源、电平转换单元、主级输入单元、次级输入单元和缓冲转换模块，所述第一驱动电源通过所述主级输入单元连接至所述电平转换单元，所述第二驱动电源通过所述次级输入单元连接至所述电平转换单元，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接；

所述缓冲转换模块，被配置为接收电平输入信号和所述检测控制模块输出的控制信号，并根据所述电平输入信号和所述控制信号输出电平控制信号；

所述检测控制模块被配置为输出控制信号至所述主级输入单元和次级输入单元，以控制所述主级输入单元断开以及所述次级输入单元导通，或者，以控制所述主级输入单元导通以及所述次级输入单元断开。

12.如权利要求11所述的电平转换电路，其特征在于，所述主级输入单元包括主级PMOS管，所述主级PMOS管的源极与所述第一驱动电源连接，漏级与所述电平转换单元连接，栅极被配置为接收电平控制信号。

13.如权利要求11所述的电平转换电路，其特征在于，所述次级输入单元包括次级PMOS管和次级反向二极管；所述次级PMOS管的源极与所述第二驱动电源连接，所述次级PMOS管的漏极与所述次级反向二极管的阳极连接，所述次级反向二极管的阴极与所述电平转换单元连接，所述次级PMOS管的栅极被配置为接收电平控制信号。

14.如权利要求11所述的电平转换电路，其特征在于，所述电平转换单元包括转换控制电路、第一输出子电路、第二输出子电路、第三输出子电路和第四输出子电路；

所述转换控制电路包括第一开关电路、第二开关电路、转换子电路、第七NMOS管和第八NMOS管；所述第一开关电路的一端与第三输入单元连接，所述第一开关电路的另一端与所述转换子电路连接，所述第二开关电路的一端与第四输入单元连接，所述第二开关电路的另一端与所述转换子电路连接；所述第七NMOS管的源极与所述第一输出子电路电连接，所述第七NMOS管的栅极与所述转换子电路连接，所述第七NMOS管的漏级与负电源VNEG连接；所述第八NMOS管的源极与所述第二输出子电路连接，所述第八NMOS管的栅极与所述转换子电路连接，所述第八NMOS管的漏级与负电源VNEG连接；所述第三输出子电路连接至所述第七NMOS管的栅极和所述转换子电路的连接路径上，所述第四输出子电路连接至所述第八NMOS管的栅极和所述转换子电路的连接路径上。

15.一种电平转换电路的电平转换方法，其特征在于，应用于电平转换电路，所述电平转换电路包括检测控制模块和电平转换模块，所述电平转换模块包括第一驱动电源、第二驱动电源和缓冲转换模块，所述缓冲转换模块的一端与所述检测控制模块连接，另一端与所述电平转换模块中的输入单元连接，所述电平转换方法包括：

对电平转换模块中的第一驱动电源的驱动电压进行检测；

当检测到所述第一驱动电源的驱动电压小于阈值电压时，输出第一控制信号；在所述第一控制信号的作用下，所述电平转换模块的驱动电源由所述第一驱动电源切换至第二驱动电源。

16.如权利要求15所述的电平转换方法，其特征在于，所述方法还包括：

当检测到所述第一驱动电源的驱动电压等于或者大于所述阈值电压时，输出第二控制信号；在所述第二控制信号的作用下，所述电平转换模块的驱动电源由所述第二驱动电源切换至所述第一驱动电源。