CN102055462B - 集成电路系统中的不同电压电平要求间的接口 - Google Patents

集成电路系统中的不同电压电平要求间的接口 Download PDF

Info

Publication number
CN102055462B
CN102055462B CN201010000756.8A CN201010000756A CN102055462B CN 102055462 B CN102055462 B CN 102055462B CN 201010000756 A CN201010000756 A CN 201010000756A CN 102055462 B CN102055462 B CN 102055462B
Authority
CN
China
Prior art keywords
voltage
terminal
mos transistor
bias voltage
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010000756.8A
Other languages
English (en)
Other versions
CN102055462A (zh
Inventor
潘卡吉·库马尔
普拉姆德·E·帕拉梅斯沃兰
梅卡什沃·克桑德拉曼
维尼·德什潘德
约翰·克瑞兹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies North America Corp filed Critical Infineon Technologies North America Corp
Publication of CN102055462A publication Critical patent/CN102055462A/zh
Application granted granted Critical
Publication of CN102055462B publication Critical patent/CN102055462B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007—Fail-safe circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

集成电路系统中的不同电压电平要求间的接口。一种方法包括从电源电压可控地产生第一偏压以在IO接收器的工作电压的上容限值内，以及从通过IO垫提供的外部电压可控地产生第二偏压以在IO接收器的工作电压的上容限值内。该方法还包括在正常条件和容限条件期间从第一偏压得到输出电压，以及在保险条件期间从第二偏压得到输出电压。容限条件是通过IO垫提供的外部电压在零至高于电源电压的值之间变化的操作模式，并且保险条件是电源电压为零的操作模式。

Description

集成电路系统中的不同电压电平要求间的接口
技术领域
本公开一般地涉及电子电路，更具体地说，涉及实现能够在不同电压电平要求之间可靠接口的输入/输出(IO)接口电路的系统、装置和方法。
背景技术
如图1所示，输入/输出(IO)接口电路104可以将集成电路(IC)的IO垫(IO pad)102与IO接收器106相接口。IO垫可以允许IC连接到外部器件。图1的IC系统100可能要求用于IO垫102和IO接收器106的不同电压电平。例如，IO垫102处的电压可能高(例如，3.465，5.5V，或3.3V+5％容限、5V+10％容限)而IO接收器的工作电压可能低(例如，2.5V)。电源电压也可能处于不同的电压电平。
IO接口电路104和IO接收器106的构成有源元件(例如，金属氧化物半导体(MOS)晶体管)还可以具有其工作电压的上容限值(例如，1.98V、或1.8V+10％容限)。当高于接收器工作电压(例如，2.5V)的电压被输入接收器时，IO接收器106的构成有源元件会有压力，这会影响IO接收器106的可靠性。类似地，IO接口电路104的构成有源元件也会有压力。
考虑作为有源元件的MOS晶体管，当MOS晶体管的漏极(D)终端和栅极(G)终端之间的电压超过上限值时，受到压力的MOS晶体管的栅极(G)氧化物会损坏。
发明内容
这里公开了实现能够在不同电压电平要求之间接口的输入/输出(IO)接口电路的系统、装置和方法。
在一个方面，一种方法包括从电源电压可控地产生第一偏压以在IO接收器的工作电压的上容限值内，以及从通过IO垫提供的外部电压可控地产生第二偏压以在IO接收器的工作电压的上容限值内。该方法还包括在正常条件和容限条件期间从第一偏压得到输出电压，以及在保险条件期间从第二偏压得到输出电压。
容限条件是通过IO垫提供的外部电压在零至高于电源电压的值之间变化的操作模式，并且保险条件是电源电压为零的操作模式。
在另一方面，一种电路包括复用器块。该复用器块被配置成接收从电源电压可控地产生的第一偏压和从通过IO垫提供的外部电压可控地产生的第二偏压。第一偏压和第二偏压均在IO接收器的工作电压的上容限值内。该复用器块被配置成基于电源电压的存在和缺失中的一个，输出正常条件和容限条件期间的第一偏压或保险条件期间基于第二偏压的输出。
容限条件是通过IO垫提供的外部电压在零至高于电源电压的值之间变化的操作模式，并且保险条件是电源电压为零的操作模式。
在又一方面，一种集成电路系统包括集成电路的IO垫、IO接收器和IO接口电路，IO接口电路被配置成将集成电路的IO垫与IO接收器接口。IO接口电路包括复用器块。复用器块被配置成接收从电源电压可控地产生的第一偏压和从通过集成电路的IO垫提供的外部电压可控地产生的第二偏压。第一偏压和所述第二偏压均在IO接收器的工作电压的上容限值内。复用器块被配置成基于电源电压的存在和缺失中的一个，输出正常条件和容限条件期间的第一偏压或保险条件期间基于第二偏压的输出。
容限条件是通过集成电路的IO垫提供的外部电压在零至高于电源电压的值之间变化的操作模式，并且保险条件是电源电压为零的操作模式。
这里公开的方法和系统可以以实现多个方面的任意方式实现，并且可以以包含一组指令的机器可读介质的形式执行，该组指令在由机器执行时，使得机器执行这里公开的任意操作。从附图和下文的详细说明，其他特征将变得明显。
附图说明
本发明的实施例在附图中以示例而非限制的方式进行了描述，附图中类似的标号指示相似的元件。其中，
图1是包括输入/输出(IO)接口电路的集成电路(IC)系统的系统示图。
图2是根据一个或多个实施例的复用器电路的示意图。
图3是根据一个或多个实施例的图2的复用器电路的晶体管实现的示意图。
图4是根据一个或多个实施例在容限操作模式期间图3的复用器电路的晶体管实现的DC特性图。
图5是根据一个或多个实施例在保险操作模式期间图3的复用器电路的晶体管实现的DC特性图。
图6是根据一个或多个实施例在容限操作模式期间图3的复用器电路的晶体管实现的瞬态特性图。
图7是根据一个或多个实施例在保险操作模式期间图3的复用器电路的晶体管实现的瞬态特性图。
图8是根据一个或多个实施例得到将要与IO接收器接口的输出电压的方法所涉及操作的流程图。
图9是根据一个或多个实施例的包括图2复用器电路的IC系统的系统示图。
从下文详细的说明和附图，这些实施例的其他特征将变得明显。
具体实施方式
下文描述的示例性实施例可以用来实现能够在不同电压电平要求之间接口的输入/输出(IO)接口电路。尽管参考了具体的示例性实施例描述了这些实施例，但是很明显在不背离各个实施例的宽泛精神和范围的情况下，可以对这些实施例进行多种修改和改变。
图2示出了根据一个或多个实施例的复用器电路200。在一个或多个实施例中，复用器电路200包括复用器块202，复用器块202可以接收作为输入的第一偏压206和第二偏压208。在一个或多个实施例中，第一偏压206可以从电源电压204可控产生，并且第二偏压208可以从通过输入/输出(IO)垫提供的外部电压可控产生。在一个或多个实施例中，第一偏压206和第二偏压208可以在IO接收器的工作电压的上容限值内。
在一个或多个实施例中，复用器块的输出210在正常条件和容限条件期间可以是第一偏压206，或者在保险(failsafe)条件期间可以是第二偏压208。在一个或多个实施例中，容限条件可以是这样的操作模式，在该操作模式下，通过IO垫提供的外部电压在0至高于电源电压204的值之间变化。在一个或多个实施例中，保险条件可以是这样的操作模式，在该操作模式下，电源电压204为零。
换句话说，如图2所示，复用器块的输出210可以基于电源电压204的存在或缺失。例如，当电源电压204存在的时候，其指示逻辑“1”，复用器块的输出210可以等于第一偏压206。当电源电压204为零，其指示逻辑“0”，复用器块的输出210可以基于第二偏压208。
在一个或多个实施例中，第一偏压206可以被可控产生为电源电压204的一部分。在一个或多个实施例中，第二偏压208可以被可控产生为通过IO垫提供的外部电压减去一个或多个有源元件(例如，金属氧化物半导体(MOS)晶体管)的阈值电压。
图3示出了根据一个或多个实施例的图2复用器电路200的晶体管实现300。对本领域普通技术人员来说很明显，MOS晶体管的源极(S)和漏极(D)终端是可交换的，因此，将电压耦合到源极(S)终端并从漏极(D)终端输出另一电压是与将电压耦合到漏极(D)终端并从源极(S)终端输出另一电压相等同的。漏极-漏极(D-D)路径也可以是和源极-漏极(S-D)路径等同的。
在一个或多个实施例中，复用器块202包括第一MOS晶体管Q1 302和第二MOS晶体管Q2 304。第一MOS晶体管Q1 302被配置成在其源极(S)终端处接收第一偏压206，第二MOS晶体管Q2 304被配置成在其漏极(D)终端处接收第二偏压208。在一个或多个实施例中，第二偏压208还可以进一步被电压降元件316降低，如图3所示。在一个或多个实施例中，电压降元件316可以是电阻性的。在一个或多个实施例中，电压降元件316可以包括如图3所示连接的有源元件(例如，MOS晶体管)。
在一个或多个实施例中，Q1 302和Q2 304的栅极(G)终端均可被配置成接收电源电压204(VDDIO 204)。在一个或多个实施例中，Q1 302的漏极(D)终端可以耦合到Q2 304的源极(S)终端。在一个或多个实施例中，Q1 302的体(B)终端(bulk terminal)可以被保持在第二电源电压316(VSS312)，并且Q2 304的体(B)终端可以耦合到其源极(S)终端。在一个或多个实施例中，复用器块的输出210可以从Q1 302和Q2 304之间的漏极-源极(D-S)路径获得。
在一个或多个实施例中，第一偏压206可以是VDDIO 204的一部分(例如，0.7VDDIO)。在一个或多个实施例中，第二偏压208可以根据示例公式1从通过IO垫提供的外部电压(IO垫314电压)得到：
VSB＝IOPAD-2Vtn                            (1)
其中，VSB是第二偏压208，IOPAD是通过IO垫提供的外部电压(IO垫314电压)，并且Vtn是一个有源元件(例如，MOS晶体管)的阈值电压降。这里，可以使用两个NMOS晶体管来降低第二偏压208。
在一个或多个实施例中，正常条件可以指示这样的操作模式，在该操作模式下，VDDIO 204存在并且IO垫314电压在0至VDDIO 204之间变化。在一个或多个实施例中，容限条件可以指示这样的操作模式，在该操作模式下，VDDIO 204存在并且IO垫314电压在0至高于VDDIO 204的电压之间变化。因此，容限条件下电路操作的讨论包括正常条件下有关电路操作的讨论。
在一个或多个实施例中，如上所述，在容限操作模式下，VDDIO 204(例如，2.75V、或2.5V+10％上容限值)可以存在。作为示例，第一偏压206随后可以等于1.925V(0.7VDDIO)。在一个或多个实施例中，第一偏压206还可以被选为在晶体管实现300的构成晶体管的上容限值之内。在一个或多个实施例中，在容限操作期间因为Q2 304的栅极(G)终端可能连接到VDDIO204，因此Q2 304在复用器块102中可能被禁用。在一个或多个实施例中，第二偏压208的路径因此会被阻断。在一个或多个实施例中，Q1 302可以被接通。
在一个或多个实施例中，与IO垫314电压的增加无关，复用器块的输出210可以等于第一偏压206。例如，当VDDIO 204等于2.75V时，复用器块的输出210可以等于1.925V(0.7VDDIO)。
在一个或多个实施例中，如上所述，在保险操作期间，VDDIO 204可以等于0。在一个或多个实施例中，第二偏压208可以从IO垫314电压(其可能变化)得到。作为示例，当IO垫314电压在0至3.465V(3.3V+5％上容限值)之间变化时，如使用3.465V的IO垫314电压从公式1得到的那样(这里，Vtn可以近似假定为0.68V)，第二偏压208的最大值可以是2.1V。
在一个或多个实施例中，当IO垫314电压低时，除了Q1 302之外(第一偏压206为0)，Q2 304可以被关断，导致复用器块的输出210低。在一个或多个实施例中，第二偏压208可以是复用器块的输出210。在一个或多个实施例中，通过提供电压降元件316，复用器块的输出210可以被进一步确保在IO接收器的工作电压的上容限值之内。因此，复用器块的输出210随后可等于第二偏压208减去电压降元件316上的压降。
在一个或多个实施例中，晶体管实现300进一步可以包括传输MOS晶体管Q3 306。在一个或多个实施例中，复用器块的输出210可以被供应到Q3 306的栅极(G)终端。在一个或多个实施例中，Q3 306的漏极(D)终端可以保持在IO垫314电压电平，并且Q3 306的体(B)终端可以保持在VSS 312。
在一个或多个实施例中，在容限操作模式期间，当IO垫电压314低时，在Q3 306的源极(S)终端得到的Q3 306的输出VOUT 318也低。在一个或多个实施例中，当IO垫电压314增加，Q3 306会被接通，导致VOUT 318等于第一偏压206减去/加上Q3 306的阈值电压。例如，假定Q3 306的阈值电压可以是-0.5V，当VDDIO 204增加到2.75V并且第一偏压增加到1.925V的时候，VOUT 318随后可以等于2.425V。在一个或多个实施例中，Q3 306可以是NMOS晶体管或本地MOS晶体管。在一个或多个实施例中，VOUT 318可以在IO接收器的工作电压的上容限值内。在一个或多个实施例中，即使当IO垫314电压增加到高于第一偏压206减去Q3 306的阈值电压的值时，VOUT318可以被钳位在靠近当IO垫314电压等于第一偏压206减去Q3 306的阈值电压时其值的位置。注意，当Q3 306的阈值电压为负时，VOUT 318可以大于第一偏压206。
在一个或多个实施例中，在保险操作模式期间(VDDIO 204等于0)，第一偏压206可以接近0，并且第二电压208取决于IO垫314电压的变化，可以根据示例公式1变化。在一个或多个实施例中，当IO垫314电压低时，VOUT 318也会低。在一个或多个实施例中，当IO垫314电压增加时，取决于为正/负的Q3 306的阈值电压，VOUT 318可以在复用器块的输出210之上/之下增加/减少Q3 306的阈值电压。例如，如上所述，复用器块的输出210可以增加到2.1V，导致VOUT 318增加到2.6V(假定Q3 306的阈值电压为-0.5V)。在一个或多个实施例中，电压降元件316可以提供电压降的漏泄通路。在一个或多个实施例中，VOUT 318因此可以进一步降低。
在上面的示例中，VOUT 318可以降低到2.5V以下的值，其低于IO接收器的工作电压的上容限值。在一个或多个实施例中，复用器电路200的晶体管实现300可以在正常操作模式、容限操作模式和保险操作模式中的任何一种模式期间在IO垫314电压和IO接收器之间提供可靠的接口。
在一个或多个实施例中，电压降元件316可以包括MOS晶体管Q4308，Q4 308的源极(S)终端连接到另一MOS晶体管Q5 310的漏极(D)终端。在一个或多个实施例中，Q4 308的栅极(G)终端和漏极(D)终端可以耦合到第二偏压208。在一个或多个实施例中，Q4 308的体(B)终端和Q5 310的源极(S)终端可以保持在第二电源电压312(VSS 312)。在一个或多个实施例中，Q5 310的栅极(G)终端可以保持在第一偏压206。在一个或多个实施例中，Q4 308的源极(S)终端和Q5 310的漏极(D)终端均可以耦合到Q2 304的漏极(D)终端。在一个或多个实施例中，浮阱(FW)电路的输出可以耦合到Q5 310的体(B)终端。由于FW的输出通常耦合到PMOS晶体管，因此，Q5 310可以是PMOS晶体管。Q4 308在图3中被示为NMOS晶体管。
在图3中，Q1 302是NMOS晶体管，而Q2 304是PMOS晶体管。对本领域普通技术人员来说很明显，图3个别晶体管的变化也在示例性实施例的范围之内。例如，传输MOS晶体管Q3 306可以使用PMOS晶体管(其阈值电压可以为正)、本地MOS晶体管或NMOS晶体管来实现。
图4示出了根据一个或多个实施例在容限操作模式下的复用器电路200的晶体管实现300的DC特性。在一个或多个实施例中，x轴402可以是IO垫314电压，y轴404可以是电压变量(V)。如图4所示，当IO垫314电压低时，VOUT 318可以为低。在一个或多个实施例中，随着IO垫314电压增加，VOUT 318也可以增加，直到IO垫314电压到达第一偏压206减去Q3 306的阈值电压的值，此后VOUT 318被钳位在其值附近(图4中的钳位值406)。图4还示出了复用器块的输出210可以恒定在第一偏压206处。
图5示出了根据一个或多个实施例在保险操作模式下的复用器电路200的晶体管实现300的DC特性。在一个或多个实施例中，x轴502可以是IO垫314电压，y轴504可以是电压变量(V)。如上所述，对于保险模式VDDIO204可以是0。在一个或多个实施例中，当IO垫314电压低的时候，复用器块的输出210也可以为低，如图5所示。在一个或多个实施例中，当IO垫314电压增加时，复用器块的输出210可以从增加的第二偏压208得到，如上文所述以及图5所示。在一个或多个实施例中，VOUT 318可以等于复用器块的输出210减去Q3 306的阈值电压，如上文所述以及图5所示。
图6示出了根据一个或多个实施例在容限操作模式下的复用器电路200的晶体管实现300的瞬态特性。在一210个或多个实施例中，x轴可以表示时间(t)602，y轴604可以指示电压变量(V)。在一个或多个实施例中，随着IO垫314电压从第一偏压206之上的值切换到0以及从0切换到第一偏压206之上的值，复用器块的输出210可以保持恒定在第一偏压206。在一个或多个实施例中，VOUT 318可以紧紧跟随IO垫314电压，直到其等于第一偏压206减去Q3 306的阈值电压，之后其被钳位其值处。在一个或多个实施例中，随着IO垫314电压从最大值切换到0，VOUT 318可以紧紧跟随IO垫314电压到0，如图6所示。
图7示出了根据一个或多个实施例在保险操作模式下的复用器电路200的晶体管实现300的瞬态特性。在一个或多个实施例中，x轴可以表示时间(t)702，y轴704可以指示电压变量(V)。在一个或多个实施例中，随着IO垫314电压从0切换到其最高值以及从最高值切换到0，复用器块的输出210可以从第二偏压208得到。在一个或多个实施例中，VOUT 318可以从复用器块的输出210得到，作为复用器块的输出210减去Q3 306的阈值电压，如上文所述以及图7所示。
图8是根据一个或多个实施例得到将要与IO接收器接口的输出电压的方法所涉及操作的流程图。在一个或多个实施例中，操作802可以包括从电源电压204(VDDIO 204)可控产生第一偏压206，其中第一偏压206在IO接收器的工作电压的上容限值内。在一个或多个实施例中，操作804可以包括从通过IO垫(IO垫314电压)提供的外部电压可控产生第二偏压208。在一个或多个实施例中，第二偏压208可以在IO接收器的工作电压的上容限值内。
在一个或多个实施例中，操作806可以包括在正常条件和容限条件期间从第一偏压206得到输出电压。在一个或多个实施例中，容限条件可以是这样的操作模式，其中通过IO垫提供的外部电压在0至高于电源电压的值之间变化。在一个或多个实施例中，操作808可以包括在保险条件期间从第二偏压208得到输出电压。在一个或多个实施例中，保险条件可以是电源电压为零的操作模式。
图9示出了根据一个或多个实施例的集成电路(IC)系统900。在一个或多个实施例中，复用器电路200可以将IO垫902处的较高电压(例如，3.465V)与IO接收器908可靠接口，从而IO接收器处的输入电压在IO接收器908的工作电压的上容限值内(例如，2.5V)。
尽管已经参考具体示例性实施例描述了这些实施例，但是很明显在不背离多个实施例的宽泛精神和范围的情况下，可以作出多种修改和改变。例如，工作电压和/或外部电压的变化在示例性实施例的范围之内。并且，例如，可以使用硬件电路(例如，基于CMOS的逻辑电路)、固件、软件或硬件、固件和软件(例如，包含在机器可读介质中)的任意组合来实现和操作这里描述的多种设备和模块。例如，可以使用晶体管、逻辑门和电子电路(例如，专用集成电路(ASIC)和/或数字信号处理(DSP)电路)来实现多种电子结构和方法。
此外，应当意识到，这里公开的多种操作、过程和方法可以在与数字处理系统(例如，计算机设备)兼容的机器可读介质和/或机器可访问介质中实现，并且可以任意顺序执行(例如，包括使用用于实现多种操作的装置)。因此，说明书和附图应当被视为示例性的而非限制性的。

Claims (18)

1.一种在集成电路系统中在不同电压要求之间接口的方法，该集成电路系统包括IO垫和IO接收器，该IO垫能提供外部电压，该方法包括：
从电源电压产生第一偏压以在IO接收器的工作电压的上容限值内；
从通过IO垫提供的外部电压产生第二偏压，所述第二偏压在所述IO接收器的工作电压的上容限值内；
在正常条件和容限条件期间从所述第一偏压得到输出电压，所述容限条件是通过所述IO垫提供的外部电压在零至高于所述电源电压的值之间变化的操作模式；
在保险条件期间从所述第二偏压得到输出电压，所述保险条件是所述电源电压为零的操作模式；以及
复用所述第一偏压和所述第二偏压，以基于所述电源电压的存在和缺失中的一个，输出所述第一偏压和所述第二偏压中的对应一个。
2.如权利要求1所述的方法，包括产生所述电源电压的一部分，作为所述第一偏压。
3.如权利要求1所述的方法，包括通过将通过所述IO垫提供的所述外部电压减去至少一个有源元件的阈值电压，产生所述第二偏压。
4.如权利要求1所述的方法，其中复用所述第一偏压和所述第二偏压的步骤进一步包括：
在第一MOS晶体管的源极终端和漏极终端中的一个接收所述第一偏压；
在第二MOS晶体管的源极终端和漏极终端中的一个接收所述第二偏压；
在所述第一MOS晶体管和所述第二MOS晶体管的每个栅极终端处接收所述电源电压；以及
将所述第一MOS晶体管的源极终端和漏极终端中未接收所述第一偏压的终端与所述第二MOS晶体管的源极终端和漏极终端中未接收所述第二偏压的终端相耦合。
5.如权利要求4所述的方法，进一步包括：
将所述第一MOS晶体管的体终端耦合到第二电源电压；
将所述第二MOS晶体管的源极终端和漏极终端中未接收所述第二偏压的终端耦合到所述第二MOS晶体管的体终端；以及
通过将所述第一MOS晶体管的源极终端和漏极终端中未接收所述第一偏压的终端与所述第二MOS晶体管的源极终端和漏极终端中未接收所述第二偏压的终端相耦合的路径，从所述正常条件和所述容限条件期间的所述第一偏压和所述保险操作期间的所述第二偏压中的一个得到所述复用的输出。
6.如权利要求5所述的方法，进一步包括：
将所述复用的输出施加到传输MOS晶体管的栅极终端；
将所述传输MOS晶体管的源极终端和漏极终端中的一个耦合到通过所述IO垫提供的所述外部电压；
将所述传输MOS晶体管的体终端耦合到所述第二电源电压；以及
从所述复用的输出得到所述输出电压，作为所述传输MOS晶体管的源极终端和漏极终端中未耦合到通过所述IO垫提供的所述外部电压的终端的输出。
7.如权利要求6所述的方法，进一步包括将从所述复用的输出得到的所述输出电压与所述IO接收器接口。
8.如权利要求6所述的方法，进一步包括通过提供用于所述第二偏压的漏泄通路，确保从所述复用的输出得到的所述输出电压在所述IO接收器的工作电压的上容限值内。
9.一种电路，包括：
复用器块：
被配置成接收从电源电压产生的第一偏压和从通过IO垫提供的外部电压产生的第二偏压，所述第一偏压和所述第二偏压在IO接收器的工作电压的上容限值内，以及
被配置成基于所述电源电压的存在和缺失中的一个，输出正常条件和容限条件期间的所述第一偏压和保险条件期间基于所述第二偏压的输出中的对应一个，
其中所述容限条件是通过所述IO垫提供的外部电压在零至高于所述电源电压的值之间变化的操作模式，并且
其中所述保险条件是所述电源电压为零的操作模式；
其中所述复用器块包括：
第一MOS晶体管，被配置成在所述第一MOS晶体管的源极终端和漏极终端中的一个终端处接收所述第一偏压；以及
第二MOS晶体管，被配置成在所述第二MOS晶体管的源极终端和漏极终端中的一个终端处接收所述第二偏压，
其中所述第一MOS晶体管和所述第二MOS晶体管的每个栅极终端被配置成接收所述电源电压，并且
其中所述第一MOS晶体管的源极终端和漏极终端中未被配置成接收所述第一偏压的终端被配置成耦合到所述第二MOS晶体管的源极终端和漏极终端中未被配置成接收所述第二偏压的终端。
10.如权利要求9所述的电路，其中：
所述第一偏压是所述电源电压的一部分，并且
所述第二偏压等于通过所述IO垫提供的所述外部电压减去至少一个有源元件的阈值电压。
11.如权利要求9所述的电路，其中：
所述第一MOS晶体管的体终端被配置成耦合到第二电源电压；
所述第二MOS晶体管的源极终端和漏极终端中未被配置成接收所述第二偏压的终端被配置成耦合到所述第二MOS晶体管的体终端；以及
所述复用块的输出是从被配置成将所述第一MOS晶体管的源极终端和漏极终端中未被配置成接收所述第一偏压的终端与所述第二MOS晶体管的源极终端和漏极终端中未被配置成接收所述第二偏压的终端相耦合的路径得到的。
12.如权利要求11所述的电路，进一步包括传输MOS晶体管，所述传输MOS晶体管被配置成在所述传输MOS晶体管的栅极终端处接收所述复用器块的输出，
其中所述传输MOS晶体管的源极终端和漏极终端中的一个被配置成耦合到通过所述IO垫提供的所述外部电压，
其中所述传输MOS晶体管的体终端被配置成耦合到所述第二电源电压；并且
其中输出电压是从所述传输MOS晶体管的源极终端和漏极终端中未被配置成耦合到通过所述IO垫提供的所述外部电压的终端得到的。
13.如权利要求12所述的电路，其中从所述传输MOS晶体管的源极终端和漏极终端中未被配置成耦合到通过所述IO垫提供的所述外部电压的终端得到的所述输出电压与所述IO接收器接口。
14.如权利要求12所述的电路，进一步包括用于所述第二偏压的漏泄通路，以确保从所述传输MOS晶体管的源极终端和漏极终端中未被配置成耦合到通过所述IO垫提供的所述外部电压的终端得到的所述输出电压在所述IO接收器的工作电压的上容限值内。
15.一种集成电路系统，包括：
集成电路的IO垫；
IO接收器；以及
IO接口电路，被配置成将所述集成电路的IO垫与所述IO接收器接口，所述IO接口电路包括：
复用器块：
被配置成接收从电源电压产生的第一偏压和从通过所述集成电路的IO垫提供的外部电压产生的第二偏压，所述第一偏压和所述第二偏压在所述IO接收器的工作电压的上容限值内，以及
被配置成基于所述电源电压的存在和缺失中的一个，输出正常条件和容限条件期间的所述第一偏压和保险条件期间基于所述第二偏压的输出中的对应一个，
其中所述容限条件是通过所述集成电路的IO垫提供的外部电压在零至高于所述电源电压的值之间变化的操作模式，并且
其中所述保险条件是所述电源电压为零的操作模式。
16.如权利要求15所述的集成电路系统，其中：
所述第一偏压是所述电源电压的一部分，并且
所述第二偏压等于通过所述集成电路的IO垫提供的所述外部电压减去至少一个有源元件的阈值电压。
17.如权利要求15所述的集成电路系统，其中所述复用器块包括：
第一MOS晶体管，被配置成在所述第一MOS晶体管的源极终端和漏极终端中的一个终端处接收所述第一偏压；以及
第二MOS晶体管，被配置成在所述第二MOS晶体管的源极终端和漏极终端中的一个终端处接收所述第二偏压，
其中所述第一MOS晶体管和所述第二MOS晶体管的每个栅极终端被配置成接收所述电源电压，并且
其中所述第一MOS晶体管的源极终端和漏极终端中未被配置成接收所述第一偏压的终端被配置成耦合到所述第二MOS晶体管的源极终端和漏极终端中未被配置成接收所述第二偏压的终端。
18.如权利要求17所述的集成电路系统，其中：
所述第一MOS晶体管的体终端被配置成耦合到第二电源电压；
所述第二MOS晶体管的源极终端和漏极终端中未被配置成接收所述第二偏压的终端被配置成耦合到所述第二MOS晶体管的体终端；以及
所述复用块的输出是从被配置成将所述第一MOS晶体管的源极终端和漏极终端中未被配置成接收所述第一偏压的终端与所述第二MOS晶体管的源极终端和漏极终端中未被配置成接收所述第二偏压的终端相耦合的路径得到的。
CN201010000756.8A 2009-10-31 2010-01-18 集成电路系统中的不同电压电平要求间的接口 Expired - Fee Related CN102055462B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/610,276 2009-10-31
US12/610,276 US8130030B2 (en) 2009-10-31 2009-10-31 Interfacing between differing voltage level requirements in an integrated circuit system

Publications (2)

Publication Number Publication Date
CN102055462A CN102055462A (zh) 2011-05-11
CN102055462B true CN102055462B (zh) 2013-05-01

Family

ID=42727615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010000756.8A Expired - Fee Related CN102055462B (zh) 2009-10-31 2010-01-18 集成电路系统中的不同电压电平要求间的接口

Country Status (6)

Country Link
US (1) US8130030B2 (zh)
EP (1) EP2317649B1 (zh)
JP (1) JP5578312B2 (zh)
KR (1) KR101535689B1 (zh)
CN (1) CN102055462B (zh)
TW (1) TWI406501B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110102046A1 (en) * 2009-10-31 2011-05-05 Pankaj Kumar Interfacing between differing voltage level requirements in an integrated circuit system
US7834653B1 (en) * 2009-10-31 2010-11-16 Lsi Corporation Failsafe and tolerant driver architecture and method
US9391618B2 (en) * 2014-08-06 2016-07-12 Broadcom Corporation High voltage fail-safe IO design using thin oxide devices
CN104601162B (zh) * 2014-12-01 2018-03-06 深圳市芯海科技有限公司 一种可复用的数字输入输出接口电路
CN113938151B (zh) * 2021-09-06 2022-11-04 上海顺久电子科技有限公司 一种应用于io接收器的接收电路、io接收器和芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671787B2 (ja) * 1993-12-24 1997-10-29 日本電気株式会社 出力バッファ回路
EP0954100A1 (en) * 1998-04-28 1999-11-03 Lucent Technologies Inc. Cmos high voltage drive output buffer

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4473758A (en) * 1983-02-07 1984-09-25 Motorola Inc. Substrate bias control circuit and method
JPH02252315A (ja) * 1989-03-27 1990-10-11 Nec Corp 半導体集積回路用入力バッファ回路
US5576635A (en) 1995-02-14 1996-11-19 Advanced Micro Devices, Inc. Output buffer with improved tolerance to overvoltage
SG83670A1 (en) * 1997-09-02 2001-10-16 Oki Techno Ct Singapore A bias stabilization circuit
KR100292408B1 (ko) * 1999-03-04 2001-06-01 윤종용 고 전압 톨러런트 인터페이스 회로
US6300800B1 (en) 1999-11-24 2001-10-09 Lsi Logic Corporation Integrated circuit I/O buffer with series P-channel and floating well
US6859074B2 (en) 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
US7071764B1 (en) 2002-07-26 2006-07-04 National Semiconductor Corporation Back-drive circuit protection for I/O cells using CMOS process
US6768618B1 (en) * 2002-08-01 2004-07-27 Cypress Semiconductor, Corp. Input gate protection circuit and method
US6927602B2 (en) 2003-07-25 2005-08-09 Industrial Technology Research Institute Mixed-voltage CMOS I/O buffer with thin oxide device and dynamic n-well bias circuit
JP4568096B2 (ja) 2004-11-25 2010-10-27 Ｏｋｉセミコンダクタ株式会社 入出力回路
US7763940B2 (en) 2004-12-15 2010-07-27 Sofics Bvba Device having a low-voltage trigger element
JP4660251B2 (ja) * 2005-03-31 2011-03-30 東芝マイクロエレクトロニクス株式会社 入力回路
US7477075B2 (en) 2006-05-05 2009-01-13 International Business Machines Corporation CMOS output driver using floating wells to prevent leakage current
US7459961B2 (en) * 2006-10-31 2008-12-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Voltage supply insensitive bias circuits
US7633321B2 (en) 2007-07-24 2009-12-15 Infineon Technologies Ag Driver circuit; electronic circuit having driver circuit and corresponding method
US7813093B2 (en) * 2008-02-15 2010-10-12 Analog Devices, Inc. Output driver with overvoltage protection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2671787B2 (ja) * 1993-12-24 1997-10-29 日本電気株式会社 出力バッファ回路
EP0954100A1 (en) * 1998-04-28 1999-11-03 Lucent Technologies Inc. Cmos high voltage drive output buffer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP第2671787号B2 1997.07.11

Also Published As

Publication number Publication date
JP2011097550A (ja) 2011-05-12
EP2317649B1 (en) 2013-10-30
TW201115920A (en) 2011-05-01
EP2317649A1 (en) 2011-05-04
US8130030B2 (en) 2012-03-06
US20110102045A1 (en) 2011-05-05
CN102055462A (zh) 2011-05-11
JP5578312B2 (ja) 2014-08-27
KR20110047944A (ko) 2011-05-09
KR101535689B1 (ko) 2015-07-09
TWI406501B (zh) 2013-08-21

Similar Documents

Publication Publication Date Title
TWI578702B (zh) 在高電壓域中供電及從設計以用於在較低電壓域中操作之裝置中形成的電路中的數位資料處理
US10348304B2 (en) High-voltage level-shifter circuitry
US9806716B2 (en) Output signal generation circuitry for converting an input signal from a source voltage domain into an output signal for a destination voltage domain
CN102055462B (zh) 集成电路系统中的不同电压电平要求间的接口
US8324955B2 (en) Level shifter design
TWI302025B (en) Mixed-voltage input/output buffer having low-voltage design
CN102055458B (zh) 保险和容限驱动器架构和方法
CN104052454A (zh) 用于高密度集成电路的电平转换器
US10291230B2 (en) Level shifter and level shifting method
CN102055459B (zh) 在保险/容限操作期间产生偏压以保护输入/输出电路
CN102045055B (zh) 可在保险条件和容限条件下工作的浮阱电路
US8531227B2 (en) Level shifter
CN101438491A (zh) 耐高压端口驱动器
CN104660242A (zh) 上拉电阻电路
WO2010027452A2 (en) Power supply insensitive voltage level translator
CN113114219B (zh) 电平转换电路和电平转换方法
KR20090078312A (ko) 단일 전압 전원 상보형 금속산화물 반도체를 위한 자동 탐지 상보형 금속산화물 반도체 입력 회로
CN101123431B (zh) 电流型逻辑-cmos转换器
CN221151346U (zh) 电子器件
CN107395192A (zh) 双向接口电路
CN103124172B (zh) 电压电平移位电路
KR102495033B1 (ko) 전자 소자 및 이를 포함하는 시스템
CN102402239B (zh) 具高输出电压的低电压传输装置
TW200426992A (en) Semiconductor device
KR20110047945A (ko) 페일세이프 작동과 허용 작동에서 입력 출력 회로를 보호하기 위한 바이어스 전압 생성 방법 및 장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160721

Address after: Singapore Singapore

Patentee after: Avago Technologies General IP (Singapore) Pte. Ltd.

Address before: California, USA

Patentee before: LSI Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130501

Termination date: 20170118