TWI516902B - 應用於主機開機重設控制之裝置及方法 - Google Patents

應用於主機開機重設控制之裝置及方法 Download PDF

Info

Publication number
TWI516902B
TWI516902B TW100110704A TW100110704A TWI516902B TW I516902 B TWI516902 B TW I516902B TW 100110704 A TW100110704 A TW 100110704A TW 100110704 A TW100110704 A TW 100110704A TW I516902 B TWI516902 B TW I516902B
Authority
TW
Taiwan
Prior art keywords
comparator
voltage
supply voltage
reference voltage
pull
Prior art date
Application number
TW100110704A
Other languages
English (en)
Other versions
TW201205256A (en
Inventor
史帝夫 奇
艾克蘭 布伊恩
Original Assignee
桑迪士克科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 桑迪士克科技公司 filed Critical 桑迪士克科技公司
Publication of TW201205256A publication Critical patent/TW201205256A/zh
Application granted granted Critical
Publication of TWI516902B publication Critical patent/TWI516902B/zh

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Description

應用於主機開機重設控制之裝置及方法
在一混合信號電路(即,包含類比信號與數位信號兩者之一電路)中,一開機重設(POR)電路用於確保數位邏輯活動保持開機直到一供應電壓就緒。在當該供應電壓上升至一操作供應電壓位準之一時間段期間,該POR電路作用以保持數位邏輯在一重設狀態。更明確言之,該POR電路進行操作以感測該供應電壓且當該供應電壓達到該操作供應電壓位準時釋放一數位邏輯重設信號。因此,該POR電路提供用於整個混合信號電路之一主重設信號。若該POR電路太早釋放該數位邏輯重設信號,則該數位邏輯可不正確地進行操作,因為其之供應電壓不充分。因此,不考慮開機及/或環境條件(諸如溫度改變)期間之供應電壓行為,有必要具有進行無誤操作之一POR電路。
在一實施例中,揭示一種主機開機重設控制電路。該主機開機重設控制電路包含一比較器,該比較器經電連接以在一第一輸入端處接收一供應電壓之一經劃分版本且在一第二輸入端處接收一參考電壓。該比較器經定義以當該第一輸入端處之該供應電壓之經劃分版本與該第二輸入端處之該參考電壓至少一樣大時,在一比較器輸出端處產生一高數位狀態信號。該主機開機重設控制電路亦包含一輸出節點,該輸出節點經電連接以傳輸一開機重設控制信號。該主機開機重設控制電路進一步包含電連接在比較器輸出端與該輸出節點間之下拉電路。基於該比較器輸出端處存在之一數位狀態信號,隨著該供應電壓上升至一主機操作位準,該下拉電路經定義以維持該輸出節點在一重設電壓位準處。該主機開機重設控制電路亦包含電連接在該供應電壓與該輸出節點間之上拉電路。在該供應電壓已上升至該主機操作位準之後,該上拉電路經定義以維持該輸出節點在一非重設電壓位準處。
在另一實施例中,揭示一種用於開機重設控制之系統。該系統包含一能隙參考電壓產生器,該能隙參考電壓產生器經定義以接收一供應電壓作為一輸入且基於接收的供應電壓產生複數個參考電壓。該系統亦包含一主機開機重設控制電路,該控制電路經定義以接收該供應電壓作為一第一輸入電壓及來自該能隙參考電壓產生器之一參考電壓作為一第二輸入電壓。該主機開機重設控制電路經定義以比較該供應電壓之一經劃分版本與該參考電壓,以便控制一輸出節點,該輸出節點經電連接以傳輸一開機重設控制信號。
在另一實施例中,揭示一種用於控制一電子器件之開機重設之方法。該方法包含用於啟動一供應電壓之一操作,藉此該供應電壓在一時間段內自0增加至一操作電壓位準。該方法亦包含用於劃分該供應電壓之一當前狀態之一操作,以獲得該供應電壓之該當前狀態之一經劃分版本。該方法進一步包含用於比較該供應電壓之該當前狀態之經劃分版本與一參考電壓之一操作。該供應電壓之該當前狀態之經劃分版本小於該參考電壓時,將一輸出節點電連接至一接地參考電位。該輸出節點經電連接以傳輸一開機重設控制信號。將該輸出節點連接至該接地參考電位而維持該開機重設控制信號在一重設狀態。該方法亦包含當該供應電壓之該當前狀態之經劃分版本變得大於或等於該參考電壓時,電隔離該輸出節點與該接地參考電位。隔離該輸出節點與該接地參考電位允許該輸出節點維持在一正電壓位準,該正電壓位準指示該開機重設控制信號之一非重設狀態。
將從本發明舉例說明的結合隨附圖式之以下詳細描述中對本發明之其他態樣及優點獲得更深一層之瞭解。
在以下描述中,闡述數個特定細節以便提供本發明之一透徹理解。然而,熟習此項技術者將瞭解在不具有此等特定細節之一些或所有情況下可實踐本發明。在其他例子中,未詳細描述熟知過程操作以免不必要地模糊本發明。
圖1展示一種根據本發明之一實施例用於開機重設(POR)控制之系統100。該系統100包含一能隙參考電壓產生器101,該能隙參考電壓產生器經定義以接收一供應電壓VDDH作為一輸入且基於接收的供應電壓VDDH產生複數個參考電壓(Vbg、Vbias)。該系統100亦包含一主機POR控制電路103,該控制電路103經定義以接收該供應電壓VDDH作為一第一輸入電壓及來自該能隙參考電壓產生器101之該複數個參考電壓(Vbg、Vbias)作為第二輸入電壓。該主機POR控制電路103經定義以比較該供應電壓VDDH之一經劃分版本與該參考電壓(Vbg),以控制一輸出節點105,該輸出節點105經電連接以傳輸一POR控制信號至主機/核心電路。更明確言之,該主機POR控制電路103將藉由在輸出節點105處設定一數位狀態而將一重設信號釋放至主機/核心電路。
如下文參考圖2更詳細闡述,該能隙參考電壓產生器101經定義以在該主機POR控制電路103開始比較該供應電壓VDDH之經劃分版本與該參考電壓(Vbg)之前,產生該複數個參考電壓(Vbg、Vbias)。該能隙參考電壓產生器101係一子電壓能隙參考電壓產生器且經定義以當該接收的供應電壓VDDH達到低於1.0伏(V)之一自開啟電壓位準時自開啟。在一實施例中,該供應電壓VDDH應在該主機POR控制電路103釋放重設信號至主機/核心電路之前達到1.4 V。在此實施例中,該子電壓能隙參考電壓產生器101將給出相對於該主機POR控制電路103需要釋放該重設信號時之裕度之至少400毫伏(mV)。
圖2展示根據本發明之一實施例圖1之該主機POR控制電路103之一實施位準圖。該主機POR控制電路103包含一比較器109,該比較器109經電連接以在一第一輸入端(+)處接收該供應電壓VDDH之一經劃分版本且在一第二輸入端(-)處接收該參考電壓(Vbg)。在節點111處產生該供應電壓VDDH之經劃分版本,該節點111連接至該比較器109之該第一輸入端(+)。電阻器R3及R4劃分該供應電壓VDDH以在節點111處產生電壓。
該比較器109經定義以比較該供應電壓VDDH之經劃分版本與該參考電壓Vbg,以產生該比較器109之輸出。當該第一輸入端(+)(即,節點111)處之該供應電壓VDDH之經劃分版本與該第二輸入端(-)處之該參考電壓(Vbg)至少一樣大時,該比較器109將在該比較器109之輸出端(節點110)處產生一高數位狀態信號。當該第一輸入端(+)處之該供應電壓VDDH之經劃分版本小於該參考電壓(Vbg)時,該比較器109將在該比較器109之輸出端(節點110)處產生一低數位狀態信號。
在一實施例中,該比較器109之該第二輸入端(-)處之該參考電壓(Vbg)係大約0.5 V,且該供應電壓(VDDH)之主機操作位準係大約1.6 V。在此實施例中,該等電阻器R3及R4可經定義以當該供應電壓VDDH達到大約1.4 V時在節點111處建立大約0.5 V之一電壓,藉此造成當該供應電壓VDDH達到大約1.4 V時,該比較器在節點110處輸出一高數位狀態信號。
該比較器109經電連接以接收來自該供應電壓VDDH之電功率。該比較器109經定義以當該供應電壓VDDH達到一比較器109之操作電壓位準時開始操作,此在該參考電壓(Vbg)由該子電壓能隙參考電壓產生器101產生且在該比較器109之該第二輸入端(-)接收之後發生。在一實施例中,該比較器109之操作電壓位準係大約1.0 V,此意味著該比較器109直到該供應電壓VDDH達到至少1.0 V才開始操作。因為該子電壓能隙參考電壓產生器101將在至少1.0 V之該供應電壓VDDH情況下完全起作用,所以使用大約1.0 V之一比較器109之操作電壓位準將確保在該比較器109開始操作之前產生該參考電壓(Vbg)且將其供應至該比較器109之該第二輸入端(-),藉此確保該比較器將不會基於一不正確低參考電壓(Vbg)而在節點110處過早輸出一高數位狀態信號。
該主機POR控制電路103進一步包含該比較器109與該輸出節點105間定義之一輸出級104。更明確言之,該輸出級104接收作為輸入之該供應電壓VDDH、該比較器109之輸出及來自該能隙參考電壓產生器101之一第二參考電壓(Vbias)。繼而,該輸出級104經電連接以控制輸出節點105處之電壓。而且,該輸出級104包含至一接地參考電位GND之一電連接。該輸出節點105經電連接以傳輸一開機重設控制信號至主機/核心電路。輸出節點105處存在之數位狀態充當主重設控制,且稱為主機就緒信號(Host Ready Signal)。在圖2之實施例中,該主機就緒信號係高狀態有效。因此,當該輸出節點105維持一高數位狀態時,該重設信號關斷,反之亦然。該輸出級104經定義以保證該輸出節點105將被鎖定(即,維持一低數位狀態),直到該供應電壓VDDH達到該主機/核心電路之操作電壓位準。
該主機POR控制電路103之該輸出級104包含電連接在該比較器109之輸出端(節點110)與該主機備妥信號輸出節點105間之下拉電路。該下拉電路包含電連接在該輸出節點105與該接地參考電位GND間之一第一下拉電晶體N1。該第一下拉電晶體N1至一傳輸狀態之啟動造成該輸出節點105電連接至該接地參考電位GND。該第一下拉電晶體N1之一閘極電連接至一第二下拉電晶體N2與一節點107處該供應電壓VDDH之一第二經劃分版本兩者。由電阻器R2及電容器C1產生節點107處該供應電壓之該第二經劃分版本。該第二下拉電晶體N2之一閘極電連接至該比較器109之輸出節點110。在圖2之實施例中,該第一下拉電晶體N1與該第二下拉電晶體N2兩者定義為NMOS電晶體。因此,該第二下拉電晶體N2至一傳輸狀態之啟動造成該第一下拉電晶體N1之該閘極受控使得該第一下拉電晶體N1處於一非傳輸狀態,以便電隔離該輸出節點105與該接地參考電位GND。
該下拉電路進一步包含電連接在該第二下拉電晶體N2與該接地參考電位GND間之一第三下拉電晶體N3。該第三下拉電晶體N3亦定義為一NMOS電晶體。該第三下拉電晶體N3之一閘極經電連接以接收來自該子電壓能隙參考電壓產生器101之該第二參考電壓(Vbias),使得在該第二下拉電晶體N2至該傳輸狀態之啟動之前,該第三下拉電晶體N3處於一傳輸狀態。換言之,在節點111處之該第一經劃分電壓達到該第一參考電壓(Vbg)之位準之前,該第二參考電壓(Vbias)施加一高數位狀態信號至該第三下拉電晶體N3之該閘極。因此,該第三下拉電晶體N3充當一備用以確保該子電壓能隙參考電壓產生器101真正處於其之操作電壓位準,且在允許該比較器109觸發該第一下拉電晶體N1之關閉之前產生一準確的第一參考電壓(Vbg)。
基於上文描述,應瞭解該下拉電路根據該比較器109之輸出節點110處存在之一數位信號狀態進行操作,以控制該輸出節點105處存在之一電壓位準。該比較器109之輸出節點110處之一低數位狀態信號造成該下拉電路將該輸出節點105電連接至該接地參考電位GND。在一互補方式中,考慮到該第二參考電壓(Vbias)已經正確地設定以導通該第三下拉電晶體N3,該比較器109之輸出節點110處之一高數位狀態信號造成該輸出節點105與該接地參考電位GND電隔離。因此,基於該比較器109之輸出節點110處存在之一數位狀態信號,隨著該供應電壓VDDH上升至一主機操作位準,該下拉電路經定義以維持該輸出節點105在一重設電壓位準(即,低數位狀態信號)。
該主機POR控制電路103之該輸出級104包含電連接在該供應電壓VDDH與該輸出節點105間之上拉電路。在該供應電壓VDDH上升至該主機操作位準之後,該上拉電路經定義以維持該輸出節點105在一非重設電壓位準(即,高數位狀態信號)。當該供應電壓VDDH處於該主機操作位準時,由一電阻器R1及該供應電壓VDDH管理節點105處之該非重設電壓位準。應瞭解根據該比較器109之輸出節點110處之該高數位狀態信號,該輸出節點105與該接地參考電位GND之電隔離能使該上拉電路維持該輸出節點105在該非重設電壓位準。
如先前提到,該能隙參考電壓產生器101經定義且電連接以供應該參考電壓(Vbg)至該比較器109之該第二輸入端(-),且以供應該第二參考電壓(Vbias)至該第三下拉電晶體N3之該閘極。該能隙參考電壓產生器101經電連接以接收來自該供應電壓VDDH之電功率。而且,因為該能隙參考電壓產生器101係一子電壓能隙參考電壓產生器且經定義以當該供應電壓VDDH達到低於1.0 V之該自開啟電壓位準時自開啟,所以在該比較器109開始比較其之第一輸入端(+)(即,節點111)處之該供應電壓之經劃分版本與其之第二輸入端(-)處之該參考電壓(Vbg)之操作之前,該能隙參考電壓產生器101經定義以供應該參考電壓(Vbg)至該比較器109之該第二輸入端(-)。因此,該能隙參考電壓產生器101之操作電壓位準小於該比較器109之操作電壓位準。
圖3展示根據本發明之一實施例與圖1及圖2之該主機POR控制電路相關聯之波形。一波形301代表隨時間改變的該輸出節點105處之一電壓位準。一波形305代表隨時間改變的供應至該比較器109之該第二輸入端(-)之該第一參考電壓之一電壓位準。一波形307代表隨時間改變的該供應電壓VDDH之一電壓位準。
隨著該供應電壓VDDH自0 V斜坡上升至節點107處之該第一下拉電晶體N1之一臨限電壓(Vt)(例如,約0.7 V),輸出節點105之電壓將以一追隨方式斜坡上升。接著,當該供應電壓VDDH達到節點107處之該第一下拉電晶體N1之該臨限電壓(Vt)時,該第一下拉電晶體N1將導通,藉此將輸出節點105向下拉至該接地參考電位GND。
隨著該供應電壓VDDH繼續斜坡上升,當節點111處之該供應電壓VDDH之經劃分版本等於該第一參考電壓(Vbg)時,最終將滿足該比較器109之條件,且該比較器109之輸出節點110將到達一高數位狀態以便導通該第二下拉電晶體N2。因此,為使該比較器109輸出一高數位狀態信號以造成該第二下拉電晶體N2導通,節點111處之電壓位準需要達到該第一參考電壓(Vbg)。在一實施例中,該第一參考電壓(Vbg)係0.5 V,且當該供應電壓VDDH係1.4 V時,節點111處之電壓位準將達到0.5 V。在此實施例中,輸出節點105處之重設信號具有一1.4 V跳變點。
在該比較器109之輸出導通該第二下拉電晶體N2之前,該第三下拉電晶體N3已經由該第二參考電壓(Vbias)導通。在一實施例中,該第二參考電壓(Vbias)係大約0.75 V。因此,在該比較器109之輸出造成該第二下拉電晶體N2導通之前,已經存在自該第二下拉電晶體N2至該接地參考電位GND之一路徑。因此,當節點110處之該比較器109之輸出造成該第二下拉電晶體N2導通時,該節點107將被向下拉至該接地參考電位GND,此將造成該第一下拉電晶體N1導通,藉此允許該輸出節點105跳至當前供應電壓VDDH位準。
該第三下拉電晶體N3充當一備用以確保該能隙參考電壓產生器101真正處於其之操作電壓位準。因此,對於導通該第一下拉電晶體N1以便釋放節點105處之該重設信號,需要由相對於該第一參考電壓(Vbg)之該供應電壓VDDH之經劃分版本滿足該比較器109之條件,且該能隙參考電壓產生器101需要產生由該第三下拉電晶體N3之傳輸狀態證明之充分電壓。
圖4展示一種根據本發明之一實施例用於控制一電子器件之開機重設方法之一流程圖。該方法包含用於啟動一供應電壓(例如,VDDH)之一操作401,藉此該供應電壓在一時間段內自0增加至一操作電壓位準。該方法亦包含用於劃分該供應電壓之一當前狀態之一操作403,以獲得該供應電壓之該當前狀態之一經劃分版本(例如,節點111處之該供應電壓VDDH之經劃分版本)。該方法進一步包含用於比較該供應電壓之該當前狀態之經劃分版本與一參考電壓(例如,比較節點111處之電壓與該第一參考電壓(Vbg))之一操作405。
從該操作405,該方法進行至一判定操作407以判定該供應電壓之該當前狀態之經劃分版本是否大於或等於該參考電壓。若該供應電壓之該當前狀態之經劃分版本小於該參考電壓(例如,節點111處之電壓小於該第一參考電壓(Vbg)),則該方法進行至一操作409,在該操作409中一輸出節點(例如,輸出節點105)電連接至一接地參考電位(例如,GND)。在當前方法中,該輸出節點經電連接以傳輸一開機重設控制信號。操作409中該輸出節點連接至該接地參考電位而維持該開機重設控制信號在一重設狀態。
若該供應電壓之該當前狀態之經劃分版本大於或等於該參考電壓(例如,節點111處之電壓大於或等於該第一參考電壓(Vbg)),則該方法進行至一操作411,在該操作411中該輸出節點(例如,輸出節點105)與該接地參考電位(例如,GND)電隔離。該輸出節點與該接地參考電位電隔離允許該輸出節點維持一正電壓位準,該正電壓位準指示該開機重設控制信號之一非重設狀態。該方法可進一步包含用於維持該輸出節點至該供應電壓之一連接之一操作,以便當該輸出節點與該接地參考電位隔離時,維持指示該開機重設控制信號之該非重設狀態之該正電壓。
此外,該方法可包含下列操作:傳輸該供應電壓至一能隙參考電壓產生器;且基於接收的供應電壓操作該能隙參考電壓產生器,以產生操作405中之比較使用的該參考電壓。在一實施例中,該能隙參考電壓產生器係一子電壓能隙參考電壓產生器,其經定義以當該接收的供應電壓達到一自開啟電壓位準時自開啟。該自開啟電壓位準經定義使得在操作405中比較該供應電壓之該當前狀態之經劃分版本與該參考電壓之前,該能隙參考電壓產生器進行操作以產生該參考電壓。
該方法可進一步包含下列操作:傳輸該供應電壓至一比較器;且基於接收的供應電壓操作該比較器執行操作405。在此例子中,該比較器將進行操作以比較該供應電壓之該當前狀態之經劃分版本與該參考電壓且產生指示一比較結果之一比較器數位輸出信號。再者,應瞭解在操作該能隙參考電壓產生器以產生該參考電壓之後,操作該比較器以比較該供應電壓之該當前狀態之經劃分版本與該參考電壓。當該供應電壓之該當前狀態之經劃分版本與該參考電壓至少一樣大時,該比較器產生一高狀態數位輸出信號。當該供應電壓之該當前狀態之經劃分版本小於該參考電壓時,該比較器產生一低狀態數位輸出信號。
該方法亦可包含當該供應電壓之該當前狀態之經劃分版本小於該參考電壓時,根據該比較器數位輸出信號操作下拉電路以將該輸出節點電連接至該接地參考電位。而且,該方法可包含當該供應電壓之該當前狀態之經劃分版本大於或等於該參考電壓時,根據該比較器數位輸出信號操作該下拉電路以電隔離該輸出節點與該接地參考電位。
應瞭解一POR電路在混合信號系統中係必要的,以在將該供應電壓首先施加至積體電路之前,初始化該積體電路中之邏輯元件至一已知狀態。該POR電路輸出一重設信號至邏輯元件(例如,鎖存器、正反器或其他循序電路),直到通電後達到一預定臨限供應電壓。因此,該POR電路阻止核心邏輯電路之不正常行為,否則將導致該系統之失效或不可操作性。本文揭示的該POR控制電路保證該輸出節點處之一穩定重設脈衝及具有對製程、溫度及供應電壓斜坡上升量變曲線之最小相依性之一準確跳變點電壓。
本文描述的發明可體現為一電腦可讀媒體上之電腦可讀碼。舉例而言,該電腦可讀碼可包含儲存有對應於系統100及/或主機POR控制電路103之一或多個佈局之一佈局資料檔案。本文提到的該電腦可讀媒體係可儲存之後可由一電腦系統讀取的資料之任何資料儲存器件。該電腦可讀媒體之實例包含硬碟機、網路附接儲存器(NAS)、唯讀記憶體、隨機存取記憶體、CD-ROM、CD-R、CD-RW、磁帶及其他光學與非光學資料儲存器件。亦可在耦合電腦系統之一網路上散佈該電腦可讀媒體,使得以一散佈方式儲存並執行該電腦可讀碼。
形成本發明之部分之本文描述的操作之任一者係有用的機械操作。本發明亦係關於一種用於執行此等操作之器件或裝置。可出於所要求目的而特別構建該裝置,諸如一專用電腦。當被定義為一專用電腦時,該電腦亦可執行不是該專用電腦之部分之其他處理程序、程式執行碼或常用程式,同時仍能夠用於特定目的之操作。或者,可由一通用電腦處理該等操作,可由電腦記憶體、快取記憶體中儲存的或通過一網路獲得的一或多個電腦程式選擇性啟動或組態該通用電腦。當通過一網路獲得資料時,可由該網路上之其他電腦處理該資料,例如,大量計算資源。
本發明之實施例亦可定義為將資料自一狀態變換至另一狀態之一機器。該資料可代表一物品,該物品可代表一電子信號且電子操控資料。在一些情況中,可在一顯示器上描繪經變換的資料,代表資料變換所得之實體物件。一般或以能夠建構或描繪一實體且有形物件之特定格式可將該經變換的資料保存至儲存器。在一些實施例中,可由一處理器執行操控。在此一實例中,該處理器因此將該資料自一事項變換至另一事項。更進一步,可由通過一網路連接的一或多個機器或處理器處理該等方法。每一機器可將資料自一狀態或事項變換至另一狀態或事項,且亦可處理資料、保存資料至儲存器、通過一網路傳輸資料、顯示結果或將結果傳達至另一機器。
應進一步瞭解本文揭示的該POR系統及控制電路可製作為一半導體器件或晶片之部分。在製造半導體器件(諸如積體電路、記憶體胞及類似物)中,執行一系列製作操作以定義一半導體晶圓上之特徵件。該晶圓包含一矽基板上定義的呈多層級結構形式之積體電路器件。在一基板層級處,形成具有擴散區域之電晶體器件。在隨後層級中,互連金屬化線經圖案化且電連接至該等電晶體器件,以定義一期望積體電路器件。而且,圖案化導電層藉由介電材料而與其他導電層絕緣。
雖然已在若干實施例中描述本發明,但應瞭解熟習此項技術者基於閱讀先前說明書且研習圖式將認識到本發明之各種變體、增加、排列及等效物。因此,本發明意欲包含落在本發明之精神及範圍內之所有此等變體、增加、排列及等效物。
100...系統
101...能隙參考電壓產生器/子電壓能隙參考電壓產生器
103...主機開機重設(POR)控制電路
104...輸出級
105...輸出節點
107...節點
109...比較器
110...節點/輸出節點
111...節點
301...波形
305...波形
307...波形
C1...電容器
GND...接地參考電位
N1...第一下拉電晶體
N2...第一下拉電晶體
N3...第一下拉電晶體
R1...電阻器
R2...電阻器
R3...電阻器
R4...電阻器
Vbg...參考電壓
Vbias...參考電壓
VDDH...供應電壓
圖1展示根據本發明之一實施例之一開機重設(POR)控制電路之一系統層級圖;
圖2展示根據本發明之一實施例之圖1之該POR控制電路之一實施層級圖;
圖3展示根據本發明之一實施例與圖1及圖2之該POR控制電路相關聯之波形;及
圖4展示根據本發明之一實施例用於控制一電子器件之開機重設之一方法之一流程圖。
100...系統
101...能隙參考電壓產生器/子電壓能隙參考電壓產生器
103...主機開機重設(POR)控制電路
104...輸出級
105...輸出節點
107...節點
109...比較器
110...節點/輸出節點
111...節點
C1...電容器
GND...接地參考電位
N1...第一下拉電晶體
N2...第一下拉電晶體
N3...第一下拉電晶體
R1...電阻器
R2...電阻器
R3...電阻器
R4...電阻器
Vbg...參考電壓
Vbias...參考電壓
VDDH...供應電壓

Claims (23)

  1. 一種主機開機重設(power-on reset)控制電路,其包括:一比較器,其經電連接以在一第一輸入端處接收一供應電壓之一經劃分版本且在一第二輸入端處接收一參考電壓,該比較器經定義以當該第一輸入端處之該供應電壓之該經劃分版本與該第二輸入端處之該參考電壓至少一樣大時,在一比較器輸出端處產生一高數位狀態信號;一輸出節點,其經電連接以傳輸一開機重設控制信號;下拉電路(pull-down circuitry),其電連接在該比較器輸出端與該輸出節點間,基於該比較器輸出端處存在之一數位狀態信號,隨著該供應電壓上升至一主機操作位準,該下拉電路經定義以維持該輸出節點在一重設電壓位準處;及上拉電路(pull-up circuitry),其電連接在該供應電壓與該輸出節點間,在該供應電壓已上升至該主機操作位準之後,該上拉電路經定義以維持該輸出節點在一非重設電壓位準處,其中該比較器輸出端處之一低數位狀態信號造成該下拉電路將該輸出節點電連接至一接地參考電位,且其中該比較器輸出端處之高數位狀態信號造成該輸出節點與該接地參考電位電隔離。
  2. 如請求項1之主機開機重設控制電路,其中根據該比較 器輸出端處之該高數位狀態信號,該輸出節點與該接地參考電位之電隔離使該上拉電路能夠維持該輸出節點在該非重設電壓位準。
  3. 如請求項1之主機開機重設控制電路,其中該下拉電路包含電連接在該輸出節點與一接地參考電位間之一第一下拉電晶體,藉此該第一下拉電晶體至一傳輸狀態之啟動造成該輸出節點電連接至該接地參考電位。
  4. 如請求項3之主機開機重設控制電路,其中該第一下拉電晶體之一閘極電連接至一第二下拉電晶體與該供應電壓之一第二經劃分版本兩者,其中該第二下拉電晶體之一閘極電連接至該比較器輸出端,藉此該第二下拉電晶體至一傳輸狀態之啟動造成該第一下拉電晶體之該閘極受控使得該第一下拉電晶體處於一非傳輸狀態,以便電隔離該輸出節點與該接地參考電位。
  5. 如請求項4之主機開機重設控制電路,其中該下拉電路進一步包含電連接在該第二下拉電晶體與該接地參考電位間之一第三下拉電晶體,該第三下拉電晶體之一閘極經電連接以接收一第二參考電壓,使得該第三下拉電晶體在該第二下拉電晶體至該傳輸狀態之啟動之前處於一傳輸狀態。
  6. 如請求項5之主機開機重設控制電路,其進一步包括:一能隙參考電壓產生器,其經定義且電連接以供應該參考電壓至該比較器之該第二輸入端且以供應該第二參考電壓至該第三下拉電晶體之該閘極,該能隙參考電壓 產生器經電連接以接收來自該供應電壓之電功率,且其中該能隙參考電壓產生器經定義以在該比較器開始比較其之第一輸入端處之該供應電壓之該經劃分版本與其之第二輸入端處之該參考電壓之操作之前,供應該參考電壓至該比較器之該第二輸入端。
  7. 如請求項6之主機開機重設控制電路,其中該能隙參考電壓產生器經定義以當該供應電壓達到一能隙參考電壓產生器操作電壓位準時開始操作,且其中該比較器經電連接以接收來自該供應電壓之電功率,且其中該比較器經定義以當該供應電壓達到一比較器操作電壓位準時開始操作,其中該能隙參考電壓產生器操作電壓位準小於該比較器操作電壓位準。
  8. 如請求項6之主機開機重設控制電路,其中該能隙參考電壓產生器係一子電壓能隙參考電壓產生器且經定義以當該供應電壓達到一自開啟電壓位準時自開啟。
  9. 如請求項1之主機開機重設控制電路,其中該比較器之該第二輸入端處之該參考電壓係大約0.5V,且其中該供應電壓之該主機操作位準係大約1.6V。
  10. 如請求項1之主機開機重設控制電路,其中該比較器經電連接以接收來自該供應電壓之電功率,且其中在該比較器之該第二輸入端處接收該參考電壓之後,該比較器經定義以當該供應電壓達到一比較器操作電壓位準時開始操作。
  11. 一種用於開機重設控制之系統,其包括: 一能隙參考電壓產生器,其經定義以接收一供應電壓作為一輸入且基於該接收的供應電壓產生複數個參考電壓;及一主機開機重設控制電路,其經定義以接收該供應電壓作為一第一輸入電壓及接收來自該能隙參考電壓產生器之一參考電壓作為一第二輸入電壓,其中該主機開機重設控制電路經定義以比較該供應電壓之一經劃分版本與該參考電壓,以控制一輸出節點,該輸出節點經電連接以傳輸一開機重設控制信號。
  12. 如請求項11之用於開機重設控制之系統,其中該能隙參考電壓產生器經定義以在該主機開機重設控制電路開始比較該供應電壓之該經劃分版本與該參考電壓之前產生該參考電壓。
  13. 如請求項11之用於開機重設控制之系統,其中該能隙參考電壓產生器係一子電壓能隙參考電壓產生器且經定義以當該經接收的供應電壓達到一自開啟電壓位準時自開啟。
  14. 如請求項11之用於開機重設控制之系統,其中該主機開機重設控制電路包含一比較器,該比較器用以比較該供應電壓之該經劃分版本與該參考電壓以產生一比較器輸出,且其中該主機開機重設控制電路包含電連接在比較器輸出端與該輸出節點間之下拉電路,使得該下拉電路根據該比較器輸出端處之一數位信號狀態進行操作以控制該 輸出節點處存在之一電壓位準,且其中該主機開機重設控制電路亦包含電連接在該供應電壓與該輸出節點間之上拉電路,以在該供應電壓上升至一主機操作位準之後維持該輸出節點在一非重設電壓位準。
  15. 如請求項14之用於開機重設控制之系統,其中基於該比較器輸出端處存在之一數位狀態信號,隨著該供應電壓上升至該主機操作位準,該下拉電路經定義以維持該輸出節點在一重設電壓位準處。
  16. 如請求項14之用於開機重設控制之系統,其中該能隙參考電壓產生器經定義以當該供應電壓達到一能隙參考電壓產生器操作電壓位準時開始操作,且其中該比較器經電連接以接收來自該供應電壓之電功率,且其中該比較器經定義以當該供應電壓達到一比較器操作電壓位準時開始操作,其中該能隙參考電壓產生器操作電壓位準小於該比較器操作電壓位準,使得該能隙參考電壓產生器在該比較器開始比較該供應電壓之該經劃分版本與該參考電壓之前產生該參考電壓。
  17. 如請求項14之用於開機重設控制之系統,其中該比較器經定義以當該供應電壓之該經劃分版本與該參考電壓至少一樣大時在該比較器輸出端處產生一高數位狀態信號,且經定義以當該供應電壓之該經劃分版本小於該參考電壓時在該比較器輸出端處產生一低數位狀態信號。
  18. 如請求項17之用於開機重設控制之系統,其中該比較器 輸出端處之該低數位狀態信號造成該下拉電路將該輸出節點電連接至一接地參考電位,且其中該比較器輸出端處之該高數位狀態信號造成該輸出節點與該接地參考電位電隔離,藉此使該上拉電路能夠維持該輸出節點在該非重設電壓位準。
  19. 一種用於控制一電子器件之開機重設之方法,該方法包括:啟動一供應電壓,藉此該供應電壓在一時間段內自0增加至一操作電壓位準;將該供應電壓傳輸至一比較器;劃分該供應電壓之一當前狀態,以獲得該供應電壓之該當前狀態之一經劃分版本;基於已接收之該供應電壓,操作該比較器以比較該供應電壓之該當前狀態之該經劃分版本與一參考電壓,並產生代表一比較結果之一比較器數位輸出信號,其中當該供應電壓之該當前狀態之該經劃分版本與該參考電壓至少一樣大時,該比較器產生一高狀態數位輸出信號,且其中當該供應電壓之該當前狀態之該經劃分版本小於該參考電壓時,該比較器產生一低狀態數位輸出信號;當該比較器產生該低狀態數位輸出信號時,將一輸出節點電連接至一接地參考電位,其中該輸出節點經電連接以傳輸一開機重設控制信號,藉此將該輸出節點連接至該接地參考電位而維持該開機重設控制信號在一重設狀態;及 當該比較器產生該高狀態數位輸出信號時,電隔離該輸出節點與該接地參考電位,藉此該輸出節點與該接地參考電位之隔離允許該輸出節點維持一正電壓位準,該正電壓位準代表該開機重設控制信號之一非重設狀態。
  20. 如請求項19之用於控制一電子器件之開機重設之方法,該方法進一步包括:傳輸該供應電壓至一能隙參考電壓產生器;及基於接收的供應電壓操作該能隙參考電壓產生器以產生該參考電壓;其中該能隙參考電壓產生器係一子電壓能隙參考電壓產生器且當該經接收的供應電壓達到一自開啟電壓位準時自開啟,且其中該自開啟電壓位準經定義使得在比較該供應電壓之該當前狀態之該經劃分版本與該參考電壓之前,該能隙參考電壓產生器進行操作以產生該參考電壓。
  21. 如請求項20之用於控制一電子器件之開機重設之方法,其中在該能隙參考電壓產生器經操作以產生該參考電壓之後,該比較器經操作以比較該供應電壓之該當前狀態之該經劃分版本與該參考電壓。
  22. 如請求項21之用於控制一電子器件之開機重設之方法,該方法進一步包括:根據該比較器數位輸出信號操作下拉電路,以當該供應電壓之該當前狀態之該經劃分版本小於該參考電壓時,將該輸出節點電連接至該接地參考電位;及 根據該比較器數位輸出信號操作該下拉電路,以當該供應電壓之該當前狀態之該經劃分版本大於或等於該參考電壓時,電隔離該輸出節點與該接地參考電位。
  23. 如請求項19之用於控制一電子器件之開機重設之方法,該方法進一步包括:維持該輸出節點連接至該供應電壓,以便當該輸出節點與該接地參考電位隔離時維持指示該開機重設控制信號之該非重設狀態之該正電壓位準。
TW100110704A 2010-03-26 2011-03-28 應用於主機開機重設控制之裝置及方法 TWI516902B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/748,345 US9515648B2 (en) 2010-03-26 2010-03-26 Apparatus and method for host power-on reset control

Publications (2)

Publication Number Publication Date
TW201205256A TW201205256A (en) 2012-02-01
TWI516902B true TWI516902B (zh) 2016-01-11

Family

ID=44075763

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100110704A TWI516902B (zh) 2010-03-26 2011-03-28 應用於主機開機重設控制之裝置及方法

Country Status (6)

Country Link
US (1) US9515648B2 (zh)
EP (1) EP2553812B1 (zh)
KR (1) KR101831462B1 (zh)
CN (1) CN102907002B (zh)
TW (1) TWI516902B (zh)
WO (1) WO2011120016A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130169255A1 (en) * 2011-12-30 2013-07-04 Tyler Daigle Regulator power-on-reset with latch
US8680901B2 (en) * 2012-08-06 2014-03-25 Texas Instruments Incorporated Power on reset generation circuits in integrated circuits
US9606563B2 (en) * 2014-04-08 2017-03-28 Texas Instruments Deutschland Gmbh Bandgap reference voltage failure detection
US9891277B2 (en) * 2014-09-30 2018-02-13 Nxp Usa, Inc. Secure low voltage testing
JP2016086253A (ja) * 2014-10-24 2016-05-19 ソニー株式会社 パワーオンリセット回路及び高周波通信装置
CN106936414B (zh) * 2015-12-30 2021-11-12 上海贝岭股份有限公司 上电复位电路
TWI667881B (zh) * 2019-02-12 2019-08-01 新唐科技股份有限公司 上電清除電路
CN115053200A (zh) 2019-12-06 2022-09-13 美国莱迪思半导体公司 自适应上电复位发生器系统和用于可编程逻辑设备的方法
US11296680B2 (en) * 2020-02-20 2022-04-05 Texas Instruments Incorporated Methods and apparatus to implement temperature insensitive threshold detection for voltage supervisors
CN111969987A (zh) * 2020-08-17 2020-11-20 苏州纳芯微电子股份有限公司 上电复位电路
US20220407506A1 (en) * 2021-06-10 2022-12-22 Microsoft Technology Licensing, Llc Clock monitor
US11581888B1 (en) * 2021-12-17 2023-02-14 Xilinx, Inc. Power-on reset circuit with reduced detection time

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2767589B1 (fr) * 1997-08-21 2000-07-21 Sgs Thomson Microelectronics Dispositif de surveillance de tension d'alimentation de type "reset"
JP2001034366A (ja) * 1999-07-23 2001-02-09 Matsushita Electric Works Ltd パワーオンリセット回路及びそれを用いたエラー警報出力回路
JP2001094404A (ja) * 1999-09-24 2001-04-06 Toshiba Corp 電圧制御遅延回路
US6683481B1 (en) * 2002-06-03 2004-01-27 Xilinx, Inc. Power on reset generator circuit providing hysteresis in a noisy power environment
US6856030B2 (en) * 2002-07-08 2005-02-15 Viciciv Technology Semiconductor latches and SRAM devices
CN2703362Y (zh) * 2003-10-29 2005-06-01 中兴通讯股份有限公司 可靠上电复位装置
US7276948B2 (en) * 2003-12-18 2007-10-02 Stmicroelectronics, Inc. Reset circuit
US20080158220A1 (en) * 2007-01-03 2008-07-03 Himax Technologies Limited Power-on-reset circuit and method therefor
KR100857436B1 (ko) * 2007-01-24 2008-09-10 주식회사 하이닉스반도체 Dll 회로 및 그 제어 방법
US7863884B1 (en) * 2008-01-09 2011-01-04 Intersil Americas Inc. Sub-volt bandgap voltage reference with buffered CTAT bias

Also Published As

Publication number Publication date
EP2553812B1 (en) 2016-01-20
KR101831462B1 (ko) 2018-02-22
US20110234268A1 (en) 2011-09-29
CN102907002B (zh) 2015-11-25
US9515648B2 (en) 2016-12-06
TW201205256A (en) 2012-02-01
WO2011120016A1 (en) 2011-09-29
KR20130062911A (ko) 2013-06-13
CN102907002A (zh) 2013-01-30
EP2553812A1 (en) 2013-02-06

Similar Documents

Publication Publication Date Title
TWI516902B (zh) 應用於主機開機重設控制之裝置及方法
CN107272856B (zh) 低功率复位电路
KR100487536B1 (ko) 파워-온 리셋 회로
KR100422588B1 (ko) 파워 업 신호 발생 장치
US20230135657A1 (en) Power management circuit and method for integrated circuit having multiple power domains
US8942027B1 (en) Memory storage circuit and method of driving memory storage circuit
KR20120081515A (ko) 파워 온 리셋 회로를 포함하는 반도체 소자
US20160191041A1 (en) Circuit and Method for Power-On Reset of an Integrated Circuit
KR20140124093A (ko) 반도체 장치
KR20160025938A (ko) 전원 제어장치
CN110581703B (zh) 电平转换锁存器电路
JP5337108B2 (ja) メモリ回路及びこれを備える電圧検出回路
CN106774784B (zh) 电子电路的待机模式
US20180331681A1 (en) Power-On-Reset Circuit
TWI596903B (zh) 使用單時脈訊號的靜態訊號値儲存電路系統
KR20130011799A (ko) 반도체 집적회로의 파워업 신호 발생회로
US20130061030A1 (en) System capable of booting through a universal serial bus device and method thereof
US9954437B2 (en) Charge pump
US8872564B2 (en) Semiconductor device
CN106982052B (zh) 一种上电重置电路及电子装置
JP2008017101A (ja) パワーオンリセット回路
KR102719491B1 (ko) 레벨 시프트 래치 회로
JP5322457B2 (ja) 電圧比較装置、電子システム
JP2005039635A (ja) パワーオンリセット回路
JP2006352304A (ja) 半導体集積回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees