CN102907002A - 用于主机上电复位控制的装置和方法 - Google Patents
用于主机上电复位控制的装置和方法 Download PDFInfo
- Publication number
- CN102907002A CN102907002A CN2011800258639A CN201180025863A CN102907002A CN 102907002 A CN102907002 A CN 102907002A CN 2011800258639 A CN2011800258639 A CN 2011800258639A CN 201180025863 A CN201180025863 A CN 201180025863A CN 102907002 A CN102907002 A CN 102907002A
- Authority
- CN
- China
- Prior art keywords
- voltage
- comparator
- reference voltage
- service
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
主机上电复位控制电路(100)包括比较器(109),连接以接收供给电压的划分版本(111)和参考电压(Vbg)。当供给电压至少和参考电压一样大时该比较器产生且输出高数字状态信号(110)。控制电路(103)包括输出节点(105),该输出节点连接以传输上电复位控制信号(POR信号)。控制电路(104)包括连接在比较器输出和该输出节点之间的下拉电路(N1,N2,N3)。基于在比较器输出(110)处存在的信号,随着供给电压(VDDH)向主机操作电平上升,下拉电路将输出节点(105)保持在复位电压电平。控制电路包括连接在供给电压和输出节点之间的上拉电路(R1)。在供给电压已经上升到主机操作电平之后上拉电路将输出节点保持在非-复位电压电平。
Description
背景技术
在混合信号电路即包括模拟信号和数字信号两者的电路中,上电复位(POR)电路用来确保数字逻辑活动保持在上电(power-up)直到供给电压准备就绪。在当供给电压正向操作供给电压电平上升的一段时间的期间,POR电路起作用以将数字逻辑保持在复位状态。更具体地,POR电路操作以感测供给电压并当供给电压达到操作供给电压电平时释放数字逻辑复位信号。因此,POR电路提供用于整个混合信号电路的主(master)复位信号。如果POR电路太早释放数字逻辑复位信号,则由于数字逻辑的供给电压不足数字逻辑可能不正确地操作。因此,需要有不论在上电和/或环境条件(诸如温度变化)期间供给电压行为如何都能无误地操作的POR电路。
发明内容
在一个实施例中,公开了一种主机上电复位控制电路。该主机上电复位控制电路包括:比较器,该比较器电连接以在第一输入端处接收供给电压的划分版本和在第二输入端处接收参考电压。该比较器被限定为在当第一输入端处的供给电压的划分版本至少和第二输入端处的参考电压一样大时,在该比较器的输出端处产生高数字状态信号。该主机上电复位控制电路还包括电连接以传输上电复位控制信号的输出节点。该主机上电复位控制电路还包括电连接在该比较器输出端和该输出节点之间的下拉电路。该下拉电路被限定为基于在该比较器输出端处存在的数字状态信号,随着供给电压向主机操作电平上升,将该输出节点保持在复位电压电平。该主机上电复位控制电路还包括电连接在该供给电压和该输出节点之间的上拉电路。该上拉电路被限定为在供给电压已经升到主机操作电平之后将该输出节点保持在非-复位电压电平。
在另一个实施例中,公开了一种用于上电复位控制的系统。该系统包括能带隙参考电压生成器,被限定为接收供给电压作为输入并基于该接收的供给电压产生多个参考电压。该系统还包括主机上电复位控制电路,其被限定为接收供给电压作为第一输入电压以及来自能带隙参考电压生成器的参考电压作为第二输入电压。该主机上电复位控制电路被限定为将供给电压的划分版本和参考电压比较以控制输出节点,该输出节点电连接以传输上电复位控制信号。
在另一个实施例中,公开了一种用于控制电子设备的上电复位的方法。该方法包括用于激活供给电压的操作,由此该供给电压在一段时间内从零增加到操作电压电平。该方法还包括用于划分供给电压的当前状态以获得供给电压的当前状态的划分版本的操作。该方法还包括用于将供给电压的当前状态的划分版本与参考电压比较的操作。当供给电压的当前状态的划分版本小于参考电压时,将输出节点电连接到地参考电势。所述输出节点电连接以传输上电复位控制信号。输出节点到地参考电势的连接将上电复位控制信号保持在复位状态。该方法还包括当供给电压的当前状态的划分版本变得大于或等于参考电压时,将输出节点与地参考电势电隔离。输出节点与地参考电势的隔离允许输出节点保持指示上电复位控制信号的非-复位状态的正电压电平。
本发明的其它方面和优点将由以下结合附图的详细描述变得更加显而易见,其以示例的方式阐明本发明。
附图说明
图1示出根据本发明的一个实施例的上电复位(POR)控制电路的系统级别图;
图2示出根据本发明的一个实施例的图1的POR控制电路的实施级别图;
图3示出根据本发明的一个实施例的与图1和图2的POR控制电路关联的波形;
图4示出根据本发明的一个实施例的控制电子设备的上电复位的方法的流程图。
具体实施方式
在以下的描述中,阐述了许多个特定的细节从而提供对本发明的透彻的理解。然而,对本领域的技术人员而言,可以不用部分或全部这些特定的细节而实现本发明是显而易见的。在其它例子中,没有详细描述公知的步骤操作从而不会不必要地混淆本发明。
图1示出根据本发明的一个实施例用于上电复位(POR)控制的系统100。该系统100包括能带隙参考电压生成器101,其被限定来接收供给电压VDDH作为输入并基于收到的供给电压VDDH产生多个参考电压(Vbg,Vbias)。该系统100还包括主机(host)POR控制电路103,被限定来接收供给电压VDDH作为第一输入电压并接收来自能带隙参考电压生成器101的多个参考电压(Vbg,Vbias)作为第二输入电压。主机POR控制电路103被限定来将供给电压VDDH的划分版本与参考电压(Vbg)比较以控制输出节点105,该输出节点电连接以传输POR控制信号到主机/核心电路。更具体地,主机POR控制电路103会通过在输出节点105设置数字状态而释放复位信号给主机/核心电路。
如关于图2在以下更详细地讨论的,能带隙参考电压生成器101被限定来在主机POR控制电路103开始将供给电压VDDH的划分版本与参考电压(Vbg)比较之前产生多个参考电压(Vbg,Vbias)。能带隙参考电压生成器101是子电压(sub-volt)能带隙参考电压生成器并且被限定当收到的供给电压VDDH达到1.0伏(V)以下的自起动(self-start)电压电平时自起动。在一个实施例中,供给电压VDDH应该在主机POR控制电路103释放复位信号给主机/核心电路之前达到1.4V。在这个实施例中,子电压能带隙参考电压生成器101相对于主POR控制电路103释放复位信号时所需要的,会提供至少400毫伏(mV)的宽余量(margin)。
图2示出根据本发明的一个实施例的图1的主机POR控制电路103的实现级别图。主机POR控制电路103包括比较器109,该比较器电连接以在第一输入端(+)处接收供给电压VDDH的划分版本以及在第二输入端(-)处接收参考电压(Vbg)。在节点111产生供给电压VDDH的划分版本,节点111连接到比较器109的第一输入端(+)。电阻器R3和R4对供给电压VDDH划分以在节点111处产生电压。
比较器109被限定为将供给电压VDDH的划分版本与参考电压Vbg比较从而产生比较器109输出。当第一输入端(+),即节点111处的供给电压VDDH的划分版本至少和在第二输入端(-)处的参考电压(Vbg)一样大时,比较器109会在比较器109输出端(节点110)处产生高数字状态信号。当第一输入端(+)处的供给电压VDDH的划分版本小于参考电压(Vbg)时,比较器109会在比较器109输出端(节点110)处产生低数字状态信号。
在一个实施例中,比较器109的第二输入端(-)处的参考电压(Vbg)约为0.5V,且供给电压(VDDH)的主机操作电平约为1.6V。在这个实施例中,电阻器R3和R4可以被限定为,当供给电压VDDH达到约1.4V时,在节点111处建立约为0.5V的电压,从而使得当供给电压VDDH达到约1.4V时,比较器在节点110处输出高数字状态信号。
比较器109电连接以接收来自供给电压VDDH的电力。比较器109被限定为当供给电压VDDH达到比较器109操作电压电平时开始操作,其发生在参考电压(Vbg)由子电压能带隙参考电压生成器101产生并被比较器109的第二输入端(-)接收之后。在一个实施例中,比较器109操作电压电平约为1.0V,这意味着在供给电压VDDH达到至少1.0V之前比较器109不会开始操作。因为子电压能带隙参考电压生成器101会在至少1.0V的供给电压VDDH的情况下充分地起作用,因此使用约1.0V的比较器109操作电压电平会确保在比较器109开始操作之前产生参考电压(Vbg)并将该参考电压提供到比较器109的第二输入端(-),由此确保比较器不会基于不正确的低参考电压(Vbg)而在节点110处过早地输出高数字状态信号。
主机POR控制电路103还包括限定在比较器109和输出节点105之间的输出级104。更具体地,输出级104接收供给电压VDDH、比较器109的输出以及来自能带隙参考电压生成器101的第二参考电压(Vbias)作为输入。进而,输出级104电连接以控制输出节点105处的电压。此外,输出级104包括到地参考电势GND的电连接。输出节点105电连接以传输上电复位信号到主机/核心电路。输出节点105处的数字状态起到主复位控制的作用,并被称作为主机就绪信号。在图2的实施例中,主机就绪信号为高状态有效(activehigh)。因此,当输出节点105保持高数字状态时,复位信号关闭(off),反之亦然。输出级104被限定来保证输出节点105会被锁闭(lock down),即保持低数字状态,直到供给电压VDDH达到主机/核心电路的操作电压电平。
主机POR控制电路103的输出级104包括电连接在比较器109输出端(节点110)和主机就绪信号输出节点105之间的下拉电路。该下拉电路包括电连接在输出节点105和地参考电势GND之间的第一下拉晶体管N1。激活第一下拉晶体管N1进入传输状态使得输出节点105电连接到地参考电势GND。第一下拉晶体管N1的栅极电连接到第二下拉晶体管N2和节点107处的供给电压VDDH的第二划分版本两者。在节点107处的供给电压VDDH的第二划分版本由电阻器R2和电容器C1产生。第二下拉晶体管N2的栅极电连接到比较器109输出节点110。在图2的实施例中,第一和第二下拉晶体管N1和N2两者都被限定为NMOS晶体管。因此,激活第二下拉晶体管N2进入传输状态使得第一下拉晶体管N1受控,从而使得第一下拉晶体管N1处于非传输状态,从而将输出节点105与地参考电势GND电隔离。
下拉电路还包括电连接在第二下拉晶体管N2和地参考电势GND之间的第三下拉晶体管N3。第三下拉晶体管N3也被限定为NMOS晶体管。第三下拉晶体管N3的栅极电连接以接收来自子电压能带隙参考电压生成器101的第二参考电压(Vbias),从而使得第三下拉晶体管N3在第二下拉晶体管N2激活进入传输状态之前处于传输状态。换言之,在节点111处的第一划分电压达到第一参考电平(Vbg)的电平之前,第二参考电压(Vbias)向第三下拉晶体管N3的栅极施加高数字状态信号。因此,第三下拉晶体管N3充当后备(backup)的作用以确保子电压能带隙参考电压生成器101确实处于其操作电压电平且在允许比较器109触发第一下拉晶体管N1的关闭(shutdown)之前产生精确的第一参考电压(Vbg)。
基于以上描述,应该理解下拉电路根据比较器109输出节点110处的数字信号态操作,从而控制在输出节点105处的电压电平。比较器109输出节点110处的低数字状态信号使得下拉电路将输出节点105电连接到地参考电势GND。以互补的方式,考虑到已经正确地设定第二参考电压(Vbias)以导通第三下拉晶体管N3,比较器109输出节点110处的高数字状态信号使得输出节点105与地参考电势GND电隔离。因此,基于比较器109输出节点110处的数字状态信号,随着供给电压VDDH向主机操作电平上升,下拉电路被限定为将输出节点105保持在复位电压电平,即低数字状态信号。
主机POR控制电路103的输出级104包括电连接在供给电压VDDH和输出节点105之间的上拉电路。该上拉电路被限定为在供给电压VDDH已经上升到主机操作电平之后,将输出节点105保持在非-复位电压电平,即高数字状态信号。在当供给电压VDDH位于主机操作电平时,节点105处的非-复位电压电平由电阻器R1和供给电压VDDH管控。应该理解,根据比较器109输出节点110处的高数字状态信号的输出节点105与地参考电势GND的电隔离使得上拉电路可以将输出节点105保持在非-复位电压电平。
如之前所述,能带隙参考电压生成器101被限定且电连接以向比较器109的第二输入端(-)提供参考电压(Vbg),并且向第三下拉晶体管N3的栅极提供第二参考电压(Vbias)。能带隙参考电压生成器101电连接以接收来自供给电压VDDH的电力。此外,由于能带隙参考电压生成器101是子电压能带隙参考电压生成器且被限定为当供给电压VDDH达到1.0V以下的自起动电压电平时自起动,因此能带隙参考电压生成器101被限定为在比较器109开始操作以将其第一输入端(+)(即节点111)处的供给电压的划分版本与其第二输入端(-)处的参考电压(Vbg)进行比较之前,向比较器109的第二输入端(-)提供参考电压(Vbg)。因此,能带隙参考电压生成器101的操作电压电平低于比较器109的操作电压电平。
图3示出根据本发明的一个实施例的与图1和图2的主机POR控制电路关联的波形。波形301表示输出节点105处电压电平随时间的变化。波形305表示提供给比较器109的第二输入端(-)的第一参考电压的电压电平随时间的变化。波形307表示供给电压VDDH的电压电平随时间的变化。
随着供给电压VDDH从0V爬升到在节点107处的第一下拉晶体管N1的阈值电压(Vt)(例如约0.7V),输出节点105将以追随的方式爬升。然后,当供给电压VDDH达到在节点107处的第一下拉晶体管的阈值电压(Vt)时,第一下拉晶体管N1将导通,因此将输出节点105下拉到地参考电势GND。
当供给电压VDDH继续爬升时,当在节点111处的供给电压的划分版本等于第一参考电压(Vbg)时,最终会满足比较器109的条件,并且比较器109的输出节点110会到达高数字状态从而导通第二下拉晶体管N2。因此,在节点111处的电压电平需要达到第一参考电压(Vbg)从而使得比较器109输出高数字状态信号而使得第二下拉晶体管N2导通。在一个实施例中,第一参考电压(Vbg)是0.5V,且当供给电压VDDH是1.4V时节点111处的电压电平会达到0.5V。在这个实施例中,输出节点105处的复位信号具有1.4V的跳变点(trip point)。
在比较器109的输出使第二下拉晶体管N2导通时,第三下拉晶体管N3已由第二参考电压(Vbias)导通。在一个实施例中,第二参考电压(Vbias)约为0.75V。因此,在比较器109的输出使得第二下拉晶体管N2导通之前,已经存在从第二下拉晶体管N2到地参考电势GND的路径。因此,当节点110处的比较器109的输出使得第二下拉晶体管N2导通时,节点107会被下拉到地参考电势GND,这将使得第一下拉晶体管N1截止,由此允许输出节点105跳至当前的供给电压VDDH电平。
第三下拉晶体管N3充当备用(backup)以确保能带隙参考电压生成器101确实处于其操作电平。因此,为了使第一下拉晶体管N1截止从而在节点105释放复位信号,需由供给电压VDDH的划分版本相对于第一参考电压(Vbg)满足比较器109的条件,并且能带隙参考电压生成器101需产生如由第三下拉晶体管N3的传输状态所证明的足够的电压。
图4示出根据本发明的一个实施例的控制电子设备上电复位的方法的流程图。该方法包括用于激活(activate)供给电压(例如VDDH)的操作401,由此供给电压在一段时间内从零上升到操作电压电平。该方法还包括用于划分供给电压的当前状态以获取供给电压当前状态的划分版本(例如,在节点111处的供给电压VDDH的划分版本)的操作403。该方法还包括用于将供给电压的当前状态的划分版本与参考电压进行比较(例如将节点111处的电压与第一参考电压(Vbg)比较)的操作405。
从操作405,该方法进行判定操作407以确定供给电压的当前状态的划分版本是否大于或等于参考电压。如果供给电压的当前状态的划分版本小于参考电压(例如节点111处的电压小于第一参考电压(Vbg)),则方法进行操作409,其中输出节点(例如输出节点105)电连接到地参考电势(例如GND)。在本方法中,输出节点电连接,以传输上电复位控制信号。操作409中输出节点连接至地参考电势将上电复位控制信号保持在复位状态。
如果供给电压的当前状态的划分版本大于或等于参考电压(例如节点111处的电压大于或等于第一参考电压(Vbg)),则本方法进行操作411,在操作411中输出节点(例如输出节点105)与地参考电势(例如GND)电隔离。将输出节点与地参考电势电隔离允许输出节点保持指示上电复位控制信号的非-复位状态的正电压电平。该方法还可包括用于保持输出节点与供给电压连接的操作,从而在当输出节点与地参考电势隔离时保持指示上电复位控制信号的非-复位状态的正电压电平。
此外,该方法可以包括下述操作:用于将供给电压传输到能带隙参考电压生成器,以及基于收到的供给电压操作能带隙参考电压生成器从而产生用于操作405中的比较的参考电压。在一个实施例中,能带隙参考电压生成器是被限定为当收到的供给电压达到自起动电压电平时自起动的子电压能带隙参考电压生成器。限定自起动电压电平使得在操作405中供给电压的当前状态的划分版本与参考电压比较之前,能带隙参考电压生成器操作(operate)以产生参考电压。
该方法还可包括下述操作:传输供给电压到比较器,并且基于收到的供给电压操作比较器进行操作405。在这个例子中,比较器会操作以将供给电压的当前状态的划分版本与参考电压相比,并且产生指示比较结果的比较器数字输出信号。再次,应该理解在能带隙参考电压生成器被操作(be operated)以产生参考电压之后,比较器被操作以将供给电压的当前状态的划分版本与参考电压比较。当供给电压的当前状态的划分版本至少和参考电压一样大时比较器产生高状态数字输出信号。当供给电压的当前状态的划分版本小于参考电压时比较器产生低状态数字输出信号。
该方法可以还包括当供给电压的当前状态的划分版本小于参考电压时,根据比较器数字输出信号操作下拉电路以将输出节点电连接到地参考电势。此外,该方法可以包括当供给电压的当前状态的划分版本大于或等于参考电压时,根据比较器数字输出信号操作下拉电路以将输出节点与地参考电势电隔离。
应该理解,POR电路在混合信号系统中是必要的,以在将供给电压首次施加到集成电路之前将集成电路中的逻辑组件初始化到已知状态。POR电路输出复位信号到逻辑组件,例如锁存器、触发器或其它的顺序电路,直到上电之后达到预定的阈值供给电压。因此,POR电路防止核心逻辑电路的反常行为,否则反常行为会导致系统的故障或不可操作性。这里公开的POR控制电路保证在输出节点处的稳定复位脉冲以及对过程、温度和供给电压爬升曲线的最小依赖性的精确跳变点电压。
这里描述的发明可以实施为计算机可读介质上的计算机可读代码。例如,该计算机可读代码可以包括在其中存储了与系统100和/或主机POR控制电路103对应的一个或多个布线的布线数字文件。这里提到的计算机可读介质是可以存储随后可由计算机系统读取的数据的数据存储设备。计算机可读介质的例子包括硬盘驱动、网络附加存储器(NAS)、只读存储器、随机访问存储器、CD-ROM、CD-R、CD-RW、磁带和其它的光学和非光学数据存储设备。该计算机可读介质还可分布在耦接的计算机系统的网络上从而使得以分布的方式存储和执行该计算机可读代码。
这里描述的形成本发明的部分的任何操作都是有用的机器操作。本发明还涉及用于执行这些操作的设备或装置。该装置可以是为所需要的目的而特别构造的,诸如专用计算机。当被限定为专用计算机时,该计算机还可以进行不是专用部分的其它处理、程序执行或程序,同时仍旧能够为特别的目的操作。可选地,该操作可由通用计算机来处理,该通用计算机由存储在计算机存储器、缓存或经由网络获得的一个或更多的计算机程序选择性激活或配置。当经由网络获得数据时,该数据可以由网络上的其它计算机处理,例如,云计算资源。
本发明的实施例还可以被限定为将数据从一种状态转换到另一种状态的机器。该数据可以代表物品,该物品可以表示为电信号和电子操控的数据。该转换的数据在某些情况下可以在显示器上被视觉化描述,表示从数据转换得到的物理物体。可以一般地存储或以实现物理或有形物体的构造或描述的特定格式保存该转换的数据。在一些实施例中,可以由处理器执行该操控。在这样的例子中,因此该处理器将数据从一种物体转换为另一种物体。仍旧还有,该方法可以由经由网络连接的一个或更多个机器或处理器处理。每个机器可以将数据从一种状态或物体转换为另一种状态或物体,且还可以处理数据、将数据保存到存储器、经由网络传输数据、显示该结果或将该结果通信到另一个机器。
应该理解如这里所公开的POR系统和控制电路可以作为半导体设备或芯片的一部分制造。在诸如集成电路、存储单元等的半导体设备的制造中,进行一系列制造操作以在半导体晶片上限定特征。该晶片包括限定在硅基板上的多级(multi-level)结构形式的集成电路设备。在基板级上,形成具有扩散区域的晶体管设备。在接下来的级中,互相连接的金属化线被图案化并被电连接到晶体管设备以限定出期望的集成电路设备。此外,图案化的导电层由电介质材料与其它导电层隔离开。
虽然已经根据几个实施例描述了本发明,但是应该理解本领域的技术人员在阅读了之前的说明书并研究了附图之后会实现其各种改变、附加、重排和等价物。因此,本发明旨在包括落入本发明的真实主旨和范围内的所有这样的改变、附加、重排和等价物。
Claims (24)
1.一种主机上电复位控制电路,包括:
比较器,电连接以在第一输入端处接收供给电压的划分版本和在第二输入端处接收参考电压,该比较器被限定为当第一输入端处的供给电压的划分版本至少和第二输入端处的参考电压一样大时,在比较器输出端处产生高数字状态信号;
输出节点,电连接以传输上电复位控制信号;
下拉电路,电连接在该比较器输出端和该输出节点之间,该下拉电路被限定为基于在该比较器输出端处存在的数字状态信号,随着供给电压向主机操作电平上升,将该输出节点保持在复位电压电平;以及
上拉电路,电连接在该供给电压和该输出节点之间,该上拉电路被限定为在供给电压已经上升到主机操作电平后将该输出节点保持在非-复位电压电平。
2.根据权利要求1所述的主机上电复位控制电路,其中比较器输出端处的低数字状态信号使得下拉电路将输出节点电连接到地参考电势,并且其中比较器输出端处的高数字状态信号使得输出节点与地参考电势电隔离。
3.根据权利要求2所述的主机上电复位控制电路,其中根据比较器输出端处的高数字状态信号的输出节点与地参考电势的电隔离使得上拉电路能够将输出节点保持在非-复位电压电平。
4.根据权利要求1所述的主机上电复位控制电路,其中所述下拉电路包括电连接在输出节点和地参考电势之间的第一下拉晶体管,由此第一下拉晶体管至传输状态的激活使得输出节点电连接到地参考电势。
5.根据权利要求4所述的主机上电复位控制电路,其中第一下拉晶体管的栅极电连接到第二下拉晶体管和供给电压的第二划分版本两者,其中第二下拉晶体管的栅极电连接到比较器输出端,由此第二下拉晶体管至传输状态的激活使得第一下拉晶体管的栅极受控,从而使得第一下拉晶体管处于非-传输状态,以将输出节点与地参考电势电隔离。
6.根据权利要求5所述的主机上电复位控制电路,其中所述下拉电路还包括电连接在所述第二下拉晶体管和地参考电势之间的第三下拉晶体管,所述第三下拉晶体管的栅极电连接以接收第二参考电压,从而使得第三下拉晶体管在第二下拉晶体管激活为传输状态之前处于传输状态。
7.根据权利要求6所述的主机上电复位控制电路,还包括:
能带隙参考电压生成器,被限定且电连接以向比较器的第二输入端供给参考电压,并向第三下拉晶体管的栅极供给第二参考电压,该能带隙电压生成器电连接以接收来自供给电压的电力,并且其中该能带隙参考电压生成器被限定为在比较器开始比较其第一输入端处的供给电压的划分版本与其第二输入端处的参考电压的操作之前,向比较器的第二输入端供给参考电压。
8.根据权利要求7所述的主机上电复位控制电路,其中所述能带隙参考电压生成器被限定为在供给电压达到能带隙参考电压生成器操作电压电平时开始操作,并且其中所述比较器被电连接以接收来自供给电压的电力,并且其中所述比较器被限定为当供给电压达到比较器操作电压电平时开始操作,其中所述能带隙参考电压生成器操作电压电平小于所述比较器操作电压电平。
9.根据权利要求7所述的主机上电复位控制电路,其中所述能带隙参考电压生成器是子电压能带隙参考电压生成器并且被限定为当供给电压达到自起动电压电平时自起动。
10.根据权利要求1所述的主机上电复位控制电路,其中所述比较器的第二输入端处的参考电压约为0.5V,并且其中所述供给电压的主机操作电平约为1.6V。
11.根据权利要求1所述的主机上电复位控制电路,其中所述比较器电连接以接收来自供给电压的电力,并且其中所述比较器被限定为在所述比较器的第二输入端处接收到参考电压之后、当供给电压达到比较器操作电压电平时开始操作。
12.一种用于上电复位控制的系统,包括:
能带隙参考电压生成器,被限定为接收供给电压作为输入并基于该接收的供给电压产生多个参考电压;以及
主机上电复位控制电路,被限定为接收供给电压作为第一输入电压并接收来自能带隙参考电压生成器的参考电压作为第二输入电压,其中该主机上电复位控制电路被限定为将供给电压的划分版本与参考电压比较,以控制输出节点,该输出节点电连接以传输上电复位控制信号。
13.根据权利要求12所述的用于上电复位控制的系统,其中所述能带隙参考电压生成器被限定为在主机上电复位控制电路开始将供给电压的划分版本和参考电压比较之前产生参考电压。
14.根据权利要求12所述的用于上电复位控制的系统,其中所述能带隙参考电压生成器是子电压能带隙参考电压生成器,且被限定为当接收到的供给电压达到自起动电压电平时自起动。
15.根据权利要求12所述的用于上电复位控制的系统,其中所述主机上电复位控制电路包括比较器,该比较器用于将供给电压的划分版本和参考电压进行比较以产生比较器输出,以及
其中所述主机上电复位控制电路包括电连接在比较器输出端和输出节点之间的下拉电路,从而使得该下拉电路根据比较器输出端处存在的数字信号状态进行操作以控制输出节点处存在的电压电平,以及
其中所述主机上电复位控制电路还包括电连接在供给电压和输出节点之间的上拉电路,以在供给电压已经上升到主机操作电平之后将该输出节点保持在非-复位电压电平。
16.根据权利要求15所述的用于上电复位控制的系统,其中所述下拉电路被限定为基于比较器输出端处存在的数字状态信号,随着供给电压向主机操作电平上升,将输出节点保持在复位电压电平。
17.根据权利要求15所述的用于上电复位控制的系统,其中所述能带隙参考电压生成器被限定为在当供给电压达到能带隙参考电压生成器操作电压电平时开始操作,并且其中所述比较器被电连接以接收来自供给电压的电力,并且其中所述比较器被限定为当供给电压达到比较器操作电压电平时开始操作,其中所述能带隙参考电压生成器操作电压电平小于所述比较器操作电压电平,从而使得能带隙参考电压生成器在比较器开始比较供给电压的划分版本和参考电压之前产生参考电压。
18.根据权利要求15所述的用于上电复位控制的系统,其中所述比较器被限定为在供给电压的划分版本至少和参考电压一样大时在比较器输出端处产生高数字状态信号,并且被限定为当供给电压的划分版本小于参考电压时在比较器输出端处产生低数字状态信号。
19.根据权利要求18所述的用于上电复位控制的系统,其中在比较器输出端处的低数字状态信号使得下拉电路将输出节点电连接到地参考电势,并且其中在比较器输出端处的高数字状态信号使得输出节点与地参考电势电隔离,因此使上拉电路能够将输出节点保持在非-复位电压电平。
20.一种用于控制电子设备的上电复位的方法,包括:
激活供给电压,由此该供给电压在一段时间内从零增加到操作电压电平;
对供给电压的当前状态进行划分以获得供给电压的当前状态的划分版本;
将供给电压的当前状态的划分版本与参考电压相比较;
当供给电压的当前状态的划分版本小于参考电压时,将输出节点电连接到地参考电势,其中所述输出节点电连接以传输上电复位控制信号,由此输出节点到地参考电势的连接将上电复位控制信号保持在复位状态;以及
当供给电压的当前状态的划分版本变得大于或等于参考电压时,将输出节点与地参考电势电隔离,由此输出节点与地参考电势的电隔离允许输出节点保持指示上电复位控制信号的非-复位状态的正电压电平。
21.根据权利要求20所述的用于控制电子设备的上电复位的方法,还包括:
将供给电压传输到能带隙参考电压生成器;以及
基于接收到的供给电压操作能带隙参考电压生成器以产生参考电压,
其中能带隙参考电压生成器是子电压能带隙参考电压生成器且当接收到的供给电压达到自起动电压电平时自起动,以及
其中所述自起动电压电平被限定以使得在将供给电压的当前状态的划分版本与参考电压比较之前,能带隙参考电压生成器进行操作以产生参考电压。
22.根据权利要求21所述的用于控制电子设备的上电复位的方法,还包括:
将供给电压传输到比较器;以及
基于接收到的供给电压操作比较器以将供给电压的当前状态的划分版本与参考电压进行比较并产生指示比较结果的比较器数字输出信号,其中在能带隙参考电压生成器被操作以产生参考电压之后,所述比较器被操作以将供给电压的当前状态的划分版本与参考电压比较,以及
其中当供给电压的当前状态的划分版本至少和参考电压一样大时,比较器产生高状态数字输出信号,且其中当供给电压的当前状态的划分版本小于参考电压时,比较器产生低状态数字输出信号。
23.根据权利要求22所述的用于控制电子设备的上电复位的方法,还包括:
根据比较器数字输出信号操作下拉电路,以当供给电压的当前状态的划分版本小于参考电压时,将输出节点电连接到地参考电势;以及
根据比较器数字输出信号操作下拉电路,以当供给电压的当前状态的划分版本大于或等于参考电压时,将输出节点与地参考电势电隔离。
24.根据权利要求20所述的用于控制电子设备的上电复位的方法,还包括:
保持输出节点和供给电压的连接,从而在当输出节点与地参考电势隔离时保持该指示上电复位控制信号的非复位态的正电压电平。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/748,345 US9515648B2 (en) | 2010-03-26 | 2010-03-26 | Apparatus and method for host power-on reset control |
US12/748,345 | 2010-03-26 | ||
PCT/US2011/030092 WO2011120016A1 (en) | 2010-03-26 | 2011-03-25 | Apparatus and method for host power-on reset control |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102907002A true CN102907002A (zh) | 2013-01-30 |
CN102907002B CN102907002B (zh) | 2015-11-25 |
Family
ID=44075763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201180025863.9A Expired - Fee Related CN102907002B (zh) | 2010-03-26 | 2011-03-25 | 用于主机上电复位控制的装置和方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9515648B2 (zh) |
EP (1) | EP2553812B1 (zh) |
KR (1) | KR101831462B1 (zh) |
CN (1) | CN102907002B (zh) |
TW (1) | TWI516902B (zh) |
WO (1) | WO2011120016A1 (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106936414A (zh) * | 2015-12-30 | 2017-07-07 | 上海贝岭股份有限公司 | 上电复位电路 |
CN107078735A (zh) * | 2014-10-24 | 2017-08-18 | 索尼半导体解决方案公司 | 上电复位电路和高频通信装置 |
CN111969987A (zh) * | 2020-08-17 | 2020-11-20 | 苏州纳芯微电子股份有限公司 | 上电复位电路 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130169255A1 (en) * | 2011-12-30 | 2013-07-04 | Tyler Daigle | Regulator power-on-reset with latch |
US8680901B2 (en) * | 2012-08-06 | 2014-03-25 | Texas Instruments Incorporated | Power on reset generation circuits in integrated circuits |
US9606563B2 (en) | 2014-04-08 | 2017-03-28 | Texas Instruments Deutschland Gmbh | Bandgap reference voltage failure detection |
US9891277B2 (en) * | 2014-09-30 | 2018-02-13 | Nxp Usa, Inc. | Secure low voltage testing |
TWI667881B (zh) * | 2019-02-12 | 2019-08-01 | 新唐科技股份有限公司 | 上電清除電路 |
CN115053200A (zh) * | 2019-12-06 | 2022-09-13 | 美国莱迪思半导体公司 | 自适应上电复位发生器系统和用于可编程逻辑设备的方法 |
US11296680B2 (en) * | 2020-02-20 | 2022-04-05 | Texas Instruments Incorporated | Methods and apparatus to implement temperature insensitive threshold detection for voltage supervisors |
US20220407506A1 (en) * | 2021-06-10 | 2022-12-22 | Microsoft Technology Licensing, Llc | Clock monitor |
US11581888B1 (en) * | 2021-12-17 | 2023-02-14 | Xilinx, Inc. | Power-on reset circuit with reduced detection time |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920182A (en) * | 1997-08-21 | 1999-07-06 | Stmicroelectronics S.A. | "Reset" type power supply voltage monitoring device |
US6507229B1 (en) * | 1999-09-24 | 2003-01-14 | Kabushiki Kaisha Toshiba | Voltage controlled delay circuit |
US6683481B1 (en) * | 2002-06-03 | 2004-01-27 | Xilinx, Inc. | Power on reset generator circuit providing hysteresis in a noisy power environment |
US20040207100A1 (en) * | 2002-07-08 | 2004-10-21 | Raminda Udaya Madurawe | Semiconductor latches and sram devices |
CN2703362Y (zh) * | 2003-10-29 | 2005-06-01 | 中兴通讯股份有限公司 | 可靠上电复位装置 |
US20050134334A1 (en) * | 2003-12-18 | 2005-06-23 | Robert Mikyska | Reset circuit |
CN101232285A (zh) * | 2007-01-24 | 2008-07-30 | 海力士半导体有限公司 | Dll电路及其控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001034366A (ja) * | 1999-07-23 | 2001-02-09 | Matsushita Electric Works Ltd | パワーオンリセット回路及びそれを用いたエラー警報出力回路 |
US20080158220A1 (en) * | 2007-01-03 | 2008-07-03 | Himax Technologies Limited | Power-on-reset circuit and method therefor |
US7863884B1 (en) * | 2008-01-09 | 2011-01-04 | Intersil Americas Inc. | Sub-volt bandgap voltage reference with buffered CTAT bias |
-
2010
- 2010-03-26 US US12/748,345 patent/US9515648B2/en active Active
-
2011
- 2011-03-25 CN CN201180025863.9A patent/CN102907002B/zh not_active Expired - Fee Related
- 2011-03-25 KR KR1020127027367A patent/KR101831462B1/ko active IP Right Grant
- 2011-03-25 EP EP11713135.9A patent/EP2553812B1/en not_active Not-in-force
- 2011-03-25 WO PCT/US2011/030092 patent/WO2011120016A1/en active Application Filing
- 2011-03-28 TW TW100110704A patent/TWI516902B/zh not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920182A (en) * | 1997-08-21 | 1999-07-06 | Stmicroelectronics S.A. | "Reset" type power supply voltage monitoring device |
US6507229B1 (en) * | 1999-09-24 | 2003-01-14 | Kabushiki Kaisha Toshiba | Voltage controlled delay circuit |
US6683481B1 (en) * | 2002-06-03 | 2004-01-27 | Xilinx, Inc. | Power on reset generator circuit providing hysteresis in a noisy power environment |
US20040207100A1 (en) * | 2002-07-08 | 2004-10-21 | Raminda Udaya Madurawe | Semiconductor latches and sram devices |
CN2703362Y (zh) * | 2003-10-29 | 2005-06-01 | 中兴通讯股份有限公司 | 可靠上电复位装置 |
US20050134334A1 (en) * | 2003-12-18 | 2005-06-23 | Robert Mikyska | Reset circuit |
CN101232285A (zh) * | 2007-01-24 | 2008-07-30 | 海力士半导体有限公司 | Dll电路及其控制方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107078735A (zh) * | 2014-10-24 | 2017-08-18 | 索尼半导体解决方案公司 | 上电复位电路和高频通信装置 |
CN106936414A (zh) * | 2015-12-30 | 2017-07-07 | 上海贝岭股份有限公司 | 上电复位电路 |
CN111969987A (zh) * | 2020-08-17 | 2020-11-20 | 苏州纳芯微电子股份有限公司 | 上电复位电路 |
Also Published As
Publication number | Publication date |
---|---|
TWI516902B (zh) | 2016-01-11 |
US9515648B2 (en) | 2016-12-06 |
EP2553812B1 (en) | 2016-01-20 |
US20110234268A1 (en) | 2011-09-29 |
WO2011120016A1 (en) | 2011-09-29 |
KR20130062911A (ko) | 2013-06-13 |
EP2553812A1 (en) | 2013-02-06 |
KR101831462B1 (ko) | 2018-02-22 |
TW201205256A (en) | 2012-02-01 |
CN102907002B (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102907002B (zh) | 用于主机上电复位控制的装置和方法 | |
US7212059B2 (en) | Level shift circuit | |
CN101373199B (zh) | 形成esd检测器的方法及其结构 | |
US6914462B2 (en) | Power-on reset circuit and method | |
US8643358B2 (en) | Oscillator | |
CN102891670B (zh) | 一种上电复位电路 | |
US10147678B2 (en) | Trimming device | |
CN112444732A (zh) | 一种芯片老化状态监测电路、方法、芯片及服务器 | |
CN106921371B (zh) | 低功耗上电复位电路 | |
KR100706829B1 (ko) | 반도체 메모리의 파워 업 신호 생성장치 및 방법 | |
US9436247B2 (en) | Rack server system | |
US20110012651A1 (en) | Power-on reset circuit, module including same, and electronic device including same | |
Guran et al. | SPICE Implementation of Digital Counters for Battery Management Systems Used in Energy Storage Systems | |
US7262646B2 (en) | Power-on reset circuit | |
WO2009145872A1 (en) | Voltage boost circuit without device overstress | |
CN110120805B (zh) | 逻辑功能块、逻辑电路、集成电路及电子装置 | |
CN102468839B (zh) | 应用在集成电路实现多功能脚位的电路及方法 | |
CN109428479A (zh) | 电源就绪指示器电路 | |
JP2001339285A (ja) | パワーオフ検出回路 | |
CN219372408U (zh) | 一种上电复位电路和集成电路 | |
CN110071710B (zh) | 用于保持逻辑块中的数据的电源门控电路 | |
CN217563319U (zh) | 主板电路及电路系统 | |
CN109921782B (zh) | 电压两线通信接口电路 | |
CN115857648A (zh) | 电源上电复位系统 | |
CN114945888A (zh) | 时钟信号发生器、片内时钟系统及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C56 | Change in the name or address of the patentee | ||
CP01 | Change in the name or title of a patent holder |
Address after: texas Patentee after: DELPHI INT OPERATIONS LUX SRL Address before: texas Patentee before: Sandisk Corp. |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151125 Termination date: 20200325 |