CN109921782B

CN109921782B - 电压两线通信接口电路

Info

Publication number: CN109921782B
Application number: CN201910172850.2A
Authority: CN
Inventors: 谢芳
Original assignee: Shanghai Sensylink Microelectronics Co ltd
Current assignee: Shanghai Sensylink Microelectronics Co ltd
Priority date: 2019-03-07
Filing date: 2019-03-07
Publication date: 2023-02-17
Anticipated expiration: 2039-03-07
Also published as: CN109921782A

Abstract

本发明电压两线通信接口电路，包括：二极管D的正极与电压DQ电连接，二极管D的负极与控制芯片电源VP电连接；维持电容C1的正极与控制芯片电源VP电连接，维持电容C1的负极接地；强导通开关S3的一端与二极管D的正极电连接，强导通开关S3的另一端与二极管D的负极电连接；控制组件的输入端与电压DQ电连接，控制组件的输出端与强导通开关S3电连接；维持开关S4的一端与二极管D的正极电连接，维持开关S4的另一端与二极管D的负极电连接，维持开关S4与控制组件电连接；回滞反相器I7的输入端与电压DQ电连接，回滞反相器I7的输出端与控制芯片电连接。本发明的有益效果如下：可以实现通信电压只需要比芯片内部电压高百毫伏左右的更低的通信电压。

Description

电压两线通信接口电路

技术领域

本发明涉及一种集成电路，特别是一种电压两线通信接口电路。

背景技术

在很多的电路系统中，希望能够实现长距离的有线通信，同时期望多颗Slave芯片能够并联在一根总线上再接到MCUMaster上进行通信。为了节省通信系统的复杂度和节省成本，希望只有2根线就能实现通信并驱使slave芯片进行工作，也就是一根地线，一根数据线，连电源线也省略而由数据线复用。DallasSemiconductor公司在上世纪九十年代提出了一种One-Wire的通信协议实现了上述系统的要求。在专利US6239732B1中，提到了两线通信协议的实现方法。

DallasSemiconductor公司发明的传统电路方法由于通过二极管作为单向供电的器件，当数据PINDQ为高时，单向二极管导通给芯片内部的电容供电，当数据PINDQ为低时，单向二极管截止，芯片内部由储存在内部的电容上的电荷供电。由于采用单向二极管供电内部电路，所以需要DQPIN的电压高于芯片内部电源电压一个二极管压降，导致DQ不能在低电压下工作。

两线通信DQ波形图如图1所示，两线通信施加在DQ引脚上的电压波形。通信包括由MCU主芯片发送的Reset低电平，由本发明电路所在的Slave芯片回复的Response低电平，以及由MCU Master芯片发送的宽的代表0的低电平和窄的代表1的低电平，和Slave回复的宽的代表0的低电平和窄的代表1的低电平，另外还有Slave芯片进行功能工作时DQ引脚的高电平。在Bit和Bit之间有一个DQ为高的间隙时间，这个间隙时间可短至1uS，可长至无限时间。

现有技术两线通信接口电路模块如图2，当DQ波形为高时，二极管D2导通，电流由DQ流向VP给存储电容C1充电。在给C1充电完成后且当Bit和Bit之间DQ为高的间隙时间更长的情况下，由二极管D2的导通电流继续维持芯片内部的消耗电流，此时VP的电压不再增长，为DQ电压减去一个二极管导通压降大约0.7V。当DQ波形为低时，二极管D2快速关断，存储在C1上的电荷无法通过二极管流失，此时芯片内部进行通信的计时器以及POR电路由电容C1上的电荷给以维持。开关S10是强导通的开关，当Slave芯片需要进行功能工作时，通常此时的芯片消耗电流比较大，内部存储电容C1难以维持这么大电流的消耗，所以通信协议定义在功能工作时DQ必须很快维持在高电位，此时为了内部功能能更好工作(比如做转换和测量功能等等)，希望内部VP能在较高的电位，此时芯片的逻辑功能部分通过STRONG信号打开S10，这样VP直接通过S10接到DQ的高电位上而不需要通过二极管D2。

强导通开关S10虽然能提供更高的电压给VP。但是这个开关必须在DQ引脚变回低之前关断，否则，在DQ下降的很短时间之内，C1上存储的电荷将通过S10泄漏掉，导致芯片重启而不能继续通信。

另外I2是数字接口回滞反相器，通过I2对DQ波形进行滤波整形后为DQN输入到芯片内部数字电路成为芯片输入逻辑信号。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种解决上述技术问题的电压两线通信接口电路。

为解决上述技术问题，本发明电压两线通信接口电路，包括：

二极管D，所述二极管D的正极与电压DQ电连接，所述二极管D的负极与控制芯片电源VP电连接；

维持电容C1，所述维持电容C1的正极与所述控制芯片电源VP电连接，所述维持电容C1的负极接地；

强导通开关S3，所述强导通开关S3的一端与所述二极管D的正极电连接，所述强导通开关S3的另一端与所述二极管D的负极电连接；

控制组件，所述控制组件的输入端与所述电压DQ电连接，所述控制组件的输出端与所述强导通开关S3电连接；

维持开关S4，所述维持开关S4的一端与所述二极管D的正极电连接，所述维持开关S4的另一端与所述二极管D的负极电连接，所述维持开关S4与所述控制组件电连接；

回滞反相器I7，所述回滞反相器I7的输入端与所述电压DQ电连接，所述回滞反相器I7的输出端与所述控制芯片电连接。

优选地，所述控制组件包括：

回滞反相器I1，所述回滞反相器的I1的输入端与所述电压DQ电连接，所述回滞反相器的I1的输出端与所述维持开关S4电连接；

上升沿脉冲产生模块，所述上升沿脉冲产生模块的输入端与所述回滞反相器I1的输出端电连接；

组合逻辑门I6，所述组合逻辑门I6的第一输入端与所述上升沿脉冲产生模块的输出端电连接，所述组合逻辑门I6的第二输入端与所述控制芯片的控制信号STRONG连接，所述组合逻辑门I6的输出端与所述强导通开关S3电连接。

优选地，所述上升沿脉冲产生模块包括：

依次连接的反相器I2、反相器I3及反相器I4，所述反相器I2的输入端与所述回滞反相器I1的输出端电连接；

或非门I5，所述或非门I5第一输入端与所述反相器I4的输出端电连接，所述或非门I5第二输入端与所述回滞反相器I1的输出端电连接；

延时电容C2，所述延时电容C2的一端与所述反相器I3的输出端电连接，所述延时电容C2的另一端接地。

优选地，所述维持开关S4包括：

MOS管M1，所述MOS管M1的源极与所述电压DQ电连接，所述MOS管M1的栅极与所述回滞反相器I1的输出端电连接；

MOS管M2，所述MOS管M2的漏极与所述MOS管M1的漏极电连接，所述MOS管M2的栅极与所述回滞反相器I1的输出端电连接，所述MOS管M2的源极与所述控制芯片电源VP电连接。

优选地，在所述MOS管M1的源极与所述电压DQ之间连接有电阻R。

优选地，所述MOS管M1及所述MOS管M2为PMOS管。

优选地，所述强导通开关S3包括：

MOS管M3，所述MOS管M3的源极与所述电压DQ电连接，所述MOS管M1的栅极与所述组合逻辑门I6的输出端电连接；

MOS管M4，所述MOS管M4的漏极与所述MOS管M3的漏极电连接，所述MOS管M4的栅极与所述组合逻辑门I6的输出端电连接，所述MOS管M4的源极与所述控制芯片电源VP电连接。

优选地，所述MOS管M3及所述MOS管M4为PMOS管。

优选地，所述回滞反相器I7为数字接口回滞反相器。

优选地，所述回滞反相器I1为高电平检测器。

与现有技术相比，本发明的有益效果如下：通过增加一个脉冲快速给芯片内部存储电容充电通道以及增加一路高阻维持通路，可以实现通信电压只需要比芯片内部电压高百毫伏左右的更低的通信电压。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征目的和优点将会变得更明显。

图1为两线通信DQ波形图；

图2为现有技术两线通信接口电路模块图；

图3为本发明两线通信接口电路模块图；

图4为本发明两线通信接口电路图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

本发明两线通信接口电路模块如图3所示，本发明在传统的电路结构上通过增加一个上升脉冲强导通充电过程和高阻维持通路，可以使得在通信的过程中，VP的电压比DQ的高电平电压压差更小，从而减小了DQ通信时所需要的电压，实现了低电压两线通信。I1是一个回滞反相器，检测引脚DQ的电平高低，而I7是数字接口回滞反相器，这2个回滞反相器的翻转阈值不一样，I1的翻转阈值尽量设计得高可以使得DQ变低时从维持开关S4流向DQ引脚损失的电荷更少，而I7是数字接口回滞反相器是以更好的抗干扰目标进行设计。I1的输出控制维持开关S4，当DQ电压变高，则打开维持开关S4，使得芯片内部消耗电流由开关S4维持而不是二极管D维持，由开关S4进行维持，可以减小DQ和VP的压降，当DQ为低时，维持开关S4断开以减小对维持电容C1上的电荷消耗。仅有维持开关不足以在DQ为低一段时间后对C1上电荷大量消耗后进行补充，通过复用工作强导通开关S3短时间脉冲式打开，就可以很快将C1上前期消耗的电荷得到充电补充。但这个补充脉冲必须在DQ下一次下降之前关闭，否则C1上的存储电荷将通过强导通开关S3流失，所以开关脉冲的宽度必须小于DQ引脚Bit和Bit之间的最小为高时隙宽度。图3中的DQ上升沿脉冲产生模块，当DQ上升为较高值，上升沿脉冲产生模块产生一个短暂的脉冲通过I6打开强开关S3为C1电容补充电荷，提高电压。

由于S3是芯片功能工作强导通开关，同时又是本发明的脉冲电荷补充开关，所以芯片内部控制信号STRONG和上升沿脉冲产生模块的输出脉冲通过组合逻辑门I6共同控制S3的开通与关断。

I7为对DQ波形进行滤波整形的回滞反相器。在本发明中，C1电荷维持与补充都不通过二极管D，所以二极管D也可以省略。

本发明两线通信接口电路如图4所示，图4是图3的进一步具体实现电路，通过漏端相接的PMOS管M1和M2实现图3中维持开关S4，利用2个PMOS管串联实现S4开关是因为DQ和VP的电压的高低并不确定，为了消除寄生二极管导通。另外，通过PMOS管M3和PMOS管M4实现图3强导通开关S3，2个PMOS管串联实现S3开关也是因为DQ和VP的电压的高低并不确定，为了消除寄生二极管导通。为了M1和M2的串联开关在DQ变低时不会消耗过多的储存电容C1上的电荷，要求串联开关的阻值足够大，可以通过串联电阻R的办法来增大该阻值，同时也起到限制ESD电流的作用，其他方法将该总串联阻值增大到一定的值也是可以。C1是芯片内部电荷维持电容，接芯片内部电源VP。二极管D省略也可以，和图3中的D一样。回滞反相器I1为DQ高电平检测器，输出直接控制M1和M2的栅极。三个反相器I2，I3，I4首尾相接，通过电容C2的充放电延时，以及或非门I5共同实现脉冲产生器，产生DQ上升沿脉冲。或非门I6将I5的输出脉冲以及芯片内的控制逻辑STRONG组合共同控制M3和M4的栅极。I7为对DQ波形进行滤波整形的回滞反相器，输出的DQN输出到芯片内部数字电路进行逻辑控制与运算。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。

Claims

1.一种电压两线通信接口电路，其特征在于，包括：

回滞反相器I7，所述回滞反相器I7的输入端与所述电压DQ电连接，所述回滞反相器I7的输出端与所述控制芯片电连接；

回滞反相器I1，所述回滞反相器I1的输入端与所述电压DQ电连接，所述回滞反相器I1的输出端与所述维持开关S4电连接；

组合逻辑门I6，所述组合逻辑门I6的第一输入端与所述上升沿脉冲产生模块的输出端电连接，所述组合逻辑门I6的第二输入端与所述控制芯片的控制信号STRONG连接，所述组合逻辑门I6的输出端与所述强导通开关S3电连接；

所述上升沿脉冲产生模块包括：

延时电容C2，所述延时电容C2的一端与所述反相器I3的输出端电连接，所述延时电容C2的另一端接地；

当DQ电压变高，则打开维持开关S4，当DQ为低时，维持开关S4断开以减小对维持电容C1上的电荷消耗，仅有维持开关不足以在DQ为低一段时间后对C1上电荷大量消耗后进行补充，通过复用工作强导通开关S3短时间脉冲式打开，就可以很快将C1上前期消耗的电荷得到充电补充，补充脉冲必须在DQ下一次下降之前关闭，当DQ上升为较高值，上升沿脉冲产生模块产生一个短暂的脉冲通过I6打开强开关S3为C1电容补充电荷，提高电压。

2.根据权利要求1所述的电压两线通信接口电路，其特征在于，所述维持开关S4包括：

3.根据权利要求2所述的电压两线通信接口电路，其特征在于，在所述MOS管M1的源极与所述电压DQ之间连接有电阻R。

4.根据权利要求2所述的电压两线通信接口电路，其特征在于，所述MOS管M1及所述MOS管M2为PMOS管。

5.根据权利要求1所述的电压两线通信接口电路，其特征在于，所述强导通开关S3包括：

MOS管M3，所述MOS管M3的源极与所述电压DQ电连接，所述MOS管M3的栅极与所述组合逻辑门I6的输出端电连接；

6.根据权利要求5所述的电压两线通信接口电路，其特征在于，所述MOS管M3及所述MOS管M4为PMOS管。

7.根据权利要求1所述的电压两线通信接口电路，其特征在于，所述回滞反相器I7为数字接口回滞反相器。

8.根据权利要求1所述的电压两线通信接口电路，其特征在于，所述回滞反相器I1为高电平检测器。