CN202565240U - 上电复位设备和上电复位电路 - Google Patents
上电复位设备和上电复位电路 Download PDFInfo
- Publication number
- CN202565240U CN202565240U CN2011204661749U CN201120466174U CN202565240U CN 202565240 U CN202565240 U CN 202565240U CN 2011204661749 U CN2011204661749 U CN 2011204661749U CN 201120466174 U CN201120466174 U CN 201120466174U CN 202565240 U CN202565240 U CN 202565240U
- Authority
- CN
- China
- Prior art keywords
- receive
- inverter
- delay block
- output
- sluggish
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 230000004044 response Effects 0.000 claims abstract description 10
- 239000003990 capacitor Substances 0.000 claims description 25
- 230000000630 rising effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 description 7
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 description 4
- 230000008676 import Effects 0.000 description 3
- 230000002401 inhibitory effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000979 retarding effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
Abstract
本实用新型提供了一种上电复位设备和上电复位电路。除了其他方面，本申请还讨论了利用使能电路提供上电复位功能的设备。在一个实例中，设备可包括配置成接收电源电压的电源输入、配置成接收使能信号的使能输入、以及配置成利用使能信号控制使能输出的逆变网络。所述逆变网络可包括延迟元件，所述延迟元件被配置成响应于所述电源电压的上升转换延迟使能输出的第一转换。
Description
技术领域
本申请涉及电子电路，更具体地涉及上电复位电路。
背景技术
专用上电复位(POR，Power-On Reset)电路可用于禁止装置电路，直到装置电源达到足以给装置通电的电平。但是，专用上电复位电路会占用宝贵的可分配给电路以增强用户体验的芯片区域(Die Area)。
实用新型内容
本实用新型要解决的技术问题是提供一种上电复位设备和上电复位电路，通过在单一电路中提供多种功能来节省芯片区域和潜在的耗能。
除了其他方面，本申请还讨论了利用使能电路提供上电复位功能的设备。在一个实例中，设备可包括配置成接收电源电压的电源输入、配置成接收使能信号的使能输入、以及配置成利用使能信号控制使能输出的逆变网络(Inversion Network)。所述逆变网络可包括延迟块，所述延迟块被配置成响应于所述电源电压的上升转换来延迟使能输出的第一转换。
在一个实例中，一种上电复位电路可包括：
配置成接收电源电压的电源输入；
配置成接收使能信号的使能输入；以及
配置成利用使能信号控制使能输出的逆变网络，其中，所述逆变网络包括：
延迟块，所述延迟块被配置成响应于电源电压的上升转换延迟使能输出的第一转换，其中，所述延迟块包括电阻电容网络；
配置成接收所述使能信号的第一逆变器；
配置成接收所述第一逆变器的输出并提供输出给所述延迟块的第二逆 变器；
配置成接收所述延迟块的输出并提供迟滞输出信号的迟滞比较器；以及
配置成接收所述迟滞输出信号并提供所述使能输出的第三逆变器。
本实用新型使用诸如使能电路之类的现有电路元件来提供上电复位功能，从而提供了专用上电复位电路的替代选择，通过在单一电路中提供多种功能来节省芯片区域和潜在的耗能。
该部分意在概述本专利申请的主题，而非专门或详细解释本实用新型。下面的具体实施方式将提供关于本专利申请的进一步的信息。
附图说明
在不需要按比例绘制的附图中，相似的数字可描述不同视图中的相似元件。具有不同字母后缀的相似数字可表示相似元件的不同情况。附图通常通过实例的方式而非通过限制的方式阐述本申请中所讨论的各种实施例。
图1大体示出了上电复位(POR)电路实例；
图2大体示出了上电复位电路的上电时序实例；
图3大体示出了使能电路的上电时序实例；
图4大体示出了迟滞比较器的迟滞实例。
具体实施方式
当电源电压上升到工作电压时，传统的上电复位电路可用于禁止装置电路。传统的上电复位电路可用于确保电路逻辑在已知状态下开始工作。除了其他方面，本发明人已经认识到使用诸如使能电路之类的现有电路元件提供上电复位功能的系统和方法。改良的系统和方法可提供专用上电复位电路的替代选择，通过在单一电路中提供多种功能来节省芯片区域和潜在的耗能。
在一个实例中，使用延迟块和逆变器可将上电复位功能添加到使能电路中，从而允许内部使能信号提供上电复位信号。在某些实例中，此文中所公开的上 电复位电路可包括战略上放置于逆变链(Inversion Chain)内的电阻电容(RC，Resistor-Capacitor)延迟块，以允许当电源电压从零上升到稳态值时依然禁用连接到上电复位电路的输出的电路。当放置成与使能/禁止逻辑路径一致时，这样，当禁止上电复位电路时电容器放电，逆变网络的延迟块可控制连接到内部使能信号的电路的起始状态。在一个实例中，由于当电源电压通电时延迟块的电容器可充电，所以逆变网络可维持内部使能信号的状态，以至于可依然禁止响应内部使能信号的电路。
在某些实例中，逆变器链可包括迟滞元件，比如在电阻电容延迟块之后插入具有宽迟滞的迟滞比较器或逆变器。迟滞逆变器的布置可配置成增大电容器所使用的芯片区域的效率。在电阻电容延迟块之后设置迟滞逆变器可确保在输出迟滞逆变器转换之前，将电容器充电到第一阈值，或者将电容器放电到第二较低阈值(Lower Threshold)。电阻电容延迟块和迟滞逆变器的这种设置可导致使用更少的电容器来产生充分的延迟并且在内部使能输出的转换过程中使用更少的电流。
图1大体示出了配置成提供使能输出和上电复位功能的上电复位电路100的实例。上电复位电路100可包括用于接收电源电压(VDD)的电源输入107、接收使能信号的输入101、延迟块102(比如包括电阻电容(RC)网络)、迟滞比较器103以及输出104；其中，迟滞比较器103例如为具有迟滞环(Hysteresis Band)的逆变器。在一些实例中，在延迟块102之前可设置一个或多个输入逆变器105(比如取决于所期望的延迟、所期望的输出信号等等)。在一个实例中，可将一个或多个输出逆变器106设置在迟滞比较器103的输出和上电复位电路100的输出104之间。
在某些实例中，可将输入101配置成接收使能信号(EN)，并且可将输出104配置成将内部使能信号(EN_INT)提供给连接到上电复位电路100的电路。在某些实例中，将设置在迟滞块102之前的输入逆变器105的数量配置成使得当禁止上电复位电路100时，电阻电容网络的电容器(C)的电容电压(VA)可为零伏特。
在图1所示的电路中，当输入101处于低逻辑电平时，可将输出104配置成禁止连接到输出104的电路。当输入101处于低逻辑电平时，可将电容器(C)放电至零伏特。一旦通电，电源电压(VDD)可从零伏特上升并且电容器(C)可充电。在电容器(C)充电到第一阈值之后，迟滞逆变器103的输出可转换。选择第一阈值(例如，由迟滞比较器103的迟滞所确定)使电源电压高到足以使至少连接到迟滞比较器103的输出的电路通电。在一个实例中，通过延迟块102的电容器(C)的充电造成的延迟，在电源上电期间，可依然禁止连接到迟滞比较器103的输出的电路。延迟块102的延迟可允许电源达到这样的电压状态：在启动其余的电路之前，该电压状态足以给连接到上电复位电路100的剩下的电路通电。
在一个实例中，集成电路(IC)可包括一个或多个输入逆变器105、迟滞比较器103和一个或多个输出逆变器106。在某些实例中，集成电路可包括至少一部分迟滞块102。
图2大体示出了上电复位电路(比如图1中的上电复位电路100)的上电时序实例，上电时序包括电源电压(VDD)201、输出信号202(比如图1的内部使能信号(EN_INT))以及电压信号(VA)203(比如图1的电阻电容网络的电容器(C)上的电压)。
在一个实例中，上电复位电路的输入处接收的使能信号(EN)在整个上电时序中可保持在低逻辑电平处，这表示可依然禁止接收输出信号202的电路。当电源电压(VDD)201上升时，电阻电容块的电容器(C)上的电压信号(VA)203可基本上保持放电，并且输出信号202不超过高逻辑阈值(High Logic Threshold)。在所示的实例中，当电源电压(VDD)201开始从零伏特增大时，电压信号(VA)203和输出信号202可上升。但是，输出信号202和电压信号203的峰值可依然明显低于用于电压信号(VA)203的迟滞比较器(比如迟滞逆变器)的上阈值(Upper Threshold)并明显低于用于输出信号202的高逻辑电平。
图3大体示出了电源电压(VDD)301上升的过程中使能信号304从低逻辑 电平转换到高逻辑时使能电路的上电时序实例。图3示出了电源电压301、使能电路的输出信号302、使能电路的电阻电容网络的电容电压(VA)303、以及使能电路的输入处接收的使能信号304。当电源电压301上升时，电容电压信号303和输出信号302可发生轻微的扰动，但是该扰动不足以启动接收输出信号302的电路。当使能信号304从低逻辑电平转换成高逻辑电平时，使能电路的延迟块的电容器开始充电，并且电容电压303开始增大。
当电容电压303增大时，电源电压301可达到足以维持使能电路以及其他电路的元件的操作，其中，所述其他电路被配置成接收使能电路的输出信号302。当电容电压303达到迟滞比较器的上阈值时，使能电路的输出信号302可转换到高逻辑电平并且启动配置成接收输出信号302的适当通电的电路。在一个实例中，当电源电压信号301上升到稳态电平时，输出信号302可跟踪上升的电源电压信号301。在一个实例中，选择足够高的迟滞比较器的上迟滞电平，以确保在使能电路的输出信号302从低逻辑电平转换到高逻辑电平之前，达到所需的电源电压301从而使与使能电路相关联的电子设备适当通电。
在一个实例中，响应于从高逻辑电平转换到低逻辑电平的使能信号304，当电容电压303放电超过迟滞比较器的低迟滞阈值时，输出信号302可从高逻辑电平转换到低逻辑电平。在一个实例中，可使用与非门(NAND gate)代替诸如图1中的输出逆变器106之类的一个或多个逆变器，来减少使能信号304从高到低的转换和输出信号302从高到低的转换之间的转换延迟。在这种实例中，与非门的第一输入可接收迟滞比较器的输出，与非门的第二输入可接收使能信号304，并且与非门的输出可提供输出信号302。
图4大体示出了迟滞比较器(比如图1的迟滞比较器103)的迟滞实例，包括相对于电阻电容网络(比如图1所示的电阻电容网络)的电容电压(VA)403的迟滞逆变器实例的输出信号406。当上升的电容电压VA 403为大约2.5伏特时(例如，该值取决于迟滞阈值)迟滞逆变器的输出信号406可从低逻辑电平转换到高逻辑电平。相似地，当降低的电容电压403为大约0.5伏特时(该值取决于迟滞阈值)迟滞逆变器的输出信号406可从高逻辑电平转换到低逻辑 电平。在所阐述的实例中，逆变器可包括大约2伏特的迟滞。需要理解的是在不背离现有主题的范围时也可能为其他的迟滞值。
补充注释和实例
在实例1中，设备可包括配置成接收电源电压的电源输入，配置成接收使能信号的使能输入，和配置成利用使能信号控制使能输出的逆变网络。该逆变网络可包括延迟块，该延迟块被配置成响应于电源电压的上升转换延迟使能输出的第一转换。
在实例2中，实例1的延迟块可选地包括电容器；以及可选地该延迟块被配置成利用该电容器延迟使能输出的第一转换。
在实例3中，实例1-2中任一个或多个实例的延迟块可选地包括电阻电容电路，以及可选地实例1-2中任一个或多个实例的延迟块被配置成利用该电阻电容电路延迟使能输出的第一转换。
在实例4中，实例1-3中任一个或多个实例的逆变网络可选地包括配置成接收使能信号的第一逆变器、以及配置成接收第一逆变器的输出并提供输出给延迟块的第二逆变器。
在实例5中，实例1-4中任一个或多个实例的逆变网络可选地包括迟滞比较器，该迟滞比较器被配置成接收延迟块的输出并提供迟滞输出信号。
在实例6中，实例1-5中任一个或多个实例的迟滞比较器可选地包括迟滞逆变器。
在实例7中，实例1-6中任一个或多个实例的逆变网络可选地包括配置成接收迟滞输出信号并提供使能输出的第三逆变器。
在实例8中，实例1-7中任一个或多个实例的逆变网络可选地包括配置成接收延迟块的输出并提供迟滞输出信号的迟滞比较器。
在实例9中，实例1-8中任一个或多个实例的迟滞比较器可选地包括迟滞逆变器。
在实例10中，实例1-9中任一个或多个实例的逆变网络可选地包括配置成接收使能信号的第一逆变器、以及配置成接收第一逆变器的输出并提供输出给 延迟块的第二逆变器。
在实例11中，方法可包括接收电源电压，接收使能信号，利用逆变网络和使能信号控制使能输出，以及响应于电源电压的上升转换利用延迟块延迟使能输出的第一转换。
在实例12中，实例1-11中任一个或多个实例的延迟第一转换可选地包括延迟使能输出的转换直到在电源电压的上升转换达到配置的使电路通电的电平后；其中，所述电路被配置成接收使能输出。
在实例13中，实例1-12中任一个或多个实例的方法可选地包括响应于使能输入的转换来延迟使能输出的第二转换。
在实例14中，实例1-13中任一个或多个实例的提供使能信号可选地包括在第一阈值处将使能输出从第一状态转换成第二状态，以及在第二阈值处将使能输出从第二状态转换成第一状态，其中第二阈值不同于第一阈值。
在实例15中，实例1-14中任一个或多个实例的延迟第一转换可选地包括利用使能信号为电容器充电。
在实例16中，实例1-15中任一个或多个实例的延迟第一转换可选地包括利用使能信号为电容器放电。
在实例17中，上电复位电路可包括配置成接收电源电压的电源输入、配置成接收使能信号的使能输入、以及配置成利用使能信号控制使能输出的逆变网络。该逆变网络可包括延迟块，所述延迟块被配置成响应于电源电压的上升转换延迟使能输出的第一转换，其中，该延迟块包括电阻电容网络、配置成接收使能信号的第一逆变器、配置成接收第一逆变器的输出并提供输出给延迟块的第二逆变器、配置成接收延迟块的输出并提供迟滞输出信号的迟滞比较器、以及配置成接收迟滞输出信号并提供使能输出的第三逆变器。
实例18可包括实例1-17中任一个或多个实例的任何部分或者任何部分的组合，或者可选地与实例1-17中任一个或多个实例的任何部分或者任何部分的组合相结合，以包括这样的主题：该主题可包含用于实施实例1-17中的任一个或多个功能的装置、或者机器可读介质，该机器可读介质包含用机器实施时促 使该机器实施实例1-17中的任一个或多个功能的指令。
上面的具体实施方式包括参照附图的说明，附图也是所述具体实施方式的一部分。附图以图解的方式显示了可应用本实用新型的具体实施例。这些实施例在本文中被称作“实例”。本文所涉及的所有出版物、专利及专利文件全部以引用的方式并入此文中，尽管它们是以引用的方式分别并入的。如果本文与通过引用并入的参考文件之间存在用途差异，则将参考文件的用途视作本实用新型的用途的补充；若两者之间存在不可调和的差异，则以本实用新型的用途为准。
在本文中，与专利文件通常使用的一样，术语“一”或“某一”表示包括一个或多个，但其他情况或使用“至少一个”或“一个或多个”的情况除外。在本文中，除非另外指明，否则使用术语“或”指无排他性的或者，使得“A或B”包括：“A但不是B”、“B但不是A”以及“A和B”。在所附权利要求中，术语“包含”和“在其中”等同于各个术语“包括”和“其中”的通俗英语。同样，在下面的权利要求中，术语“包含”和“包括”是开放性的，即，系统、装置、物品或步骤包括除了权利要求中这种术语之后所列出的那些元件以外的部件的，依然视为落在该条权利要求的范围之内。而且，在下面的权利要求中，术语“第一”、“第二”和“第三”等仅仅用作标签，并非对对象有数字要求。
上面的描述用于说明，而非限制。例如，在其他实例中，上述实例(或上述实例的一个或多个方面)可彼此结合使用。例如，参照上述描述时本领域的普通技术人员可使用其他的实施例。遵照37C.F.R.§1.72(b)的规定提供的摘要允许读者快速确定本技术公开的性质。提交本摘要时要理解的是该摘要不用于解释或限制权利要求的范围或意义。同样，在上面的具体实施方式中，各种特征可归类成将本公开合理化。这不应理解成未要求的公开特征对任何权利要求必不可少。相反，本实用新型的主题所在的特征可少于特定公开的实施例的所有特征。因此，下面的权利要求据此并入具体实施方式中，每个权利要求均作为一个单独的实施例。应参看所附的权利要求，以及这些权利要求所享有的等同物的所有范围，来确定本实用新型的范围。
Claims (13)
1.一种上电复位设备，其特征在于，包括：
配置成接收电源电压的电源输入；
配置成接收使能信号的使能输入；
配置成利用使能信号控制使能输出的逆变网络，其中，所述逆变网络包括：
配置成响应于电源电压的上升转换延迟使能输出的第一转换的延迟块。
2.根据权利要求1所述的上电复位设备，其中，所述延迟块包括电容器；以及
其中，所述延迟块为配置成利用所述电容器延迟使能输出的第一转换的延迟块。
3.根据权利要求2所述的上电复位设备，其中，所述延迟块包括电阻电容电路；以及
其中，所述延迟块为配置成利用所述电阻电容电路延迟使能输出的第一转换的延迟块。
4.根据权利要求3所述的上电复位设备，其中，所述逆变网络包括：
配置成接收使能信号的第一逆变器；以及
配置成接收所述第一逆变器的输出并提供输出给所述延迟块的第二逆变器。
5.根据权利要求4所述的上电复位设备，其中，所述逆变网络包括配置成接收延迟块的输出并提供迟滞输出信号的迟滞比较器。
6.根据权利要求5所述的上电复位设备，其中，所述迟滞比较器包括迟滞逆变器。
7.根据权利要求6所述的上电复位设备，其中，所述逆变网络包括配置成接收所述迟滞输出信号并提供使能输出的第三逆变器。
8.根据权利要求1或2所述的上电复位设备，其中，所述逆变网络包括配 置成接收延迟块的输出并提供迟滞输出信号的迟滞比较器。
9.根据权利要求8所述的上电复位设备，其中，所述迟滞比较器包括迟滞逆变器。
10.根据权利要求9所述的上电复位设备，其中，所述逆变网络包括：
配置成接收使能信号的第一逆变器；以及
配置成接收第一逆变器的输出并提供输出给延迟块的第二逆变器。
11.根据权利要求3所述的上电复位设备，其中，所述逆变网络包括配置成接收延迟块的输出并提供迟滞输出信号的迟滞比较器。
12.根据权利要求11所述的上电复位设备，其中，所述迟滞比较器包括迟滞逆变器。
13.一种上电复位电路，其特征在于，包括：
配置成接收电源电压的电源输入；
配置成接收使能信号的使能输入；以及
配置成利用使能信号控制使能输出的逆变网络，其中，所述逆变网络包括：
配置成响应于电源电压的上升转换延迟使能输出的第一转换的延迟块，其中，所述延迟块包括电阻电容网络；
配置成接收所述使能信号的第一逆变器；
配置成接收所述第一逆变器的输出并提供输出给所述延迟块的第二逆变器；
配置成接收所述延迟块的输出并提供迟滞输出信号的迟滞比较器；以及
配置成接收所述迟滞输出信号并提供所述使能输出的第三逆变器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US41623210P | 2010-11-22 | 2010-11-22 | |
| US61/416,232 | 2010-11-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN202565240U true CN202565240U (zh) | 2012-11-28 |
Family
ID=46063787
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011204661749U Expired - Fee Related CN202565240U (zh) | 2010-11-22 | 2011-11-22 | 上电复位设备和上电复位电路 |
| CN2011103740339A Pending CN102480283A (zh) | 2010-11-22 | 2011-11-22 | 上电复位 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103740339A Pending CN102480283A (zh) | 2010-11-22 | 2011-11-22 | 上电复位 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20120126864A1 (zh) |
| KR (1) | KR20120055469A (zh) |
| CN (2) | CN202565240U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102480283A (zh) * | 2010-11-22 | 2012-05-30 | 快捷半导体(苏州)有限公司 | 上电复位 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5979162B2 (ja) * | 2014-01-16 | 2016-08-24 | 株式会社村田製作所 | パワーオンリセット回路 |
| US10644693B2 (en) * | 2015-10-20 | 2020-05-05 | Texas Instruments Incorporated | Power-on reset circuit with reset transition delay |
| CN109863410B (zh) * | 2017-09-19 | 2021-03-05 | 深圳市汇顶科技股份有限公司 | 上电复位时间的测量方法及系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229117A (ja) * | 1988-07-19 | 1990-01-31 | Fujitsu Kiden Ltd | リセット回路 |
| US5459437A (en) * | 1994-05-10 | 1995-10-17 | Integrated Device Technology | Logic gate with controllable hysteresis and high frequency voltage controlled oscillator |
| US5479132A (en) * | 1994-06-06 | 1995-12-26 | Ramtron International Corporation | Noise and glitch suppressing filter with feedback |
| DE102004036160A1 (de) * | 2003-07-31 | 2005-02-24 | Fairchild Korea Semiconductor Ltd., Bucheon | System und Verfahren für einen Konverter |
| US20060055438A1 (en) * | 2004-09-14 | 2006-03-16 | Yongcong Chen | Power-on reset circuit |
| US20070103210A1 (en) * | 2005-11-07 | 2007-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Power-on reset circuit for an integrated circuit |
| US7782038B2 (en) * | 2007-03-23 | 2010-08-24 | Fairchild Semiconductor Corporation | Soft start circuit with slew rate controller for voltage regulators |
| US20120126864A1 (en) * | 2010-11-22 | 2012-05-24 | Tyler Daigle | Power-on reset |
-
2011
- 2011-11-18 US US13/299,728 patent/US20120126864A1/en not_active Abandoned
- 2011-11-22 KR KR1020110122018A patent/KR20120055469A/ko not_active Application Discontinuation
- 2011-11-22 CN CN2011204661749U patent/CN202565240U/zh not_active Expired - Fee Related
- 2011-11-22 CN CN2011103740339A patent/CN102480283A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102480283A (zh) * | 2010-11-22 | 2012-05-30 | 快捷半导体(苏州)有限公司 | 上电复位 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102480283A (zh) | 2012-05-30 |
| KR20120055469A (ko) | 2012-05-31 |
| US20120126864A1 (en) | 2012-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101399496B (zh) | 具有数字脉宽频率调制的转换器电路,其方法及其控制器 | |
| CN106371334B (zh) | 一种上下电时序控制电路及电源系统 | |
| US11223270B2 (en) | Power-efficient sync-rectifier gate driver architecture | |
| US7521978B2 (en) | Clock driver | |
| CN202565241U (zh) | 开关电路 | |
| US9948179B2 (en) | Apparatus for charge recovery during low power mode | |
| CN202565240U (zh) | 上电复位设备和上电复位电路 | |
| CN101325411A (zh) | 一种直流电源上电缓启动电路 | |
| CN105988495A (zh) | 一种ldo过冲保护电路 | |
| CN103280962A (zh) | 一种短路恢复软启动电路 | |
| CN101303683A (zh) | 控制接口和协议 | |
| CN103795393A (zh) | 状态保持电源门控单元 | |
| CN103684374A (zh) | 零或超低dc电流消耗的电源开启和欠压检测器 | |
| CN109756215A (zh) | 一种多功能开关控制器及可切换方法 | |
| CN112650377B (zh) | 一种i2c总线上拉供电方法、电路及芯片 | |
| JP5779680B2 (ja) | 起動シーケンス制御方法及びそれを使用する低電流電源を有する装置 | |
| CN206658152U (zh) | 电源使能控制电路及有逻辑器件、无逻辑器件电源装置 | |
| US20170288660A1 (en) | Ultra-Low Quiescent Current Multi-Function Switching Circuit and Method for Connecting a Voltage Source to an Output Load with Deep Sleep Capability | |
| JP2009064921A (ja) | 半導体装置および電源補償方法 | |
| CN202713254U (zh) | 电子开关 | |
| CN102487274A (zh) | 延时电路及具有该延时电路的时序控制器 | |
| CN207926553U (zh) | 一种多功能开关控制器 | |
| Mohammadi et al. | Ultra low energy and area efficient charge pump with automatic clock controller in 65 nm CMOS | |
| CN101414209B (zh) | 存储卡供电装置以及存储卡存取装置 | |
| CN105915031B (zh) | 电路控制方法及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121128 Termination date: 20161122 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |