TWI596903B - 使用單時脈訊號的靜態訊號値儲存電路系統 - Google Patents

使用單時脈訊號的靜態訊號値儲存電路系統 Download PDF

Info

Publication number
TWI596903B
TWI596903B TW103111806A TW103111806A TWI596903B TW I596903 B TWI596903 B TW I596903B TW 103111806 A TW103111806 A TW 103111806A TW 103111806 A TW103111806 A TW 103111806A TW I596903 B TWI596903 B TW I596903B
Authority
TW
Taiwan
Prior art keywords
signal
node
signal level
clock signal
transistor
Prior art date
Application number
TW103111806A
Other languages
English (en)
Other versions
TW201509132A (zh
Inventor
金乂中
亨利麥可Ｂ
西爾維斯特丹尼斯麥可
布洛烏大衛西歐朵爾
Original Assignee
密西根大學董事會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 密西根大學董事會 filed Critical 密西根大學董事會
Publication of TW201509132A publication Critical patent/TW201509132A/zh
Application granted granted Critical
Publication of TWI596903B publication Critical patent/TWI596903B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356008—Bistable circuits ensuring a predetermined initial state when the supply voltage has been applied; storing the actual state when the supply voltage fails

Landscapes

  • Logic Circuits (AREA)

Description

使用單時脈訊號的靜態訊號值儲存電路系統
本發明相關於訊號值儲存電路系統。
能夠靜態地操作的訊號值儲存電路系統(例如傳輸閘正反器(TGFF)電路系統)是已知的。此種靜態訊號值儲存電路系統能夠在時脈訊號停止時維持所儲存的訊號值。亦已知提供動態訊號值儲存電路系統(例如真實單相時脈(TSPC)正反器電路系統)，動態訊號值儲存電路系統能夠在時脈持續被驅動時維持訊號值，且通常操作得較快、使用較少的電力並要求比靜態訊號值儲存電路系統更少的電晶體。靜態訊號值儲存電路系統的一個問題在於對多於一個時脈訊號的要求(例如時脈訊號與此時脈訊號的反向形式，這兩個時脈訊號一起提供雙相位時脈)，因為此傾向於提升電力消耗並減少時脈的強健度(例如對於時脈偏斜的易損性)。可使用真實單時脈訊號來提供動態訊號值儲存電路系統，但動態訊號值儲存電路系統較易受到製程/電壓/溫度變異的損害，隨著積體電路系統製程體形的尺寸減少且操作於較小的 電壓，製程/電壓/溫度變異變得更為顯著。亦期望儲存電路系統的閘門計數(gate count)為低，並期望在儲存電路系統作業期間內不發生競爭情況。
本發明的一個態樣提供一種訊號值儲存電路系統，包含：訊號輸入，用於接收輸入訊號值；訊號輸出，用於輸出輸出訊號值；時脈訊號輸入，用於接收單時脈訊號，單時脈訊號在第一時脈訊號位準與第二時脈訊號位準之間變化；第一電晶體堆疊，第一電晶體堆疊耦接至訊號輸入與時脈訊號輸入，且第一電晶體堆疊經配置以在單時脈訊號具有第一時脈訊號位準的同時，將承載一次節點訊號的一次節點驅動至一次節點訊號位準，該一次節點訊號位準係取決於該輸入訊號值；第二電晶體堆疊，該第二電晶體堆疊耦接至該一次節點與該時脈訊號輸入，且該第二電晶體堆疊經配置以在該單時脈訊號具有該第一時脈訊號位準的同時，將承載二次節點訊號的二次節點驅動至充電訊號位準，且在該單時脈訊號具有該第二時脈訊號位準的同時進行以下之一者：(i)若該一次節點訊號具有第一訊號位準，則將該二次節點放電至放電訊號位準；以及(ii)若該一次節點訊號具有第二訊號位準，則不將該二次節點放電；第三電晶體堆疊，該第三電晶體堆疊耦接至該二次節點、 該時脈訊號輸入以及該訊號輸出，且該第三電晶體堆疊經配置以在該時脈訊號具有該第二時脈訊號位準的同時，將該輸出訊號值依以下情況之一者來驅動：(i)若該二次節點位於該充電訊號位準處，則驅動至第一輸出訊號位準；以及(ii)若該二次節點位於該放電訊號位準處，則驅動至第二輸出訊號位準；以及二次節點保持電晶體，該二次節點保持電晶體耦接至該一次節點與該二次節點，且該二次節點保持電晶體經配置以：(i)在該一次節點訊號具有該第二訊號位準時，驅動該二次節點以維持該充電訊號位準；以及(ii)在該一次節點訊號具有該第一訊號位準時，不驅動該二次節點。
本發明提供能夠以單時脈訊號操作，且因提供了二次節點保持電晶體而具有靜態作業能力的訊號值儲存電路系統，二次節點保持電晶體可維持二次節點的電荷位準(在一次節點處的訊號位準指示此為適當的時)。
訊號值儲存電路系統的靜態行為，可由提供第一一次節點保持電晶體與第二一次節點保持電晶體來進一步加強，第一一次節點保持電晶體與第二一次節點保持電晶體可維持一次節點訊號，而不需訊號值儲存電路系統的連續時控。
訊號值儲存電路系統的電力消耗與強健度，可由提供第一電晶體堆疊內的第一堆疊阻絕電晶體以及第三電晶體堆疊內的第三堆疊阻絕電晶體來提升，第一堆疊阻絕電晶體與第三堆疊阻絕電晶體防止第一電晶體堆疊和第三電晶體堆 疊各別的電晶體堆疊不適當地且不期望地驅動訊號，且從而避免了訊號值儲存電路系統內的競爭情況。
訊號值儲存電路系統的靜態行為，由提供輸出回饋電路系統來進一步加強，輸出回饋電路系統在單時脈訊號的一個階段內維持輸出訊號，並在單時脈訊號的不同階段內允許輸出訊號改變，而不發生競爭情況(例如不需要將回饋迴路過供電)。
本發明的另一態樣提供一種訊號值儲存電路系統，包含：訊號輸入手段，用於接收輸入訊號值；訊號輸出手段，用於輸出輸出訊號值；時脈訊號輸入手段，用於接收單時脈訊號，該單時脈訊號在第一時脈訊號位準與第二時脈訊號位準之間變化；第一電晶體堆疊手段，該第一電晶體堆疊手段耦接至該訊號輸入手段與該時脈訊號輸入手段，且該第一電晶體堆疊手段在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一次節點訊號的一次節點手段驅動至一次節點訊號位準，該一次節點訊號位準係取決於該輸入訊號值；第二電晶體堆疊手段，該第二電晶體堆疊手段耦接至該一次節點手段與該時脈訊號輸入手段，且該第二電晶體堆疊手段在該單時脈訊號具有該第一時脈訊號位準的同時，將承載二次節點訊號的二次節點手段驅動至充電訊號位準，且在該 單時脈訊號具有該第二時脈訊號位準的同時進行以下之一者：(i)若該一次節點訊號具有第一訊號位準，則將該二次節點手段放電至放電訊號位準；以及(ii)若該一次節點訊號具有第二訊號位準，則不將該二次節點手段放電；第三電晶體堆疊手段，該第三電晶體堆疊手段耦接至該二次節點手段、該時脈訊號輸入手段以及該訊號輸出手段，且該第三電晶體堆疊手段在該時脈訊號具有該第二時脈訊號位準的同時，將該輸出訊號值依以下情況之一者來驅動：(i)若該二次節點手段位於該充電訊號位準處，則驅動至第一輸出訊號位準；以及(ii)若該二次節點手段位於該放電訊號位準處，則驅動至第二輸出訊號位準；以及二次節點保持電晶體手段，該二次節點保持電晶體手段耦接至該一次節點手段與該二次節點手段，且該二次節點保持電晶體手段經配置以：(i)在該一次節點訊號具有該第二訊號位準時，驅動該二次節點手段以維持該充電訊號位準；以及(ii)在該一次節點訊號具有該第一訊號位準時，不驅動該二次節點手段。
本發明的另一態樣提供一種在訊號值儲存電路系統內儲存訊號值的方法，該方法包含以下步驟：在訊號輸入處接收輸入訊號值；在時脈訊號輸入處接收單時脈訊號，該單時脈訊號在第一時脈訊號位準與第二時脈訊號位準之間變化； 以耦接至該訊號輸入手段與該時脈訊號輸入手段的第一電晶體堆疊，在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一次節點訊號的一次節點驅動至一次節點訊號位準，該一次節點訊號位準係取決於該輸入訊號值；以耦接至該一次節點手段與該時脈訊號輸入手段的第二電晶體堆疊，在該單時脈訊號具有該第一時脈訊號位準的同時，將承載二次節點訊號的二次節點充電至充電訊號位準，且在該單時脈訊號具有該第二時脈訊號位準的同時進行以下之一者：(i)若該一次節點訊號具有第一訊號位準，則將該二次節點放電至放電訊號位準；以及(ii)若該一次節點訊號具有第二訊號位準，則不將該二次節點放電；以耦接至該二次節點、該時脈訊號輸入以及該訊號輸出的第三電晶體堆疊，在該時脈訊號具有該第二時脈訊號位準的同時，將該輸出訊號值依以下情況之一者來驅動：(i)若該二次節點位於該充電訊號位準處，則驅動至第一輸出訊號位準；以及(ii)若該二次節點位於該放電訊號位準處，則驅動至第二輸出訊號位準；在該訊號輸出處輸出該輸出訊號值；以及以耦接至該一次節點與該二次節點的該二次節點保持電晶體，進行以下步驟：(i)在該一次節點訊號具有該第二訊號位準時，驅動該二次節點以維持該充電訊號位準；以及(ii)在該一次節點訊號具有該第一訊號位準時，不驅動該二次節點。
本發明的以上及其他目標、特徵和優點將從說明性實施例的以下詳細描述中顯而易見，該詳細描述將連同隨附圖式一同解讀。
2‧‧‧訊號值儲存電路系統
4‧‧‧訊號輸入
6‧‧‧一次節點
8‧‧‧二次節點
10‧‧‧節點
第1圖示意圖示說明根據本發明之一個範例具體實施例的訊號值儲存電路系統；第2圖圖示說明可發生在動態真實單相時脈正反器電路系統中的突波；以及第3圖至第6圖示意圖示說明第1圖訊號值儲存電路系統在不同輸入訊號值以及不同時脈訊號位準下的作業。
第1圖示意圖示說明訊號值儲存電路系統2。訊號值儲存電路系統2包含第一電晶體堆疊M1、M2、M12與M3，第一電晶體堆疊在訊號輸入4處接收輸入訊號值D，並從時脈訊號輸入接收單時脈訊號CK。在第1圖中，時脈訊號輸入被圖示為附接至訊號值儲存電路系統內的各種電晶體。這些電晶體為M2、M4、M6、M8與M19。所有這些電晶體M2、M4、M6、M8與M19的閘級電極，全部連接至共同時脈訊號輸入並接收單時脈訊號，單時脈訊號在第一時脈訊號位準(低)與第二時脈訊號位準(高)之間變化。
訊號值儲存電路系統2進一步包含第二電晶體堆疊M4、M5與M6，以及由電晶體M7、M8、M18與M9所組成的第三電晶體堆疊。
一次節點6承載一次節點訊號net1。二次節點8承載二次節點訊號net2。一次節點訊號net1在第一訊號位準(高)與第二訊號位準(低)之間變化。二次節點訊號net2在充電訊號位準(高)與放電訊號位準(低)之間變化。
訊號值儲存電路系統2包含用於輸出輸出訊號Q的訊號輸出12。由電晶體M19、M20、M21與M22組成的輸出回饋電路系統，在時脈訊號CK位於第一時脈訊號位準(低)時維持輸出訊號Q。在時脈訊號CK位於時脈訊號CK的第二時脈訊號位準(高)時，輸出回饋電路系統M19、M20、M21與M22准許輸出訊號Q發生改變，而不發生競爭情況，亦即，在時脈訊號CK位於第二時脈訊號位準(高)時，輸出回饋電路系統不需被過供電以改變輸出訊號Q。
提供耦接至二次節點8的二次節點保持電晶體M14，且二次節點保持電晶體M14的閘級電極耦接至一次節點6。二次節點保持電晶體M14的動作，為在一次節點訊號為第二訊號位準(低)時驅動二次節點8以維持充電訊號位準，並在一次節點訊號為第一訊號位準(高)時不驅動二次節點。
第一一次節點保持電晶體M13被連接至一次節點6，且第一一次節點保持電晶體M13的閘級電極被耦接至二次節點8。第一一次節點保持電晶體M13在二次節點8被放電(低)時驅動一次節點6以維持第一訊號位準(高)，並在二次節點8被充電(高)時不驅動一次節點6。
第二一次節點保持電晶體M15被耦接至一次節點 6，且第二一次節點保持電晶體M15的閘級電極被耦接至節點10，節點10裝載一次節點訊號的反相版本。第二一次節點保持電晶體M15在時脈訊號位準CK為高(第二時脈訊號位準)的以驅動一次節點6同時動作，以在一次節點訊號位於第二訊號位準處時維持第二訊號位準(低)。在時脈訊號CK為低(第一時脈訊號位準)時，第二一次節點保持電晶體M15不驅動一次節點6。
第一電晶體堆疊M1、M2、M12與M3包含第一堆疊阻絕電晶體M12，第一堆疊阻絕電晶體M12的閘級電極被耦接至二次節點8。第一堆疊阻絕電晶體M12在二次節點8位於放電訊號位準(低)時，防止第一電晶體堆疊M1、M2、M12與M3將一次節點6驅動至第二訊號位準(低)。此幫助避免在驅動一次節點6的過程中發生競爭情況。
M12與M15的角色
在CK為低且D為低時，net1成為高，而net2被預充電至高。在CK具有低至高轉變之後，net2變成透過M5與M6放電至地。此放電net2亦開啟M13，將net1驅動為高。M15是關閉的，因為net1是高的。在CK為高的同時，D可於任何時間改變。若在CK為高的同時D具有低至高轉變，則D將開啟M3。若M12不存在，則將有短路電流通過M13、M12與M3。因此，M12防止了此短路電流；放電的net2關閉M12。
在CK為低且D為高時，net1變為低，而net2被預充電為高。在CK具有低至高轉變時，net2保持高，由於M14 是開啟的。在此情況中，M12亦為開啟的，因為net2為高。若D具有高至低轉變，則D將關閉M3。在此情況中，M15將net1保持為低(透過M6)。M12在此不具有作用，因為M3為關閉並使第一堆疊與地阻絕。M2亦為關閉並使堆疊與VDD阻絕。
第三電晶體堆疊M7、M8、M18與M9包含第三堆疊阻絕電晶體(M18)，第三堆疊阻絕電晶體(M18)的閘級電極耦接至一次節點訊號的反相版本。第三堆疊阻絕電晶體M18在二次節點8被從充電訊號位準(高)放電至放電訊號位準(低)的同時，防止第三電晶體堆疊M7、M8、M18與M9將輸出訊號Q驅動朝向高位準(防止先前節點QN被驅動至低位準)。此防止了不想要的在QN與Q處的突波，且因此降低了電力消耗。
M18的角色
若M18不存在於第三堆疊中，則此可在特定情況中造成突波。看到第1圖的修改版本，其中M12至M22皆不存在，且此修改版本如同動態真實單相時脈正反器來操作。假設D在多個時脈週期內保持為低。在CK為低時，net1變成高，而net2被預充電至高。M7與M8兩者被關閉，使QN為浮接(在動態TSPC正反器中)。因為D已在多個時脈週期內保持為低，QN一定為高(以使輸出Q為低)。現在，CK具有低至高轉變並同時開啟M6與M8。因此，net2被透過M6放電。QN必須保持為高，但因為net2初始地在CK從低轉變高之後的當下為高，QN開始透過M8與M9放電。在net2 變為放電之後，net2將關閉M9並開啟M7，而QN將再次被充電至高，因此功能性沒有問題。然而，在QN處的此電壓降(突波)為不被期望的，因為此突波消耗了不必要的電力，且亦負面地影響了可得的最大操作頻率。第2圖繪製此突波問題。
net1與QN中的標記A，指示由於漏電流所導致的放電緩慢，因為此為動態電路，這些節點為浮接。QN中的標記B圖示前述的突波。一旦CK變為高，QN即開始放電，因為net2初始為高。在net1使net2透過M5放電之後，QN再次透過M7充電，而產生突波。此突波亦影響最終輸出Q，如圖示為在Q中標記為C的另一突波。
在第1圖中，靜態TSPC的第三堆疊具有M18，且此消除了此突波。因為net1保持為高，net1b保持為低而關閉M18，且此將QN與地阻絕。雖然net2在CK從低轉變至高之後的當下仍然為高，但QN與地之間不存在路徑。因此QN只會保持為高，且一旦net2變為放電，M7即開始強力地保持QN為高。因此，靜態TSPC不具有不必要的突波。
因此，從功能性/強健度看來，M18是可選的；第1圖的電路在不具有M18的情況下為強健的並可操作，雖然會發生突波。加入M18的益處，為M18消除了不必要的突波且因此減少了電力消耗。
M19至M22提供了「條件閘控」。通常在這種輸出回饋結構中，M22的閘級將被連接至反相時脈訊號，且因此在有時脈轉變時M22將被不斷地開啟/關閉。再者，電路將不 再是單相位電路。然而在第1圖電路中，M22的閘級被連接至具有資料相依轉變的net2。例如，若D在多個時脈週期內保持為高，則net1保持為低，且net2保持為高而不發生任何主動的轉變。因此，M22不論時脈狀態而保持為高。因為在此情況中QN保持為低，M22不需被關閉。此條件閘控幫助減少電力消耗。
第3、4、5、6圖圖示說明訊號值儲存電路系統2在各種時脈訊號位準CK與輸入訊號位準D組合之下的作業。第3圖圖示說明輸入訊號位準D為高而時脈訊號CK為低(第一時脈訊號位準)的情況。在此狀態中，各個電晶體M1至M22的導通與否，各別由這些電晶體旁邊的勾號或叉號來指示。
第3圖所圖示說明之電晶體動作的總結合，為一次節點6被透過電晶體M12與M3被驅動為低，以反映高輸入訊號D。同時，二次節點8被穿過電晶體M4與M14預充電為高。在此時脈訊號CK階段內(低-第一時脈訊號位準)，由電晶體M19、M20、M21與M22提供的輸出回饋電路系統，透過圍繞由電晶體M10與M1所提供的反相器的回饋，來維持輸出訊號值Q。
第4圖圖示說明在如第3圖圖示說明接收到高輸入訊號D之後，時脈訊號CK轉變為高時(第二時脈訊號位準)訊號值儲存電路系統2的動作。如連同第3圖所解釋，一次節點6已被驅動為低，且二次節點8已被預充電為高，在圖示說明於第3圖的狀態期間內。如第4圖圖示說明，第二一 次節點保持電晶體M15在第4圖的作業期間內保持一次節點訊號net1為低。同時，透過二次節點保持電晶體M14的動作，二次節點訊號net2被保持為高。在第4圖圖示說明的作業期間內，輸入訊號D可變化而不改變一次節點訊號net1或二次節點訊號net2。第一電晶體堆疊內的電晶體M2為不導通(由於時脈訊號CK的高訊號位準)，且因此一次節點訊號無法被拉高。一次節點訊號已經為低且因此將不改變，若輸入訊號D使第一電晶體堆疊M1、M2、M12與M3試著透過電晶體M12與M3將一次節點訊號拉低。
亦圖示說明於第4圖中的，為輸出訊號Q被經由第三電晶體堆疊M7、M8、M18與M9驅動至取決於二次節點訊號net2的訊號位準(亦即驅動為低)。在第三電晶體堆疊M7、M8、M18與M9以此方式驅動輸出訊號Q的同時，輸出回饋電路系統M19、M20、M21與M22被去能以防止與所作成的改變競爭(由於電晶體M19不導通)，並在輸出訊號值Q已為高時(或一旦輸出訊號值變得足夠高以開啟電晶體M20、M21與M22時)可經由透過電晶體M20、M21與M22的傳導支援將節點QN拉低。
第5圖圖示說明在時脈訊號為低(第一時脈訊號位準)且輸入訊號D為低時，訊號值儲存電路系統2的作業。在此作業期間內，一次節點6被透過第一電晶體堆疊M1、M2、M12與M3內的電晶體M1與M2的動作來拉高。如前述，二次節點8被透過第二電晶體堆疊M4、M5與M6內的電晶體M4預充電至高。再者，在此週期期間內，輸出回饋電路系 統M19、M20、M21與M22將輸出訊號Q維持在輸出訊號Q現存的訊號位準處。
第6圖圖示說明在第5圖圖示說明之狀態(其中輸入訊號D為低)之後，在時脈訊號CK變為高(第二時脈訊號位準)時訊號值儲存電路系統2的狀態。在此週期期間內，電路系統2對輸入訊號D的位準不敏感(至少在二次節點8已被放電時)，因此使第一堆疊阻絕電晶體M12不導通。在第6圖圖示說明的週期期間內，二次節點8被透過第二電晶體堆疊M4、M5與M6內的電晶體M5與M6放電(從高訊號位準改變成低訊號位準)。同時，第一一次節點保持電晶體M13保持一次節點6為高(一旦二次節點8已被放電)，因而透過第一一次節點保持電晶體M13的閘級電極開啟第一一次節點保持電晶體M13。
二次節點8從高至低的放電，透過第三電晶體堆疊M7、M8、M18與M9來動作，以拉高節點QN且因此驅動訊號輸出Q為低。在第5圖圖示說明的週期期間內，輸出回饋電路系統M19、M20、M21與M22被去能(至少在二次節點8已被放電時)。
雖然在此已參照附加圖式詳細說明了本發明的說明性具體實施例，應瞭解本發明並不限於這些精確的具體實施例，且在本發明領域中具有通常知識者可在這些具體實施例中進行各種改變與修改，而不脫離如附加申請專利範圍所界定的本發明範圍與精神。
2‧‧‧訊號值儲存電路系統
4‧‧‧訊號輸入
6‧‧‧一次節點
8‧‧‧二次節點
10‧‧‧節點

Claims (10)

  1. 一種訊號值儲存電路系統，包含：一訊號輸入，該訊號輸入經配置以接收一輸入訊號值；一訊號輸出，該訊號輸出經配置以輸出一輸出訊號值；一時脈訊號輸入，該時脈訊號輸經配置以接收一單時脈訊號，該單時脈訊號在一第一時脈訊號位準與一第二時脈訊號位準之間變化；一第一電晶體堆疊，該第一電晶體堆疊耦接至該訊號輸入與該時脈訊號輸入，該第一電晶體堆疊係經配置以在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一一次節點訊號的一一次節點驅動至一一次節點訊號位準，該一次節點訊號位準係取決於該輸入訊號值；一第二電晶體堆疊，該第二電晶體堆疊耦接至該一次節點與該時脈訊號輸入，該第二電晶體堆疊係經配置以在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一二次節點訊號的一二次節點驅動至一充電訊號位準，且在該單時脈訊號具有該第二時脈訊號位準的同時進行以下之一者：(i)若該一次節點訊號具有一第一訊號位準，則將該二次節點放電至一放電訊號位準；以及(ii)若該一次節點訊號具有一第二訊號位準，則不將該二次節點放電；一第三電晶體堆疊，該第三電晶體堆疊耦接至該二次節點、該時脈訊號輸入以及該訊號輸出，該第三電晶體堆疊係經配置以在該時脈訊號具有該第二時脈訊號位準的同時，將該輸出訊號值依以下情況之一者來驅動：(i)若該二次節點位 於該充電訊號位準處，則驅動至一第一輸出訊號位準；以及(ii)若該二次節點位於該放電訊號位準處，則驅動至一第二輸出訊號位準；一二次節點保持電晶體，該二次節點保持電晶體耦接至該一次節點與該二次節點，該二次節點保持電晶體係經配置以：(i)在該一次節點訊號具有該第二訊號位準時，驅動該二次節點以維持該充電訊號位準；以及(ii)在該一次節點訊號具有該第一訊號位準時，不驅動該二次節點；以及一第一一次節點保持電晶體，該第一一次節點保持電晶體耦接至該一次節點與該二次節點，該第一一次節點保持電晶體係經配置以：(i)在該二次節點位於該放電訊號位準處時，驅動該一次節點以維持該第一訊號位準；以及(ii)在該二次節點訊號位於該充電訊號位準處時，不驅動該一次節點。
  2. 如請求項1所述之訊號值儲存電路系統，該訊號值儲存電路系統包含：一第二一次節點保持電晶體，該第二一次節點保持電晶體耦接至該一次節點與該二次電晶體堆疊，該第二一次節點保持電晶體係經配置以：(i)在該單時脈訊號具有該第二時脈訊號位準的同時，在該一次節點位於該第二訊號位準時驅動該一次節點以維持該第二訊號位準；以及(ii)在該單時脈訊號具有該第一時脈訊號位準的同時，不驅動該一次節點。
  3. 如請求項1所述之訊號值儲存電路系統，其中該第三電晶體堆疊包括：一第三堆疊阻絕電晶體，該第三堆疊阻絕電晶體耦接至該一次節點，該第三堆疊阻絕電晶體係經配置以在該二次節點從該充電訊號位準被放電至該放電訊號位準的同時，防止該第三電晶體堆疊將該訊號輸出驅動朝向該第一輸出訊號位準。
  4. 如請求項1所述之訊號值儲存電路系統，該訊號值儲存電路系統包含：輸出回饋電路系統，該輸出回饋電路系統耦接至該訊號輸出，該輸出回饋電路系統經配置以在該單時脈訊號具有該第一時脈訊號位準的同時將該輸出訊號維持於一當前位準，並在該單時脈訊號具有該第二時脈訊號位準的同時准許該輸出訊號改變。
  5. 一種訊號值儲存電路系統，包含：一訊號輸入，該訊號輸入經配置以接收一輸入訊號值；一訊號輸出，該訊號輸出經配置以輸出一輸出訊號值；一時脈訊號輸入，該時脈訊號輸經配置以接收一單時脈訊號，該單時脈訊號在一第一時脈訊號位準與一第二時脈訊號位準之間變化；一第一電晶體堆疊，該第一電晶體堆疊耦接至該訊號輸入與該時脈訊號輸入，該第一電晶體堆疊係經配置以在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一一次節 點訊號的一一次節點驅動至一一次節點訊號位準，該一次節點訊號位準係取決於該輸入訊號值；一第二電晶體堆疊，該第二電晶體堆疊耦接至該一次節點與該時脈訊號輸入，該第二電晶體堆疊係經配置以在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一二次節點訊號的一二次節點驅動至一充電訊號位準，且在該單時脈訊號具有該第二時脈訊號位準的同時進行以下之一者：(i)若該一次節點訊號具有一第一訊號位準，則將該二次節點放電至一放電訊號位準；以及(ii)若該一次節點訊號具有一第二訊號位準，則不將該二次節點放電；一第三電晶體堆疊，該第三電晶體堆疊耦接至該二次節點、該時脈訊號輸入以及該訊號輸出，該第三電晶體堆疊係經配置以在該時脈訊號具有該第二時脈訊號位準的同時，將該輸出訊號值依以下情況之一者來驅動：(i)若該二次節點位於該充電訊號位準處，則驅動至一第一輸出訊號位準；以及(ii)若該二次節點位於該放電訊號位準處，則驅動至一第二輸出訊號位準；以及一二次節點保持電晶體，該二次節點保持電晶體耦接至該一次節點與該二次節點，該二次節點保持電晶體係經配置以：(i)在該一次節點訊號具有該第二訊號位準時，驅動該二次節點以維持該充電訊號位準；以及(ii)在該一次節點訊號具有該第一訊號位準時，不驅動該二次節點，其中該第一電晶體堆疊包括：一第一堆疊阻絕電晶體，該第一堆疊阻絕電晶體耦接至該二次節點，該第一堆疊阻絕電晶體經配置以在該 二次節點位於該放電訊號位準處時，防止該第一電晶體堆疊將該一次節點驅動至該第二訊號位準。
  6. 一種在訊號值儲存電路系統內儲存一訊號值的方法，該方法包含以下步驟：在一訊號輸入處接收一輸入訊號值；在一時脈訊號輸入處接收一單時脈訊號，該單時脈訊號在一第一時脈訊號位準與一第二時脈訊號位準之間變化；以耦接至該訊號輸入與該時脈訊號輸入的一第一電晶體堆疊，在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一一次節點訊號的一一次節點驅動至一一次節點訊號位準，該一次節點訊號位準係取決於該輸入訊號值；以耦接至該一次節點與該時脈訊號輸入的一第二電晶體堆疊，在該單時脈訊號具有該第一時脈訊號位準的同時，將承載一二次節點訊號的一二次節點充電至一充電訊號位準，且在該單時脈訊號具有該第二時脈訊號位準的同時進行以下之一者：(i)若該一次節點訊號具有一第一訊號位準，則將該二次節點放電至一放電訊號位準；以及(ii)若該一次節點訊號具有一第二訊號位準，則不將該二次節點放電；以耦接至該二次節點、該時脈訊號輸入以及一訊號輸出的一第三電晶體堆疊，在該時脈訊號具有該第二時脈訊號位準的同時，將一輸出訊號值依以下情況之一者來驅動：(i)若該二次節點位於該充電訊號位準處，則驅動至一第一輸出訊號位準；以及(ii)若該二次節點位於該放電訊號位準處，則驅 動至一第二輸出訊號位準；在該訊號輸出處輸出該輸出訊號值；以及以耦接至該一次節點與該二次節點的一二次節點保持電晶體，進行以下步驟：(i)在該一次節點訊號具有該第二訊號位準時，驅動該二次節點以維持該充電訊號位準；以及(ii)在該一次節點訊號具有該第一訊號位準時，不驅動該二次節點，以該第三電晶體堆疊內耦接至該一次節點的一第三堆疊阻絕電晶體，在該二次節點從該充電訊號位準被放電至該放電訊號位準的同時，防止該第三電晶體堆疊將該訊號輸出驅動朝向該第一輸出訊號位準。
  7. 如請求項6所述之方法，該方法包含以下步驟：以耦接至該一次節點與該二次節點的一第一一次節點保持電晶體，進行以下步驟：(i)在該二次節點位於該放電訊號位準處時，驅動該一次節點以維持該第一訊號位準；以及(ii)在該二次節點訊號位於該充電訊號位準處時，不驅動該一次節點。
  8. 如請求項6所述之方法，該方法包含以下步驟：以耦接至該一次節點與該二次電晶體堆疊的一第二一次節點保持電晶體，進行以下步驟：(i)在該單時脈訊號具有該第二時脈訊號位準的同時，在該一次節點位於該第二訊號位準時驅動該一次節點以維持該第二訊號位準；以及(ii)在該單時脈訊號具有該第一時脈訊號位準的同時，不驅動該一次節 點。
  9. 如請求項6所述之方法，該方法包含以下步驟：以該第一電晶體堆疊內耦接至該二次節點的一第一堆疊阻絕電晶體，在該二次節點位於該放電訊號位準處時，防止該第一電晶體堆疊將該一次節點驅動至該第二訊號位準。
  10. 如請求項6所述之方法，該方法包含以下步驟：以耦接至該訊號輸出的輸出回饋電路系統，在該單時脈訊號具有該第一時脈訊號位準的同時將該輸出訊號維持於一當前位準，並在該單時脈訊號具有該第二時脈訊號位準的同時准許該輸出訊號改變。
TW103111806A 2013-04-11 2014-03-28 使用單時脈訊號的靜態訊號値儲存電路系統 TWI596903B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/860,756 US9065431B2 (en) 2013-04-11 2013-04-11 Static signal value storage circuitry using a single clock signal

Publications (2)

Publication Number Publication Date
TW201509132A TW201509132A (zh) 2015-03-01
TWI596903B true TWI596903B (zh) 2017-08-21

Family

ID=51672218

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103111806A TWI596903B (zh) 2013-04-11 2014-03-28 使用單時脈訊號的靜態訊號値儲存電路系統

Country Status (4)

Country Link
US (1) US9065431B2 (zh)
KR (1) KR102143359B1 (zh)
CN (1) CN104104366B (zh)
TW (1) TWI596903B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756207A (zh) * 2018-11-21 2019-05-14 西北工业大学 一种具有自动反馈门控时钟的tspc边沿触发器
US10840892B1 (en) * 2019-07-16 2020-11-17 Marvell Asia Pte, Ltd. Fully digital, static, true single-phase clock (TSPC) flip-flop
EP3836397A1 (en) 2019-12-10 2021-06-16 Samsung Electronics Co., Ltd. A true single phase clock (tspc) pre-charge based flip-flop
KR20220112096A (ko) 2021-02-03 2022-08-10 삼성전자주식회사 저전력 플립플랍

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054974A1 (en) * 2004-04-09 2008-03-06 Samsung Electronics Co., Ltd High speed flip-flops and complex gates using the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08256044A (ja) * 1995-03-16 1996-10-01 Nippon Telegr & Teleph Corp <Ntt> 記憶回路およびフリップフロップ回路
JP2005227390A (ja) * 2004-02-10 2005-08-25 Sharp Corp 表示装置のドライバ回路および表示装置
US8923472B2 (en) * 2010-09-02 2014-12-30 Sharp Kabushiki Kaisha Flip flop, shift register, driver circuit, and display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054974A1 (en) * 2004-04-09 2008-03-06 Samsung Electronics Co., Ltd High speed flip-flops and complex gates using the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
H. Kaul, M. Anders, S. Hsu, A. Agarwal, R. Krishnamurthy and S. Borkar, "Near-threshold voltage (NTV) design — Opportunities and challenges," DAC Design Automation Conference 2012, San Francisco, CA, 2012, pp. 1149-1154. *
N. Nedovic and V. G. Oklobdzija, "Hybrid latch flip-flop with improved power efficiency," Proceedings 13th Symposium on Integrated Circuits and Systems Design (Cat. No.PR00843), Manaus, 2000, pp. 211-215. *

Also Published As

Publication number Publication date
US20140306744A1 (en) 2014-10-16
CN104104366A (zh) 2014-10-15
CN104104366B (zh) 2019-04-12
KR20140123004A (ko) 2014-10-21
KR102143359B1 (ko) 2020-08-11
TW201509132A (zh) 2015-03-01
US9065431B2 (en) 2015-06-23

Similar Documents

Publication Publication Date Title
US7948263B2 (en) Power gating circuit and integrated circuit including same
CN107657983B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
TWI596903B (zh) 使用單時脈訊號的靜態訊號値儲存電路系統
TWI516902B (zh) 應用於主機開機重設控制之裝置及方法
US7908499B2 (en) Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines
US9231573B2 (en) Delay controlling circuit for driving circuit, driving circuit having delay controlling circuit, and method of operating driving circuit
US8942027B1 (en) Memory storage circuit and method of driving memory storage circuit
TWI514770B (zh) 直流電壓產生電路及其脈衝產生電路
KR20160103901A (ko) 입출력 회로
US10367505B2 (en) Low power general purpose input/output level shifting driver
JP2016046620A (ja) パワーオンリセット回路
KR100724559B1 (ko) 레벨 쉬프터
ITMI20130058A1 (it) Dispositivo level shifter.
KR101188781B1 (ko) 임계 전압 스케일링 또는 스택 구조의 트랜지스터를 이용한 저전력 래치 장치
TW392107B (en) Self-resetting dynamic logic circuits and method for resetting the circuits
US8686778B2 (en) Integrated pulse-control and enable latch circuit
EP2711930B1 (en) Low swing dynamic circuit
US7701253B2 (en) Booster circuits for reducing latency
US8928380B2 (en) Current-mode D latch with reset function and associated circuit
US10879898B2 (en) Power gating circuit for holding data in logic block
KR101880491B1 (ko) 저전력 시간 증폭기 및 그의 동작 방법
CN115642910A (zh) 锁存电路及方法、电子设备
JP5509187B2 (ja) 出力バッファ回路およびファンアウトバッファ
JP2006129028A (ja) 差動信号生成回路および差動信号送信回路
WO2003009300A1 (en) Integrated circuit and battery powered device