TW202103447A - 用於具有複數個電源域的積體電路的電源管理電路及方法 - Google Patents

用於具有複數個電源域的積體電路的電源管理電路及方法 Download PDF

Info

Publication number
TW202103447A
TW202103447A TW109122822A TW109122822A TW202103447A TW 202103447 A TW202103447 A TW 202103447A TW 109122822 A TW109122822 A TW 109122822A TW 109122822 A TW109122822 A TW 109122822A TW 202103447 A TW202103447 A TW 202103447A
Authority
TW
Taiwan
Prior art keywords
power
control signal
power supply
supply voltage
level
Prior art date
Application number
TW109122822A
Other languages
English (en)
Other versions
TWI783242B (zh
Inventor
章晉祥
姚志杰
賴純祥
Original Assignee
円星科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 円星科技股份有限公司 filed Critical 円星科技股份有限公司
Publication of TW202103447A publication Critical patent/TW202103447A/zh
Application granted granted Critical
Publication of TWI783242B publication Critical patent/TWI783242B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/018—Coupling arrangements; Interface arrangements using bipolar transistors only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/35613—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit the input circuit having a differential configuration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

電源管理電路包含反相器電路及閂鎖電路。該反相器電路用以從反相器輸入端子接收第一控制訊號，並於反相器輸出端子產生第二控制訊號。該第一控制訊號攜帶第一電源電壓的電源狀態資訊。該閂鎖電路具有閂鎖器供電端子、第一閂鎖器輸入端子及第二閂鎖器輸入端子。該閂鎖器供電端子耦接於比該第一電源電壓提早就緒的第二電源電壓。該第一閂鎖器輸入端子與該第二閂鎖器輸入端子分別耦接於該反相器輸出端子與該反相器輸入端子。該閂鎖電路用以根據該第一控制訊號與該第二控制訊號各自的訊號位準產生第三控制訊號，並據以進行積體電路的電源控制。

Description

用於具有複數個電源域的積體電路的電源管理電路及方法
本揭示內容係關於電源管理，尤指一種用於具有複數個電源域之積體電路的電源管理電路，以及用來管理具有複數個電源域之積體電路的方法。
系統單晶片（system-on-chip，SoC）設計可藉由將不同的電路區塊（circuit block）（其包含類比與數位電路）整合至單一晶片上，以實現多種功能。為了減少功耗，系統單晶片可劃分為不同的電源域（power domain），其中不同的電源域可分別承受不同的電壓位準。電源域指的是共用相同電源（power supply）之階層式元件實例的組合（a collection of hierarchical instances）。例如，各電路區塊可操作在適合的電壓位準以減少動態和靜態功耗。此外，未使用的電源域可被關閉，使位於其中的電路區塊可被禁能/停用（disabled），以減少漏電功耗（leakage power consumption）。
本揭示的實施例提供了一種用於具有複數個電源域之積體電路的電源管理電路，以及一種電源管理方案，其包含在具有複數個電源域之電路設計中的電源啟動控制（power-on control）與電源隔離（power isolation）。
本揭示的某些實施例包含一種用於一積體電路之一電源管理電路。該電源管理電路包含一反相器電路及一閂鎖電路。該反相器電路具有一反相器輸入端子及一反相器輸出端子。該反相器電路用以從該反相器輸入端子接收一第一控制訊號，並於該反相器輸出端子產生一第二控制訊號。該第一控制訊號攜帶供電給該積體電路之一第一電源電壓的電源狀態資訊。該閂鎖電路具有一閂鎖器供電端子、一第一閂鎖器輸入端子及一第二閂鎖器輸入端子。該閂鎖器供電端子耦接於供電給該積體電路的一第二電源電壓，該第二電源電壓比該第一電源電壓提早就緒。該第一閂鎖器輸入端子耦接於該反相器輸出端子以接收該第二控制訊號。該第二閂鎖器輸入端子耦接於該反相器輸入端子以接收該第一控制訊號。該閂鎖電路用以根據該第一控制訊號與該第二控制訊號各自的訊號位準產生一第三控制訊號，並據以進行該積體電路的電源控制。
本揭示的某些實施例包含一種用於一積體電路之一電源管理電路。該電源管理電路包含一位準移位器及一輸出緩衝器。該位準移位器至少由可在該積體電路之一第一電源域使用的一第一電源電壓所供電。該位準移位器用以將一第一控制訊號轉換為可在該第一電源域使用的一第二控制訊號。該第一控制訊號指示出可在該積體電路之一第二電源域使用的一第二電源電壓的電源狀態。該第一電源電壓比該第二電源電壓提早就緒，該第二電源域不同於該第一電源域。該輸出緩衝器耦接於該位準移位器，用以緩衝該第二控制訊號以產生一第三控制訊號，並據以進行該積體電路的電源控制。
本揭示的某些實施例包含一種管理一積體電路的方法。該方法包含：將一位準移位器操作在供電給該積體電路之一第一電源域的一第一電源電壓，其中該第一電源域用以接收來自該積體電路之一第二電源域的一輸入訊號，該第二電源域由一第二電源電壓所供電；當該第一電源電壓已就緒，而該第二電源電壓尚未就緒時，利用該位準移位器將一第一控制訊號轉換為具有一第一邏輯位準的一第二控制訊號，以將該第二電源域與該第一電源域隔離，其中該第一控制訊號至少指示出該第二電源電壓的電源狀態；以及當該第一電源電壓與該第二電源電壓均已就緒時，利用該位準移位器將該第一控制訊號轉換為具有一第二邏輯位準的該第二控制訊號，以允許該第一電源域接收來自該第二電源域的該輸入訊號。
本揭示所提供之電源管理方案可在實現零靜態電流（zero quiescent current）的情形下，對積體電路進行電源控制操作，例如電源啟動控制操作或電源隔離。此外，本揭示所提供之電源管理方案可使用單一控制訊號來進行不同電源域之間的隔離，進而減少電路晶片面積與功耗。積體電路之實體層（physical layer）可容許不同的電源啟動/關閉時序（power-on/off sequence）。
以下揭示內容提供了多種實施方式或例示，其能用以實現本揭示內容的不同特徵。下文所述之參數值、元件與配置的具體例子用以簡化本揭示內容。當可想見，這些敘述僅為例示，其本意並非用於限制本揭示內容。舉例來說，本揭示內容可能會在複數個實施例中重複使用元件符號及/或標號。此種重複使用乃是基於簡潔與清楚的目的，且其本身不代表所討論的不同實施例及/或組態之間的關係。
此外，當可理解，若將一部件描述為與另一部件「連接（connected to）」或「耦接（coupled to）」，則兩者可直接連接或耦接，或兩者間可能出現其他中間（intervening）部件。
在具有複數個電源域的電路系統中，電源時序（power-supply sequencing）用來將暫態浪湧電流（transient inrush current）減少到可容許的位準（tolerable level）。不正確的電源時序會對電路系統造成損害。例如，在關閉的電源域（power-down domain）與開啟的電源域（power-on domain）之間有不需要的訊號傳播（unwanted propagation of signals）的情形下，在開啟的電源域中正在運作之電路區塊（functioning block）會收到來自關閉的電源域中具有未知狀態（unknown state）的輸入訊號，這會使正在運作之電路區塊中產生很大的浪湧電流。為了減少漏電功耗，會利用開啟的電源域專用的（dedicated）一個控制訊號進行電源隔離（power isolation），以將關閉的電源域與開啟的電源域中正在運作之電路區塊斷開。然而，由於每個電源域都需要各自專用的控制訊號，具有複數個不同的電源域的電路設計會需要大量的控制訊號，因此導致晶片面積與功耗的增加。
另一個令人關切的議題是電源啟動控制（power-on control，POC）的功耗，其中電源啟動控制包含電源啟動重置（power-on reset，POR）與掉電偵測（brownout detection，BOD）。例如，在由一電源電壓（supply voltage）所供電的電路系統啟動之後，電源啟動控制電路（POC circuit）可使電路系統處在重置模式（reset state），直到該電源電壓穩定為止。當該電源電壓穩定時，電源啟動控制電路可將電路系統從該重置模式釋放，並初始化（initialize）電路系統。然而，電源啟動控制電路會消耗非零靜態電流（non-zero quiescent current）。在低功耗應用中，此非零靜態電流所造成的功耗占了整體功耗的一大部分。
本揭示提供了用於積體電路之複數個電源管理電路，該積體電路可具有複數個電源域，其包含由第一電源電壓所供電的第一電源域與由第二電源電壓所供電的第二電源域。該複數個電源管理電路可根據該第二電源電壓與控制訊號，進行該積體電路的電源控制，其中該控制訊號可攜帶該第一電源電壓的電源狀態資訊。該第二電源電壓可以比該第一電源電壓提早就緒（ready），或比該第一電源電壓提早成為可用（available）的電源電壓。在某些實施例中，該電源控制包含（但不限於）電源啟動重置、掉電偵測以及不同電源域之間的電源隔離。在某些實施例中，該控制訊號可以是該第一電源電壓的延遲版本、指示出該第一電源電壓是否已就緒的電源狀態訊號，或其他可攜帶該第一電源電壓的電源狀態資訊的控制訊號。
在某些實施例中，至少一電源管理電路可包含由該控制訊號所控制的閂鎖電路（latch circuit）。在某些實施例中，至少一電源管理電路可包含由該控制訊號所控制的位準移位器（level shifter）。在某些實施例中，該位準移位器可利用閂鎖型位準移位器（latch-type level shifter）、單端型位準移位器（single-ended level shifter）或其他類型的位準移位器來實施。在某些實施例中，至少一電源管理電路可利用相同的控制訊號來實現該積體電路之複數個電源域中任兩個電源域之間的電源隔離。此外，或者是，至少一電源管理電路可在電源控制操作的期間消耗零暫態電流。進一步的說明如下。
請參閱圖1，其繪示了本揭示某些實施例之包含複數個電源域11與12的積體電路10。複數個電源域11與12分別由不同的電源電壓VCC1與VCC2所供電。當電源域11啟動（powered up）時，會需要一些時間使電源電壓VCC1成為可用的（available）或已就緒（ready for use）的電源電壓。相似地，當電源域12啟動時，會需要一些時間使電源電壓VCC2成為可用的或已就緒的電源電壓。複數個電源電壓VCC1與VCC2均可由位於常開電源域/永遠開啟電源域（always-on power domain）的一電源控制模組（power control module，PCM）16來提供。電源控制模組16可以是積體電路10中的晶片上電源控制模組（on-chip PCM），或積體電路10外部的晶片外電源控制模組（off-chip PCM）。在某些實施例中，複數個電源電壓VCC1與VCC2其中之一電源電壓可以是處理器核心（processor core）所操作在的核心電壓（core voltage），複數個電源電壓VCC1與VCC2其中之另一電源電壓可以是輸入/輸出電路（input/output circuit，I/O circuit）所操作在的輸入/輸出電壓（I/O voltage）。該處理器核心可用來控制該輸入/輸出電路。
電源管理電路100耦接於複數個電源域11與12，可用來根據電源電壓VCC2和一控制訊號CS進行積體電路10的電源控制，其中控制訊號CS攜帶電源電壓VCC1的電源狀態資訊。電源管理電路100所進行的電源控制可包含（但不限於）電源啟動重置、掉電偵測和複數個電源域11與12之間的電源隔離，其中電源隔離可稱作電源閘控（power gating）或電源切斷（power shut-off，PSO）。例如，在電源電壓VCC2比電源電壓VCC1提早就緒的某些實施例中，電源管理電路100可根據電源電壓VCC2和控制訊號CS偵測電源電壓VCC1是否已就緒，並據以對積體電路10進行電源啟動控制操作。此外，或者是，在可於電源域12使用（operative）的電源電壓VCC2比可於電源域11使用的電源電壓VCC1提早就緒的某些實施例中，電源管理電路100可根據電源電壓VCC2和控制訊號CS選擇性地將電源域11和電源域12隔離。
控制訊號CS可利用（但不限於）電源電壓VCC1、電源電壓VCC1之延遲版本，或其他可指示出電源電壓VCC1是否已就緒的一電源狀態訊號來實施。例如，該電源狀態訊號可指示出電源電壓VCC1是否已到達一閾值位準（threshold level）。當電源電壓VCC1的電壓位準低於該閾值位準時，電源電壓VCC1尚未就緒。當電源電壓VCC1的電壓位準到達或超過該閾值位準時，電源電壓VCC1已就緒。在某些實施例中，控制訊號CS可利用可指示出電源電壓VCC1和電源電壓VCC2是否均已就緒的一電源狀態訊號來實施。例如，控制訊號CS可利用常開電源域所提供之電源狀態訊號來實施。
在此實施例中，電源管理電路100可實施為積體電路10中的晶片上電路（on-chip circuit）。然而，這並非用來限制本揭示的保護範圍。在某些實施例中，電源管理電路100可實施為積體電路10外部的晶片外電路（off-chip circuit）。在某些實施例中，電源管理電路100可整合至（integrated into）電源控制模組16中，而不致背離本揭示的保護範圍。
圖2是本揭示之電源管理電路的一實施例的功能方塊示意圖。電源管理電路200可用來實現圖1所示之電源管理電路100的至少一部分。電源管理電路200包含（但不限於）一反相器電路（inverter circuit）210和一閂鎖電路220。反相器電路210具有一反相器輸入端子TI 和一反相器輸出端子TO 。反相器電路210可用以從反相器輸入端子TI 接收控制訊號CS，並於反相器輸出端子TO產生一控制訊號CSB。
閂鎖電路220具有一閂鎖器供電端子（latch supply terminal）TSL 、一閂鎖器輸入端子TI1 和一閂鎖器輸入端子TI2 。閂鎖器供電端子TSL 耦接於電源電壓VCC2。閂鎖器輸入端子TI1 和閂鎖器輸入端子TI2 分別耦接於反相器輸出端子TO 和反相器輸入端子TI 。閂鎖電路220可用以根據閂鎖器輸入端子TI1 和閂鎖器輸入端子TI2 各自的訊號位準產生一控制訊號SOUTB ，並據以進行圖1所示之積體電路10的電源控制。也就是說，閂鎖電路220可用以根據輸入至閂鎖器輸入端子TI1 的控制訊號CSB和輸入至閂鎖器輸入端子TI2 的控制訊號CS產生控制訊號SOUTB 。在某些實施例中，控制訊號SOUTB 與電源電壓VCC2可在相同的電源域使用。
由於攜帶電源電壓VCC1之一電源狀態資訊的控制訊號CS輸入至閂鎖電路220，從閂鎖電路220輸出的控制訊號SOUTB 可表現出該電源狀態資訊。舉例來說，該電源狀態資訊可指示出電源電壓VCC1的電壓位準或電源電壓VCC1的電源狀態，諸如電源電壓VCC1是否已就緒。此外，當電源電壓VCC2到達一閾值位準，並因此成為已就緒的電源電壓時，閂鎖電路220可開始正確地運作（operate properly）。因此，控制訊號SOUTB 也可指示出電源電壓VCC1與電源電壓VCC2是否均已就緒。
在某些實施例中，當該電源狀態資訊指示出電源電壓VCC1尚未就緒時，閂鎖器輸入端子TI1 與閂鎖器輸入端子TI2 各自的訊號位準其中之一訊號位準會高於閂鎖器輸入端子TI1 和閂鎖器輸入端子TI2 各自的訊號位準其中之另一訊號位準。控制訊號SOUTB 可具有一第一位準，諸如一邏輯高位準和一邏輯低位準其中之一。當該電源狀態資訊指示出電源電壓VCC1已就緒時，閂鎖器輸入端子TI1 和閂鎖器輸入端子TI2 各自的訊號位準其中之該訊號位準會低於閂鎖器輸入端子TI1 和閂鎖器輸入端子TI2 各自的訊號位準其中之該另一訊號位準。控制訊號SOUTB 可具有不同於該第一位準之一第二位準，諸如該邏輯高位準和該邏輯低位準其中之另一。因此，當電源電壓VCC2比電源電壓VCC1提早就緒時，控制訊號SOUTB 在電源電壓VCC1成為就緒之電源電壓的前後，可具有不同的位準。
例如，當該電源狀態資訊指示出電源電壓VCC1尚未就緒時，從反相器電路210產生之控制訊號CSB的訊號位準可高於控制訊號CS的訊號位準。當該電源狀態資訊指示出電源電壓VCC1已就緒時，控制訊號CSB的訊號位準可低於控制訊號CS的訊號位準。又例如，當該電源狀態資訊指示出電源電壓VCC1尚未就緒時，從反相器電路210產生之控制訊號CSB的訊號位準可低於控制訊號CS的訊號位準。當該電源狀態資訊指示出電源電壓VCC1已就緒時，控制訊號CSB的訊號位準可高於控制訊號CS的訊號位準。
在此實施例中，電源管理電路200另可包含一輸出緩衝器230，其可用以緩衝控制訊號SOUTB 以產生一控制訊號SOUT 。電源管理電路200可根據控制訊號SOUT 進行圖1所示之積體電路10的電源控制。在某些實施例中，輸出緩衝器230可用於減少負載效應（loading effect）及/或改變控制訊號SOUTB 的訊號位準。輸出緩衝器230可利用（但不限於）緩衝放大器（buffer amplifier）、電壓隨耦器（voltage follower）或反相器電路來實施。在某些實施例中，也可省略輸出緩衝器230。電源管理電路200可直接輸出控制訊號SOUTB ，進而執行圖1所示之積體電路10的電源控制，而不致背離本揭示的保護範圍。在某些實施例中，從閂鎖電路220輸出之控制訊號SOUTB 可適用的（operative）電源域，可不同於輸入至反相器電路210之控制訊號CS可適用的電源域。舉例來說（但本揭示不限於此），控制訊號CS可利用電源電壓VCC1或電源電壓VCC1之延遲版本而實施，其中電源電壓VCC1可適用於電源域11（即，電源電壓VCC1可在電源域11使用），其不同於控制訊號SOUTB 可適用的電源域12（即，控制訊號SOUTB 可在電源域12使用）。又例如，控制訊號CS可利用不同於電源域12之常開電源域所提供的電源狀態訊號來實施。因此，反相器電路210和閂鎖電路220可用來實施為一位準移位器202的至少一部分，其中位準移位器202可用來將控制訊號CS轉換為可在電源域12使用的控制訊號SOUTB 。控制訊號CS可在不同於電源域12的電源域使用。在此實施例中，位準移位器202可視為閂鎖型位準移位器。在某些實施例中，本揭示所提供之電源管理方案可利用單端型位準移位器或其他類型的位準移位器來產生控制訊號SOUTB ，而不致背離本揭示的保護範圍。相關的說明容後再敘。
請一併參閱圖1和圖2。在某些實施例中，電源管理電路200可根據控制訊號SOUTB /SOUT ，對積體電路10進行電源啟動控制操作。閂鎖電路220操作在電源電壓VCC2，其可比電源電壓VCC1提早就緒。當控制訊號CS所攜帶之電源狀態資訊指示出電源電壓VCC1尚未就緒時，閂鎖電路220可用以產生控制訊號SOUTB ，以保持積體電路10在重置模式。例如，閂鎖電路220可產生具有第一位準之控制訊號SOUTB ，以將操作在電源域12的至少一電路區塊保持在重置模式，及/或將操作在電源域11的至少一電路區塊保持在重置模式。當控制訊號CS所攜帶之電源狀態資訊指示出電源電壓VCC1已就緒時，閂鎖電路220可用以產生控制訊號SOUTB ，以將積體電路10從重置模式釋放。例如，閂鎖電路220可產生具有第二位準之控制訊號SOUTB ，以將操作在電源域12的該至少一電路區塊從重置模式釋放，及/或將操作在電源域11的該至少一電路區塊從重置模式釋放。
在某些實施例中，電源管理電路200可根據控制訊號SOUTB /SOUT ，對積體電路10中不同的電源域之間提供電源隔離。例如，閂鎖電路220可操作在電源電壓VCC2，其可比電源電壓VCC1提早就緒。當控制訊號CS所攜帶的電源狀態資訊指示出電源域11使用的電源電壓VCC1尚未就緒時，閂鎖電路220可用以產生控制訊號SOUTB ，以將電源域11與積體電路10的一部分隔離。積體電路10的該部分操作在電源域12。當控制訊號CS所攜帶的電源狀態資訊指示出電源域11使用的電源電壓VCC1已就緒時，閂鎖電路220可用以產生控制訊號SOUTB ，以允許電源域11耦接於積體電路10的該部分。
值得注意的是，本揭示所提供之電源管理方案可在實現零靜態電流的情形下，進行電源啟動控制操作或電源隔離。例如，當複數個電源電壓VCC1和電源電壓VCC2均已就緒或穩定時，反相器電路210與閂鎖電路220均可耗費零暫態電流。
為方便理解本揭示的內容，以下基於某些實施例以進一步說明本揭示所提供之電源管理方案。首先以電源啟動控制的應用來說明本揭示所提供之電源管理方案。圖3繪示了圖2所示之電源管理電路200的一種具體實施方式。在此實施例中，電源管理電路300可用來對圖1所示之積體電路10進行電源啟動控制操作。該電源啟動控制操作可包含（但不限於）電源啟動重置與掉電偵測。電源管理電路300可包含一反相器電路310、一閂鎖電路320、一輸出緩衝器330、一電阻單元（resistive element）340和一延遲單元（delay element）350。反相器電路310、閂鎖電路320及輸出緩衝器330可分別作為圖2所示之反相器電路210、閂鎖電路220及輸出緩衝器230的實施例。
在此實施例中，反相器電路310可利用複數個電晶體MPI 與MNI 來實施。複數個電晶體MPI 與MNI 各自的閘極均耦接於反相器電路310的反相器輸入端子TI 。複數個電晶體MPI 與MNI 各自的汲極均耦接於反相器電路310的反相器輸出端子TO 。電晶體MPI 的源極耦接於反相器電路310的反相器供電端子TSI 。電晶體MNI 的源極耦接於一參考電壓，諸如地電壓（ground voltage）。
閂鎖電路320可作為具有一非反相輸入端子與一反相輸入端子的比較器。在此實施例中，閂鎖器輸入端子TI1 與閂鎖器輸入端子TI2 可分別作為該非反相輸入端子與該反相輸入端子。因此，當閂鎖器輸入端子TI1 的訊號位準高於閂鎖器輸入端子TI2 的訊號位準時，從閂鎖器輸出端子TOL 輸出的控制訊號SOUTB 可具有高位準或邏輯高位準。當閂鎖器輸入端子TI1 的訊號位準低於閂鎖器輸入端子TI2 的訊號位準時，從閂鎖器輸出端子TOL 輸出的控制訊號SOUTB 可具有低位準或邏輯低位準。
輸出緩衝器330耦接於閂鎖電路320，用以緩衝控制訊號SOUTB 以產生控制訊號SOUT 。在此實施例中，輸出緩衝器330可利用操作在電源電壓VCC2的反相器電路來實施。因此，電源管理電路300可利用控制訊號SOUTB 的反相訊號，即控制訊號SOUT ，來進行電源啟動控制操作。
電阻單元340耦接於電源電壓VCC2與反相器供電端子TSI 之間，用以根據流過電阻單元340的一電流訊號IR 產生一電壓降VD 。在某些實施例中，電阻單元340可利用至少一電阻、至少一二極體、至少一接成二極體形式的電晶體（diode-connected transistor）、至少一能夠提供電阻（electrical resistance）的電路單元，以及上述的組合來實施。
延遲單元350耦接於反相器輸入端子TI ，用以接收電源電壓VCC1，並輸出電源電壓VCC1之延遲版本（delayed version）至反相器輸入端子TI 。電源電壓VCC1之延遲版本，以下稱作電源電壓VCCR1，可攜帶指示出電源電壓VCC1之電壓位準的電源狀態資訊。電源電壓VCCR1可作為圖2所示之控制訊號CS的實施例。從反相器輸出端子TO 輸出的電壓訊號VCOM 可作為圖2所示之控制訊號CSB的實施例。
圖4繪示了圖3所示之電源管理電路300的操作所涉及的訊號波形的實施例的示意圖。請連同圖1、圖3參閱圖4，在時間點t0，電源控制模組16可啟動（power up）電源域12，以及電源電壓VCC2開始上升。由於電源電壓VCC2尚未就緒（unready），電源管理電路300可將積體電路10保持在重置模式。例如，輸出緩衝器330可將控制訊號SOUTB 反相，以產生具有一邏輯低位準的控制訊號SOUT ，使操作在電源域12的一個或複數個電路區塊處在重置模式。
在時間點t0與時間點t1之間，由於電源電壓VCCR1/VCC1處於低位準，電晶體MPI 可被導通，而電晶體MNI 可被關斷。施加在閂鎖器輸入端子TI1 的電壓訊號VCOM 可等於或大致等於(VCC2−VD)。當電源電壓VCC2到達一閾值位準，使閂鎖電路320可正確地運作時，由於電源電壓VCC1和電源電壓VCC2均尚未就緒，因此，控制訊號SOUT 仍處在該邏輯低位準。
在時間點t1，電源電壓VCC2到達一標稱/額定位準（nominal/rated level），諸如3.3V。電壓訊號VCOM 可具有等於或大致等於該額定位準減去電壓降VD 的電壓位準。此外，電源控制模組16可啟動電源域11，以及電源電壓VCC1/VCCR1開始上升。在時間點t1與時間點t2之間，由於閂鎖器輸入端子TI1 的訊號位準（電壓訊號VCOM 的電壓位準）對於閂鎖器輸入端子TI2 的訊號位準（電源電壓VCCR1的電壓位準）來說已足夠高，因此，控制訊號SOUTB 可具有一邏輯高位準，諸如3.3V。控制訊號SOUT 可處在該邏輯低位準。
在時間點t2，電源電壓VCC1到達或超過一閾值位準VCT1 ，使電晶體MNI 可被導通。電壓訊號VCOM 可被降低為零或大致為零。舉例來說（但本揭示不限於此），當電源電壓VCCR1斜坡上升/逐步上升（ramp up）到電晶體MNI 的閾值電壓（threshold voltage）時，電源電壓VCC1會到達閾值位準VCT1 。此外，閂鎖器輸入端子TI1 和閂鎖器輸入端子TI2 各自的訊號位準之間的差距，諸如|VCOM −VCCR1|，會到達或超過一轉態閾值（transition threshold）。控制訊號SOUTB 可從該邏輯高位準轉變（transition）為該邏輯低位準，進而指示出電源電壓VCC1已就緒。電源管理電路300可將積體電路10從重置模式釋放。例如，輸出緩衝器330可將控制訊號SOUTB 反相，以產生具有該邏輯高位準（諸如3.3V）的控制訊號SOUT ，進而將操作在電源域12的該一個或複數個電路區塊積體電路10從重置模式釋放。在時間點t2與時間點t3之間，控制訊號SOUTB 可處在該邏輯低位準，控制訊號SOUT 可處在該邏輯高位準。電晶體MPI 可被關斷。在電源電壓VCC1和電源電壓VCC2均已就緒的期間，電源管理電路300可耗費零暫態電流。
在時間點t3，舉例來說，由於發生掉電情形，電源電壓VCC1下降至低於或到達一閾值位準VCT2 。電晶體MNI 可被關斷，而電晶體MPI 可被導通。電壓訊號VCOM 可增加至等於或大致等於電源電壓VCC2的該額定位準減去電壓降VD 的電壓位準。舉例來說（但本揭示不限於此），當電源電壓VCCR1斜坡下降/逐步下降（ramp down）到電晶體MNI 的閾值電壓時，電源電壓VCC1會到達閾值位準VCT2 。控制訊號SOUTB 可從該邏輯低位準轉變為該邏輯高位準，進而指示出電源電壓VCC1尚未就緒。電源管理電路300可使積體電路10處在重置模式。例如，輸出緩衝器330可將控制訊號SOUTB 反相，以產生具有該邏輯低位準的控制訊號SOUT ，進而將操作在電源域12的該一個或複數個電路區塊積體電路10保持在重置模式。
以上基於圖3和圖4所述之電路結構及操作是為了方便說明的目的，並非用來限制本揭示的保護範圍。在某些實施例中，反相器電路310之反相器供電端子TSI 可直接耦接於一電源電壓，其中該電源電壓可比電源電壓VCC1提早就緒，並具有低於電源電壓VCC2的標稱/額定電壓位準（nominal/rated voltage level）的標稱/額定電壓位準。在某些實施例中，閂鎖器輸入端子TI1 與閂鎖器輸入端子TI2 可分別作為比較器的反相輸入端子與非反相輸入端子。在某些實施例中，輸出緩衝器330可由其他類型的緩衝器（諸如電壓隨耦器）來實施。在某些實施例中，可省略輸出緩衝器330。電源管理電路300可直接輸出控制訊號SOUTB 以進行電源啟動控制操作。在某些實施例中，可省略延遲單元350。電源電壓VCC1可直接輸入至反相器輸入端子TI 與閂鎖器輸入端子TI2 。這些更改和變化均包含在本揭示的保護範圍內。
在某些實施例中，延遲單元350可用來確保電源電壓VCC1在控制訊號SOUT 轉變（transition）為該高邏輯位準時已處於穩定狀態。例如，當電源電壓VCCR1斜坡上升到一電壓位準時，由於電源電壓VCCR1是電源電壓VCC1的延遲版本，因此，電源電壓VCC1可能已經上升至高於該電壓位準。因此，當控制訊號SOUT 從該低邏輯位準轉變為該高邏輯位準，以指示出電源電壓VCC1已就緒時，電源電壓VCC1會比電源電壓VCCR1更接近電源電壓VCC1的額定位準，諸如1.2V。
請參閱圖5，在某些實施例中，圖3所示之延遲單元350可利用一延遲單元550來實施，其中延遲單元550包含一電阻RD1 和一電晶體MD1 。在此實施例中，電阻RD1 耦接於電源電壓VCC1以提供電源電壓VCCR1。電晶體MD1 的閘極耦接於電源電壓VCCR1。電晶體MD1 的汲極和源極彼此短路。因此，電晶體MD1 可作為一電容，其耦接於電源電壓VCCR1與一參考電壓VSS之間。延遲單元550可作為電阻電容延遲單元（RC delay element）。此外，電源管理電路500的電阻單元540可作為圖3所示之電阻單元340的實施例。電阻單元540包含彼此串聯的複數個接成二極體形式的電晶體MR1 ～MR3 。當複數個接成二極體形式的電晶體MR1 ～MR3 中各個接成二極體形式的電晶體導通時，電阻單元540的電壓降VD 可大約等於複數個接成二極體形式的電晶體MR1 ～MR3 各自的閾值電壓的總和。
在此實施例中，電源管理電路500另可包含一電晶體ML ，其可作為耦接於閂鎖電路320的閂鎖器供電端子TSL 與閂鎖器輸出端子TOL 之間的一電容。在電源電壓VCC2的斜坡上升期間（ramp-up period），閂鎖器輸出端子TOL 的訊號位準可利用電晶體ML 而被上拉（pulled up）到電源電壓VCC2。
圖6繪示了圖5所示之電源管理電路500的操作所涉及的訊號波形的實施例的示意圖。請一併參閱圖5和圖6，在時間點tA1，電源電壓VCC1開始上升。舉例來說，圖1所示之電源域11可於時間點tA1被啟動。此外，由於電源電壓VCC1可經由電阻RD1 被施加到電晶體MD1 （作為一電容），電源電壓VCCR1可開始上升。經過一段時間tP之後，電源電壓VCC1可上升到閾值位準VCT1 。電源電壓VCCR1可上升到電晶體MNI 的閾值電壓。因此，電晶體MNI 可在時間點tA2被導通。另外，電壓訊號VCOM 可減少為零或大致為零
在時間點tA3，電源電壓VCCR1可以比電壓訊號VCOM 高了一轉態閾值，使閂鎖器輸入端子TI1 和閂鎖器輸入端子TI2 各自的訊號位準之間的差距，諸如|VCCR1−VCOM |，可到達該轉態閾值（transition threshold）。控制訊號SOUTB 可從該邏輯高位準轉變為該邏輯低位準。此外，控制訊號SOUT 可從該邏輯低位準轉變為該邏輯高位準，進而指示出電源電壓VCC1已就緒。值得注意的是，當控制訊號SOUT 從該邏輯低位準轉變為該邏輯高位準時，由於設置了延遲單元550，電源電壓VCC1的電壓位準可高於電源電壓VCCR1的電壓位準。電源電壓VCC1可成為足夠穩定的電源電壓，使裝置可正確地操作。
在時間點tA4，電源電壓VCC1下降至低於或到達閾值位準VCT2 （例如，發生掉電情形）。電源電壓VCCR1可下降至電晶體MNI 的閾值電壓。控制訊號SOUTB 可從該邏輯低位準轉變為該邏輯高位準。此外，控制訊號SOUT 可從該邏輯高位準轉變為該邏輯低位準，進而指示出電源電壓VCC1變成尚未就緒的電源電壓。在此實施例中，閾值位準VCT2 可等於閾值位準VCT1 。
由於所屬領域之通常知識者經由閱讀圖1至圖4的相關段落說明之後，應可瞭解電源管理電路500的操作細節，因此，進一步的說明在此便不再贅述。
請再次參閱圖3和圖4，在某些實施例中，延遲單元350可提供遲滯（hysteresis）作用，以增加抗擾度（noise immunity）和系統穩定性。例如，延遲單元350可利用具有遲滯功能的延遲單元，其可用以產生電源電壓VCC1的延遲版本。在電源電壓VCC1的斜坡上升期間（ramp-up period），電源電壓VCC1的延遲版本在VCC1電源電壓上升至一第一閾值位準時，上升至一參考位準。在電源電壓VCC1的斜坡下降期間（ramp-down period），電源電壓VCC1的延遲版本在電源電壓VCC1下降至低於該第一閾值位準的一第二閾值位準時，下降至該參考位準。在該參考位準是電晶體MNI 之閾值電壓的電壓位準時，該第一閾值位準與該第二閾值位準可分別是閾值位準VCT1 與閾值位準VCT2 。當電源電壓VCC1因為雜訊的干擾而斜坡下降至閾值位準VCT1 與閾值位準VCT2 兩者之間的電壓位準時，由於電源電壓VCCR1的電壓位準仍可高於電晶體MNI 的閾值電壓的電壓位準，因此，控制訊號SOUT 仍可處在該邏輯高位準。該具有遲滯功能的延遲單元可減少控制訊號SOUTB /SOUT 中發生錯誤的訊號位準轉態（false transition）的可能性。
請參閱圖7，在某些實施例中，圖3所示之延遲單元350可利用一延遲單元750來實施。電源管理電路700的電路結構與圖5所示之電源管理電路500的電路結構相似/相同，兩者主要的差別在於延遲單元750另包含一電阻RD2 與一電晶體MD2 。在此實施例中，電阻RD2 之一端耦接於反相器輸入端子TI 與電晶體MD2 。電晶體MD2 用以根據電壓訊號VCOM 選擇性地將電阻RD2 之另一端耦接於參考電壓VSS。
圖8繪示了圖7所示之電源管理電路700的操作所涉及的訊號波形的實施例的示意圖。請一併參閱圖7和圖8，在時間點tB1，電源電壓VCC1從一低電壓位準開始上升。電晶體MPI 可被導通，而電晶體MNI 可被關斷。電壓訊號VCOM 可具有足夠高的位準以導通電晶體MD2 。因此，電阻RD1 與電阻RD2 可作為一分壓器（voltage divider），以對電源電壓VCC1進行分壓。由於電源電壓VCC1可經由該分壓器被施加至電晶體MD1 （其作為一電容），電源電壓VCCR1可開始上升。電源電壓VCCR1可視為與電源電壓VCC1相關的分壓。
經過一段時間tQ之後，電源電壓VCC1可上升至閾值位準VCT1 。此外，電源電壓VCCR1可上升至電晶體MNI 的閾值電壓。因此，電晶體MNI 可在時間點tB2被導通。在某些實施例中，由於圖8所示之閾值位準VCT1 可高於圖6所示之閾值位準VCT1 ，因此，該段時間tQ的長度可長於圖6所示之該段時間tP的長度。在時間點tB2與時間點tB3之間，電晶體MPI 可被關斷。電壓訊號VCOM 可具有低位準，使電晶體MD2 被關斷。電源電壓VCCR1的電壓位準可大致等於電源電壓VCC1的電壓位準。
在時間點tB3，閂鎖器輸入端子TI1 與閂鎖器輸入端子TI2 各自的訊號位準之間的差距，諸如|VCCR1−VCOM |，可到達一轉態閾值。控制訊號SOUTB 可從該邏輯高位準轉變為該邏輯低位準。此外，控制訊號SOUT 可從該邏輯低位準轉變為該邏輯高位準，進而指示出電源電壓VCC1已就緒。
在時間點tB4，電源電壓VCC1下降至低於或到達閾值位準VCT2 （例如，發生掉電情形）。電源電壓VCCR1可下降至低於或到達電晶體MNI 的閾值電壓。電晶體MNI 可被關斷，而電晶體MPI 可被導通。電壓訊號VCOM 可具有足夠高的位準以導通電晶體MD2 。電源電壓VCCR1可再次成為與電源電壓VCC1相關的分壓。控制訊號SOUTB 可從該邏輯低位準轉變為該邏輯高位準。此外，控制訊號SOUT 可從該邏輯高位準轉變為該邏輯低位準，進而指示出電源電壓VCC1變成尚未就緒的電源電壓。在此實施例中，圖8所示之閾值位準VCT2 可等於圖6所示之閾值位準VCT1 。
由於所屬領域之通常知識者經由閱讀圖1至圖6的相關段落說明之後，應可瞭解電源管理電路700的操作細節，因此，進一步的說明在此便不再贅述。
在某些實施例中，本揭示所提供之電源管理方案可應用於電源隔離。圖9是圖1所示之積體電路10的一種具體實施方式。在此實施例中，積體電路90具有複數個電源域，其包含一電源域13、一常開電源域14，以及圖1所示之電源域11和電源域12。複數個電源域11～13可分別由常開電源域14傳送的複數個電源電壓VCC1～VCC3所供電。在某些實施例中，複數個電源電壓VCC1～VCC3可以是可切換的電源域（switchable power domain）。
積體電路90可利用一個或複數個電源閘控機制來進行不同電源域之間的電源隔離。舉例來說，積體電路90可包含一電源管理電路900，其可用於複數個電源域11和12之間的電源隔離。電源管理電路900可作為圖1所示之電源管理電路100的實施例。又例如，積體電路90可包含一隔離單元（isolation cell）901，其可用於複數個電源域11和13之間的電源隔離。隔離單元901可利用（但不限於）一或閘（OR gate）來實施。值得注意的是，在某些實施例中，電源管理電路900可用於複數個電源域11～13中任兩個電源域之間的電源隔離，而不致背離本揭示的保護範圍。此外，隔離單元901可用於複數個電源域11～13中任兩個電源域之間的電源隔離，而不致背離本揭示的保護範圍。再者，在某些實施例中，電源管理電路900可設置在實體媒體連接層（physical medium attachment layer，PMA）961、實體編碼子層（physical coding sublayer，PCS）962或電源控制模組16之中，而不致背離本揭示的保護範圍。
為方便說明，下文將積體電路90描述為一應用處理器（application processor，AP）的至少一部分，該應用處理器可支援行動產業處理器介面（Mobile Industry Processor Interface，MIPI）的規格。所屬領域之通常知識者可以瞭解積體電路90可實施為能夠支援其他類型的通信介面規格（communication interface specification）的積體電路，而不致背離本揭示的保護範圍。
在此實施例中，積體電路90另可包含圖1所示之電源控制模組16、一影像訊號處理器（image signal processor，ISP）92、一圖形處理單元（graphic processing unit，GPU）94以及一接收器96。電源控制模組16操作在常開電源域14，並可用以提供複數個電源電壓VCC1～VCC3給複數個電源域11～13，以及控制複數個電源域11～13的電源啟動/關閉時序。此外，電源控制模組16可用來產生一電源狀態訊號，諸如一電源良好訊號（power good signal）PWR_OK，以指示出複數個電源電壓VCC1～VCC3均已就緒或可供使用。
影像訊號處理器92操作在電源域11，可由電源控制模組16所提供之啟動訊號（start-up signal）PWR_ON來啟動。圖形處理單元94操作在電源域13，可被隔離單元901控制以選擇性地與影像訊號處理器92隔離。舉例來說（但本揭示不限於此），當電源域11尚未就緒或不可用時，電源控制模組16可傳送具有預定位準（諸如高邏輯位準）的一控制訊號ISO_EN1。隔離單元901可根據控制訊號ISO_EN1，將來自電源域11的訊號和電源域13中的圖形處理單元94隔離。
接收器96，諸如行動產業處理器介面差動實體接收器（MIPI differential physical receiver，MIPI D-PHY receiver），可具有一實體層（physical layer），其可包含實體媒體連接層（PMA）961和實體編碼子層（PCS）962。利用耦接於實體媒體連接層961和實體編碼子層962之間的電源管理電路900，接收器96的該實體層可容許不同的電源啟動/關閉時序。舉例來說（但本揭示不限於此），當電源域11尚未就緒或不可用時，電源管理電路900可根據電源控制模組16所提供的一控制訊號ISO_EN2，將電源域11中的實體媒體連接層961與電源域12中的實體編碼子層962斷開。在某些實施例中，控制訊號ISO_EN2可攜帶電源電壓VCC1的電源狀態資訊，進而指示出電源電壓VCC1是否已就緒。在某些實施例中，控制訊號ISO_EN2可攜帶複數個電源電壓VCC1和VCC2各自的電源狀態資訊，進而指示出複數個電源電壓VCC1和VCC2是否均已就緒。在某些實施例中，控制訊號ISO_EN2可以是一電源狀態訊號，諸如電源良好訊號PWR_OK或電源良好訊號PWR_OK的反相訊號。
圖10是圖2所示之電源管理電路200的一種具體實施方式。在此實施例中，圖10所示之電源管理電路1000可用來對圖9所示之積體電路90的不同電源域進行電源隔離。電源管理電路1000的電路結構與圖3所示之電源管理電路300的電路結構相似/相同，兩者主要的差別在於反相器供電端子TSI 可選擇性地耦接於複數個電源電壓VCC1與VCC2的其中之一。在此實施例中，電源管理電路1000可包含一反相器電路1010、一閂鎖電路1020、一切換電路（switch circuit）1060、一輸出緩衝器1070以及圖3所示之輸出緩衝器330。反相器電路1010與閂鎖電路1020可分別作為圖2所示之反相器電路210與閂鎖電路220的實施例。
閂鎖電路1020可利用（但不限於）一交叉耦合反相器對（cross-coupled inverter pair），其可包含複數個電晶體MLU1 、MLD1 、MLU2 與MLD2 。閂鎖器輸入端子TI1 耦接於電晶體MLD1 的閘極，用以接收反相器電路1010所產生之一電壓訊號PWRB。閂鎖器輸入端子TI2 耦接於電晶體MLD2 的閘極，用以接收輸入至反相器電路1010的控制訊號ISO_EN2。控制訊號ISO_EN2可作為圖2所示之控制訊號CS的實施例。電壓訊號PWRB可作為圖2所示之控制訊號CSB的實施例。閂鎖器供電端子TSL 耦接於複數個電晶體MLU1 和MLU2 各自的源極，用以接收電源電壓VCC2。閂鎖器輸出端子TOL 耦接於複數個電晶體MLU2 和MLD2 各自的汲極之間，用以輸出控制訊號SOUTB 。另一閂鎖器輸出端子TOLC 耦接於複數個電晶體MLU1 和MLD1 各自的汲極之間，用以輸出控制訊號SOUTB 的反相或互補（complement）訊號。
切換電路1060可包含一電阻單元1062、一開關1064及一開關1066。電阻單元1062耦接於一電路節點NC 與反相器供電端子TSI 之間。在此實施例中，電阻單元1062可由一電阻RG 來實施。在某些實施例中，電阻單元1062可利用至少一電阻、至少一二極體、至少一接成二極體形式的電晶體、至少一能夠提供電阻的電路單元，以及上述的組合來實施，而不致背離本揭示的保護範圍。開關1064可根據一控制訊號PWRS（即，閂鎖器輸出端子TOLC 的訊號位準）選擇性地耦接於電源電壓VCC1與反相器供電端子TSI 之間。開關1066可根據控制訊號PWRS選擇性地耦接於電源電壓VCC2與電路節點NC 之間。當開關1064與開關1066的其中之一導通時，開關1064與開關1066的其中之另一可被斷開。在此實施例中，開關1064與開關1066可分別利用電晶體MS1 與電晶體MS2 來實施。在某些實施例中，開關1064與開關1066均可利用其他類型的開關單元來實施，而不致背離本揭示的保護範圍。
輸出緩衝器1070耦接於閂鎖電路1020之閂鎖器輸出端子TOLC ，並可用來緩衝控制訊號SOUTB 的互補訊號以產生控制訊號PWRS。在此實施例中，輸出緩衝器1070可利用操作在電源電壓VCC2的電壓隨耦器來實施。
圖11繪示了圖10所示之電源管理電路1000的操作所涉及的訊號波形的實施例的示意圖。請連同圖9、圖10參閱圖11，在時間點tC1之前，來自常開電源域14的控制訊號ISO_EN2具有一邏輯低位準（諸如0V）。在此實施例中，控制訊號ISO_EN2可利用電源良好訊號PWR_OK來實施。具有該邏輯低位準的電源良好訊號PWR_OK可指示出複數個電源電壓VCC1和VCC2均尚未就緒。此外，電壓訊號PWRB可因應具有額定位準V1（諸如3.3V）的電源電壓VCC2而上升。例如，反相器電路110可利用圖3所示之反相器電路310來實施。由於輸入至一p通道電晶體（p-channel transistor）（諸如圖3所示之電晶體MPI ）的閘極的電源良好訊號PWR_OK具有該邏輯低位準，因此，電源電壓VCC2可經由電阻單元1062和該p通道電晶體施加到反相器輸出端子TO 。
在時間點tC1，由於電壓訊號PWRB到達或高於一閾值位準，閂鎖器輸入端子TI1 與閂鎖器輸入端子TI2 各自的訊號位準之間的差距（諸如|PWRB−VCCR1|）會到達或超過一轉態閾值（諸如0.9V）。控制訊號PWRS可具有在電源域12是有效的一邏輯低位準，諸如0V。控制訊號SOUTB 可具有在電源域12是有效的一邏輯高位準，諸如3.3V。因此，適用於電源域12的控制訊號SOUT 可具有該邏輯低位準，以指示出複數個電源電壓VCC1和VCC2均尚未就緒。此外，由於控制訊號PWRS可因應電源良好訊號PWR_OK而處在該邏輯低位準，因此，在電源電壓VCC1就緒之前，開關1064斷開，而開關1066導通。
在時間點tC2，電源電壓VCC1到達本身的額定位準V2，諸如1.2V。經過一延遲時間之後，電源良好訊號PWR_OK在時間點tC3轉變成一邏輯高位準V3，諸如1.2V。在時間點tC4，電壓訊號PWRB可下降至電壓位準V4，其可等於或大致等於電源電壓VCC2減去電壓降VDG 。電壓降VDG 是根據流經電阻RG的一電流訊號而產生。舉例來說（但本揭示不限於此），電壓位準V4可接近0V，諸如0.2V。
在時間點tC5，由於閂鎖器輸入端子TI1 與閂鎖器輸入端子TI2 各自的訊號位準之間的差距（諸如|PWR_OK−PWRB|）到達或超過一轉態閾值（諸如0.9V），因此，控制訊號PWRS與控制訊號SOUT 均可轉變為電源域12中的該邏輯高位準（諸如3.3V）。由於控制訊號PWRS可因應電源良好訊號PWR_OK而處在該邏輯高位準，因此，當複數個電源電壓VCC1與VCC2均已就緒時，開關1064導通，而開關1066斷開。在時間點tC6，由於開關1064被導通以將電源電壓VCC1耦接於反相器輸入端子TI ，因此，電壓訊號PWRB可降低到電源域11中的該邏輯低位準（諸如0V）。
在時間點tC7，電源控制模組16可使電源良好訊號PWR_OK（即控制訊號ISO_EN2）解除有效狀態（dessert），以關閉電源域11。電源良好訊號PWR_OK可從常開電源域14中的該邏輯高位準轉變為該邏輯低位準。在時間點tC8，由於閂鎖器輸入端子TI1 與閂鎖器輸入端子TI2 各自的訊號位準之間的差距（諸如|PWRB−PWR_OK|）到達或超過一轉態閾值（諸如0.9V），因此，控制訊號PWRS與控制訊號SOUT 均可轉變為電源域12中的該邏輯低位準。電壓訊號PWRB可上升到大致等於電源電壓VCC1的額定位準（諸如1.2V）。在時間點tC9，由於開關1066根據控制訊號PWRS而導通，因此，電源電壓VCC2經由電阻單元1062耦接於反相器供電端子TI 。電壓訊號PWRB可上升至電源電壓VCC2的額定位準V1。
利用可指示出電源電壓VCC1的電源狀態的電源良好訊號PWR_OK，當電源電壓VCC1尚未就緒或還不可使用時，電源管理電路1000可將電源域11與電源域12之中的一個或複數個電路區塊（諸如實體媒體連接層961）隔離。此外，當電源電壓VCC1與電源電壓VCC2均已就緒時，電源管理電路1000可將產生適用於電源域12的控制訊號SOUTB /SOUT ，以允許電源域11耦接於電源域12之中的該一個或複數個電路區塊。
在某些實施例中，控制訊號ISO_EN2另可攜帶電源電壓VCC2的電源狀態資訊。當複數個電源電壓VCC1和VCC2其中之一已就緒而其中之另一尚未就緒時（例如，在電源啟動時序的期間），控制訊號ISO_EN2可處在一第一位準（諸如一邏輯高位準與一邏輯低位準其中之一）。當複數個電源電壓VCC1與VCC2均已就緒時，控制訊號ISO_EN2可處在不同於該第一位準的一第二位準。圖12繪示了圖10所示之電源管理電路1000的操作所涉及的訊號波形的另一實施例的示意圖。圖12所示之訊號波形與圖11所示之訊號波形相似/相同，兩者的差別在於在電源電壓VCC2就緒之前，控制訊號ISO_EN2可處在邏輯高位準。此外，當電源電壓VCC2已就緒而電源電壓VCC1尚未就緒時，控制訊號ISO_EN2可處在邏輯低位準。當複數個電源電壓VCC1與VCC2均已就緒時，控制訊號ISO_EN2可回到邏輯高位準。由於所屬領域之通常知識者經由閱讀圖1至圖11的相關段落說明之後，應可瞭解圖10所示之電源管理電路1000採用圖12所示之訊號波形的操作細節，因此，進一步的說明在此便不再贅述。
在某些實施例中，本揭示所提供之電源管理方案可利用電源良好訊號的反相訊號（由常開電源域所提供）來進行電源隔離。圖13是圖2所示之電源管理電路200的另一種具體實施方式。在此實施例中，圖13所示之電源管理電路1300可用來對圖9所示之積體電路90的不同電源域進行電源隔離。電源管理電路1300的電路結構與圖10所示之電源管理電路1000的電路結構相似/相同，兩者主要的差別在電源電壓VCC1可在就緒之前就耦接於反相器供電端子TSI 。此外，輸出緩衝器1330可利用電壓隨耦器來實施。在此實施例中，電源管理電路1300可利用一電源狀態訊號PWR_OKN（其為圖9所示之電源良好訊號PWR_OK的反相訊號）進行電源隔離。電源狀態訊號PWR_OKN可作為圖9所示之控制訊號ISO_EN2的實施例。
圖14繪示了圖13所示之電源管理電路1300的操作所涉及的訊號波形的實施例的示意圖。請連同圖9、圖13參閱圖14，在時間點tD1之前，電源狀態訊號PWR_OKN可處在一邏輯高位準，以指示出複數個電源電壓VCC1和VCC2並沒有都已經就緒。輸入至閂鎖器輸入端子TI1 的電壓訊號PWRB可具有一邏輯低位準。因此，閂鎖器輸入端子TI1 的訊號位準會低於閂鎖器輸入端子TI2 的訊號位準。控制訊號SOUTB 可具有一邏輯低位準，以指示出電源電壓VCC1尚未就緒。電源管理電路1300可據以產生具有一邏輯低位準的控制訊號SOUT ，進而將電源域11和操作在電源域12的實體媒體連接層961隔離。
在時間點tD1，電源狀態訊號PWR_OKN可轉變為一邏輯低位準，以指示出複數個電源電壓VCC1與VCC2均已就緒。閂鎖器輸入端子TI1 的訊號位準會高於閂鎖器輸入端子TI2 的訊號位準。控制訊號SOUTB 可具有一邏輯高位準。電源管理電路1300可據以產生具有一邏輯高位準的控制訊號SOUT ，進而允許訊號從電源域11傳遞到操作在電源域12的實體媒體連接層961。在時間點tD2，電源控制模組16可使電源良好訊號PWR_OK解除有效狀態，以關閉電源域11。電源狀態訊號PWR_OKN可轉變為該邏輯高位準。電源域11可再次與操作在電源域12的實體媒體連接層961隔離。
在某些實施例中，控制訊號ISO_EN2另可攜帶電源電壓VCC2的電源狀態資訊。當複數個電源電壓VCC1和VCC2的其中之一已就緒而其中之另一尚未就緒時（例如，在電源啟動時序的期間），控制訊號ISO_EN2可處在一第一位準（諸如一邏輯高位準和一邏輯低位準其中的一個）。當複數個電源電壓VCC1與VCC2均已就緒時，控制訊號ISO_EN2可處在不同於該第一位準的一第二位準。圖15繪示了圖13所示之電源管理電路1300的操作所涉及的訊號波形的另一實施例的示意圖。圖15所示之訊號波形與圖14所示之訊號波形相似/相同，兩者的差別在於在電源電壓VCC2就緒之前，控制訊號ISO_EN2可處在邏輯低位準。此外，當電源電壓VCC2已就緒而電源電壓VCC1尚未就緒時，控制訊號ISO_EN2可轉變到邏輯高位準。當複數個電源電壓VCC1與VCC2均已就緒時，控制訊號ISO_EN2可回到邏輯低位準。由於所屬領域之通常知識者經由閱讀圖1至圖14的相關段落說明之後，應可瞭解圖13所示之電源管理電路1300採用圖15所示之訊號波形的操作細節，因此，進一步的說明在此便不再贅述。
如上所述，本揭示所提供之電源管理方案可將適用在一電源域的控制訊號，轉換為適用在另一電源域的控制訊號，進而執行電源控制操作。舉例來說（但本揭示不限於此），前述電源管理電路200/300/1000/1300可實施為包含一位準移位器與一輸出緩衝器。在圖2所示之實施例中，反相器電路210與閂鎖電路220可用來實施位準移位器202的至少一部分。在圖3所示之實施例中，反相器電路310、閂鎖電路320與電阻單元340可用來實施位準移位器302的至少一部分。在圖10所示之實施例中，反相器電路1010、閂鎖電路1020與切換電路1060可用來實施位準移位器1002的至少一部分。在圖13所示之實施例中，反相器電路1010與閂鎖電路1020可用來實施位準移位器1302的至少一部分。
在某些實施例中，本揭示所提供之電源管理方案可利用單端型位準移位器和輸出緩衝器來進行電源隔離。圖16是圖2所示之電源管理電路200的另一種具體實施方式。在此實施例中，電源管理電路1600可用來對圖9所示之積體電路90的不同電源域進行電源隔離。此外，電源管理電路1600可實施為包含一單端型位準移位器。
請一併參閱圖9和圖16，電源管理電路1600可包含一位準移位器1602與圖3所示之輸出緩衝器330。位準移位器1602由在電源域12中使用的電源電壓VCC2所供電。位準移位器1602可用來將控制訊號ISO_EN2轉換為適用於電源域12的控制訊號SOUTB 。在此實施例中，位準移位器1602包含一電晶體MLS 與一電阻單元RS （諸如一電阻）。此外，用來控制電晶體MLS 的開關狀態的控制訊號ISO_EN2可利用一電源狀態訊號（諸如電源良好訊號PWR_OK）來實施。
於操作中，在電源電壓VCC1就緒之前，電源良好訊號PWR_OK處於一邏輯低位準。電晶體MLS 被關斷。控制訊號SOUTB 可具有一邏輯高位準，諸如電源電壓VCC2的額定位準。控制訊號SOUT 可具有一邏輯低位準，以指示出電源電壓VCC1尚未就緒。電源管理電路1600可根據控制訊號SOUT 將電源域11與電源域12之中的實體媒體連接層961隔離。當複數個電源電壓VCC1與VCC2均已就緒時，電源良好訊號PWR_OK從該邏輯低位準轉變為一邏輯高位準，以導通電晶體MLS 。控制訊號SOUTB 可轉變為該邏輯低位準。控制訊號SOUT 可轉變為該邏輯高位準，其可指示出複數個電源電壓VCC1與VCC2均已就緒。電源管理電路1600可根據控制訊號SOUT 允許電源域11耦接於電源域12之中的實體媒體連接層961。
值得注意的是，本揭示所提供之電源管理方案可利用單一控制訊號（諸如直接從常開電源域提供的電源狀態訊號）以進行不同電源域之間的電源隔離。請再次參閱圖9與圖13，在某些實施例中，由於控制訊號ISO_EN2可被位準轉換到適用於電源域13的控制訊號，因此，電源管理電路900可根據控制訊號ISO_EN2將電源域11與電源域13之中的一個或複數個電路區塊隔離。例如，當電源管理電路900用以將電源域11與電源域13之中的圖形處理單元94隔離時，反相器電路110與閂鎖電路1020可分別由電源電壓VCC1與VCC3所供電。位準移位器1302仍可接收電源狀態訊號PWR_OKN，以將電源狀態訊號PWR_OKN可轉換為控制訊號SOUTB ，其可在電源域VCC3中使用。利用本揭示所提供之電源管理方案，單一控制訊號即可用來進行複數個電源域之間的電源隔離，因此可減少電路晶片面積和功耗。
圖17是本揭示管理一積體電路之方法的一實施例的流程圖。為了方便說明，以下基於圖9所示之積體電路與圖2所示之位準移位器來說明方法1700。所屬領域之通常知識者應可瞭解方法1700可應用於圖1所示之積體電路10或其他具有複數個電源域的積體電路，而不致背離本揭示的保護範圍。此外，所屬領域之通常知識者應可瞭解方法1700可利用其他位準移位器，諸如圖3所示之位準移位器302、圖10所示之位準移位器1002、圖13所示之位準移位器1302、圖16所示之位準移位器1602，或其他類型的位準移位器，而不致背離本揭示的保護範圍。此外，在某些實施例中，在方法1700中可執行其他操作。在某些實施例中，方法1700中的操作可由不同的順序來進行，或由其他操作來實施。在某些實施例中，可省略方法1700中的一個或複數個操作的。
於操作1702中，使用一位準移位器，並將該位準移位器操作在供電給該積體電路之一第一電源域的一第一電源電壓。該第一電源域用以接收來自該積體電路之一第二電源域的一輸入訊號，該第二電源域由一第二電源電壓所供電。例如，位準移位器202可由電源域12中的電源電壓VCC2所供電。電源域12中的實體媒體連接層961可從由電源電壓VCC1所供電的電源域11之中的實體編碼子層962接收一輸入訊號，諸如一資料登錄或一控制輸入。
於操作1704中，當該第一電源電壓已就緒，而該第二電源電壓尚未就緒時，利用該位準移位器將一第一控制訊號轉換為具有一第一邏輯位準之一第二控制訊號，以將該第二電源域與該第一電源域隔離，其中該第一控制訊號至少指示出該第二電源電壓的電源狀態。例如，位準移位器202可實施在電源管理電路900中。當電源電壓VCC2已就緒而電源電壓VCC1尚未就緒時，位準移位器202可用來將控制訊號CS轉換為具有一第一邏輯位準（諸如一邏輯高位準與一邏輯低位準的其中之一）的控制訊號SOUTB ，以將電源域11與電源域12隔離。因此，該輸入訊號（其可具有從電源域11所傳送的未知狀態）可以與電源域12隔離。電源域11之中的實體編碼子層962可不與電源域12之中的實體媒體連接層961耦接。
在某些實施例中，圖2所示之控制訊號CS可利用常開電源域14所提供之電源狀態訊號來實施。在某些實施例中，圖2所示之控制訊號CS可利用能夠指示出電源電壓VCC1是否已就緒的電源狀態訊號來實施。在某些實施例中，圖2所示之控制訊號CS可利用能夠指示出電源電壓VCC1與電源電壓VCC2是否均已就緒的電源狀態訊號來實施。舉例來說，控制訊號CS可由電源控制模組16所傳送的電源良好訊號PWR_OK來實施。又例如，控制訊號CS可由具有與圖11、圖12、圖14或圖15相似/相同的訊號波形的控制訊號ISO_EN2來實施。
於操作1706中，當該第一電源電壓與該第二電源電壓均已就緒時，利用該位準移位器將該第一控制訊號轉換為具有一第二邏輯位準之該第二控制訊號，以允許該第一電源域接收來自該第二電源域的該輸入訊號。例如，當電源電壓VCC1與電源電壓VCC2均已就緒時，位準移位器202可用來將控制訊號CS轉換為具有一第二邏輯位準（諸如該邏輯高位準與該邏輯低位準的其中之另一）的控制訊號SOUTB ，以允許電源域12接收來自電源域11的該輸入訊號。因此，電源域11所提供的該輸入訊號可被傳送到電源域12。電源域11之中的實體編碼子層962可被允許與電源域12之中的實體媒體連接層961耦接。
由於所屬領域之通常知識者經由閱讀圖1至圖16的相關段落說明之後，應可瞭解電源管理電路1700的操作細節，因此，進一步的說明在此便不再贅述。
上文的敘述簡要地提出了本揭示某些實施例的特徵，而使得所屬領域之通常知識者能夠更全面地理解本揭示的多種態樣。本揭示所屬領域之通常知識者當可理解，其可輕易地利用本揭示內容作為基礎，來設計或更動其他工藝與結構，以實現與此處所述之實施方式相同的目的及/或到達相同的優點。本揭示所屬領域之通常知識者應當明白，這些均等的實施方式仍屬於本揭示內容的精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本揭示內容的精神與範圍。
10, 90:積體電路 11~13:電源域 14:常開電源域 16:電源控制模組 92:影像處理器 94:圖形處理單元 96:接收器 100, 200, 300, 500, 700, 900, 1000, 1300, 1600:電源管理電路 202, 302, 1002, 1302, 1602:位準移位器 210, 310, 1010:反相器電路 220, 320, 1020:閂鎖電路 230, 330:輸出緩衝器 340, 540, 1062:電阻單元 350, 550, 750:延遲單元 901:隔離單元 961:實體媒體連接層 962:實體編碼子層 1060:切換電路 1064, 1066:開關 1700:方法 1702, 1704, 1706:操作 TI:反相器輸入端子 TO:反相器輸出端子 TSI:反相器供電端子 TI1, TI2:閂鎖器輸入端子 TOL, TOLC:閂鎖器輸出端子 TSL:閂鎖器供電端子 MPI, MNI, ML, MD1, MD2, MR1~MR3, MS1, MS2, MLU1, MLU2, MLD1, MLD2, MLS:電晶體 RD1, RD2, RG, RS:電阻 NC:電路節點 VCC1~VCC3, VCCR1:電源電壓 CS, CSB, SOUTB, SOUT, ISO_EN1, ISO_EN2, PWRS:控制訊號 PWR_OK:電源良好訊號 PWR_OKN:電源狀態訊號 VCOM, PWRB:電壓訊號 VD, VDG:電壓降 IR:電流訊號 t0~t3, tA1~tA4, tB1~tB4, tC1~tC9, tD1, tD2:時間點 tP, tQ:一段時間 VCT1, VCT2:閾值位準
搭配附隨圖式來閱讀下文的實施方式，可清楚地理解本揭示的多種態樣。應注意到，根據本領域的標準慣例，圖式中的各種特徵並不一定是按比例進行繪製的。事實上，為了能夠清楚地描述，可任意放大或縮小某些特徵的尺寸。 圖1是本揭示之包含複數個電源域的積體電路的一實施例的示意圖。 圖2是本揭示之電源管理電路之至少一部分的一實施例的功能方塊示意圖。 圖3是圖2所示之電源管理電路之一具體實施方式的示意圖。 圖4是圖3所示之電源管理電路的操作所涉及之訊號波形的一實施例的示意圖。 圖5是圖2所示之電源管理電路之另一具體實施方式的示意圖。 圖6是圖5所示之電源管理電路的操作所涉及之訊號波形的一實施例的示意圖。 圖7是圖2所示之電源管理電路之另一具體實施方式的示意圖。 圖8是圖7所示之電源管理電路的操作所涉及之訊號波形的一實施例的示意圖。 圖9是圖1所示之積體電路之一具體實施方式的示意圖。 圖10是圖2所示之電源管理電路之另一具體實施方式的示意圖。 圖11是圖10所示之電源管理電路的操作所涉及之訊號波形的一實施例的示意圖。 圖12是圖10所示之電源管理電路的操作所涉及之訊號波形的另一實施例的示意圖。 圖13是圖2所示之電源管理電路之另一具體實施方式的示意圖。 圖14是圖13所示之電源管理電路的操作所涉及之訊號波形的一實施例的示意圖。 圖15是圖13所示之電源管理電路的操作所涉及之訊號波形的另一實施例的示意圖。 圖16是圖2所示之電源管理電路之另一具體實施方式的示意圖。 圖17是本揭示管理一積體電路之方法的一實施例的流程圖。
200:電源管理電路
202:位準移位器
210:反相器電路
220:閂鎖電路
230:輸出緩衝器
TI:反相器輸入端子
TO:反相器輸出端子
TI1,TI2:閂鎖器輸入端子
TOL:閂鎖器輸出端子
TSL:閂鎖器供電端子
VCC1,VCC3:電源電壓
CS,CSB,SOUTB,SOUT:控制訊號

Claims (20)

  1. 一種用於一積體電路之一電源管理電路，包含： 一反相器電路，具有一反相器輸入端子及一反相器輸出端子，該反相器電路用以從該反相器輸入端子接收一第一控制訊號，並於該反相器輸出端子產生一第二控制訊號，該第一控制訊號攜帶供電給該積體電路之一第一電源電壓的電源狀態資訊；以及 一閂鎖電路，具有一閂鎖器供電端子、一第一閂鎖器輸入端子及一第二閂鎖器輸入端子，該閂鎖器供電端子耦接於供電給該積體電路的一第二電源電壓，該第二電源電壓比該第一電源電壓提早就緒，該第一閂鎖器輸入端子耦接於該反相器輸出端子以接收該第二控制訊號，該第二閂鎖器輸入端子耦接於該反相器輸入端子以接收該第一控制訊號，該閂鎖電路用以根據該第一控制訊號與該第二控制訊號各自的訊號位準產生一第三控制訊號，並據以進行該積體電路的電源控制。
  2. 如請求項1所述之電源管理電路，其中當該電源狀態資訊指示出該第一電源電壓尚未就緒時，該第一控制訊號的訊號位準與該第二控制訊號的訊號位準其中之一訊號位準高於該第一控制訊號的訊號位準與該第二控制訊號的訊號位準其中之另一訊號位準；當該電源狀態資訊指示出該第一電源電壓已就緒時，該第一控制訊號的訊號位準與該第二控制訊號的訊號位準其中之該訊號位準低於該第一控制訊號的訊號位準與該第二控制訊號的訊號位準其中之該另一訊號位準。
  3. 如請求項1所述之電源管理電路，其中當該電源狀態資訊指示出該第一電源電壓尚未就緒時，該閂鎖電路用以產生該第三控制訊號，以保持該積體電路在一重置模式；當該電源狀態資訊指示出該第一電源電壓已就緒時，該閂鎖電路用以產生該第三控制訊號，以將該積體電路從該重置模式釋放。
  4. 如請求項1所述之電源管理電路，其中該積體電路包含由該第一電源電壓所供電之一第一電源域以及由該第二電源電壓所供電之一第二電源域；當該電源狀態資訊指示出該第一電源電壓尚未就緒時，該閂鎖電路用以產生該第三控制訊號，以將該第一電源域與操作在該第二電源域之該積體電路的一部分隔離；當該電源狀態資訊指示出該第一電源電壓已就緒時，該閂鎖電路用以產生該第三控制訊號，以允許該第一電源域耦接於該積體電路的該部分。
  5. 如請求項1所述之電源管理電路，另包含： 一電阻單元，其中該反相器電路之一反相器供電端子用以經由該電阻單元耦接於該第二電源電壓。
  6. 如請求項5所述之電源管理電路，另包含： 一延遲單元，耦接於該反相器輸入端子，該延遲單元用以接收該第一電源電壓，並輸出該第一電源電壓之一延遲版本至該反相器輸入端子，該第一電源電壓之該延遲版本作為該第一控制訊號。
  7. 如請求項6所述之電源管理電路，其中在該第一電源電壓的斜坡上升期間，該第一電源電壓之該延遲版本在該第一電源電壓上升至一第一閾值位準時，上升至一參考位準；在該第一電源電壓的斜坡下降期間，該第一電源電壓之該延遲版本在該第一電源電壓下降至低於該第一閾值位準的一第二閾值位準時，下降至該參考位準。
  8. 如請求項5所述之電源管理電路，其中該閂鎖電路另包含一第一閂鎖器輸出端子及一第二閂鎖器輸出端子，該第一閂鎖器輸出端子用以輸出該第三控制訊號；該電源管理電路另包含： 一第一開關，用以根據該第二閂鎖器輸出端子之訊號位準選擇性地耦接於該第一電源電壓與該反相器供電端子之間；以及 一第二開關，用以根據該第二閂鎖器輸出端子之訊號位準選擇性地耦接於該第二電源電壓與該電阻單元之間； 其中當該第一電源電壓尚未就緒時，該第一控制訊號具有邏輯低位準，該第一開關斷開，該第二開關導通；當該第一電源電壓與該第二電源電壓均已就緒時，該第一控制訊號具有邏輯高位準，該第一開關導通，該第二開關斷開。
  9. 如請求項1所述之電源管理電路，其中該反相器電路之一反相器供電端子用以接收該第一電源電壓；其中當該第一電源電壓尚未就緒時，該第一控制訊號具有邏輯高位準；當該第一電源電壓與該第二電源電壓均已就緒時，該第一控制訊號具有邏輯低位準。
  10. 如請求項1所述之電源管理電路，其中該第一控制訊號是由一常開電源域所提供。
  11. 如請求項1所述之電源管理電路，其中該第一控制訊號另攜帶該第二電源電壓的電源狀態資訊；當該第二電源電壓尚未就緒時，該第一控制訊號具有一第一邏輯位準；當該第二電源電壓已就緒，而該第一電源電壓尚未就緒時，該第一控制訊號具有不同於該第一邏輯位準之一第二邏輯位準；當該第一電源電壓與該第二電源電壓均已就緒時，該第一控制訊號具有該第一邏輯位準。
  12. 一種用於一積體電路之一電源管理電路，包含： 一位準移位器，至少由可在該積體電路之一第一電源域使用的一第一電源電壓所供電，該位準移位器用以將一第一控制訊號轉換為可在該第一電源域使用的一第二控制訊號，該第一控制訊號指示出可在該積體電路之一第二電源域使用的一第二電源電壓的電源狀態，該第一電源電壓比該第二電源電壓提早就緒，該第二電源域不同於該第一電源域；以及 一輸出緩衝器，耦接於該位準移位器，用以緩衝該第二控制訊號以產生一第三控制訊號，並據以進行該積體電路的電源控制。
  13. 如請求項12所述之電源管理電路，其中當該第一控制訊號指示出該第二電源電壓尚未就緒時，該輸出緩衝器用以產生該第三控制訊號，以將該第二電源域與操作在該第一電源域之該積體電路的一部分隔離；當該第一控制訊號指示出該第二電源電壓已就緒時，該輸出緩衝器用以產生該第三控制訊號，以允許該第二電源域耦接於該積體電路的該部分。
  14. 如請求項12所述之電源管理電路，其中該位準移位器包含： 一反相器電路，具有一反相器輸入端子及一反相器輸出端子，該反相器電路用以從該反相器輸入端子接收該第一控制訊號，並於該反相器輸出端子產生一第四控制訊號；以及 一閂鎖電路，具有一閂鎖器供電端子，一第一閂鎖器輸入端子及一第二閂鎖器輸入端子，該閂鎖器供電端子耦接於供電給該第一電源電壓，該第一閂鎖器輸入端子耦接於該反相器輸出端子以接收該第四控制訊號，該第二閂鎖器輸入端子耦接於該反相器輸入端子以接收該第一控制訊號，該閂鎖電路用以根據該第一控制訊號與該第四控制訊號各自的訊號位準產生該第二控制訊號。
  15. 如請求項14所述之電源管理電路，其中該反相器電路之一反相器供電端子用以接收該第二電源電壓；其中當該第二電源電壓尚未就緒時，該第一控制訊號具有邏輯高位準；當該第一電源電壓與該第二電源電壓均已就緒時，該第一控制訊號具有邏輯低位準。
  16. 如請求項14所述之電源管理電路，其中該閂鎖電路另包含一第一閂鎖器輸出端子及一第二閂鎖器輸出端子，該第一閂鎖器輸出端子用以輸出該第二控制訊號；該位準移位器另包含： 一電阻單元，耦接於一電路節點與該反相器電路之一反相器供電端子之間； 一第一開關，根據該第二閂鎖器輸出端子之訊號位準選擇性地耦接於該第一電源電壓與該電路節點之間；以及 一第二開關，根據該第二閂鎖器輸出端子之訊號位準選擇性地耦接於該第二電源電壓與該反相器供電端子之間； 其中當該第二電源電壓尚未就緒時，該第一控制訊號具有邏輯低位準，該第一開關導通，該第二開關斷開；當該第一電源電壓與該第二電源電壓均已就緒時，該第一控制訊號具有邏輯高位準，該第一開關斷開，該第二開關導通。
  17. 如請求項12所述之電源管理電路，其中該第一控制訊號另指示出該第一電源電壓的電源狀態；當該第一電源電壓尚未就緒時，該第一控制訊號具有一第一邏輯位準；當該第一電源電壓已就緒，而該第二電源電壓尚未就緒時，該第一控制訊號具有不同於該第一邏輯位準之一第二邏輯位準；當該第一電源電壓與該第二電源電壓均已就緒時，該第一控制訊號具有該第一邏輯位準。
  18. 如請求項12所述之電源管理電路，其中該第一控制訊號是由一常開電源域所提供。
  19. 一種管理一積體電路的方法，包含： 將一位準移位器操作在供電給該積體電路之一第一電源域的一第一電源電壓，其中該第一電源域用以接收來自該積體電路之一第二電源域的一輸入訊號，該第二電源域由一第二電源電壓所供電； 當該第一電源電壓已就緒，而該第二電源電壓尚未就緒時，利用該位準移位器將一第一控制訊號轉換為具有一第一邏輯位準的一第二控制訊號，以將該第二電源域與該第一電源域隔離，其中該第一控制訊號至少指示出該第二電源電壓的電源狀態；以及 當該第一電源電壓與該第二電源電壓均已就緒時，利用該位準移位器將該第一控制訊號轉換為具有一第二邏輯位準的該第二控制訊號，以允許該第一電源域接收來自該第二電源域的該輸入訊號。
  20. 如請求項19所述之方法，其中該第一控制訊號是一常開電源域所提供之一電源狀態訊號，該電源狀態訊號指示出該第一電源電壓與該第二電源電壓是否均已就緒。
TW109122822A 2019-07-05 2020-07-06 用於具有複數個電源域的積體電路的電源管理電路及方法 TWI783242B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962870830P 2019-07-05 2019-07-05
US62/870,830 2019-07-05

Publications (2)

Publication Number Publication Date
TW202103447A true TW202103447A (zh) 2021-01-16
TWI783242B TWI783242B (zh) 2022-11-11

Family

ID=73918920

Family Applications (2)

Application Number Title Priority Date Filing Date
TW111138495A TW202306315A (zh) 2019-07-05 2020-07-06 用於具有複數個電源域的積體電路的電源管理電路及方法
TW109122822A TWI783242B (zh) 2019-07-05 2020-07-06 用於具有複數個電源域的積體電路的電源管理電路及方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW111138495A TW202306315A (zh) 2019-07-05 2020-07-06 用於具有複數個電源域的積體電路的電源管理電路及方法

Country Status (3)

Country Link
US (2) US11567516B2 (zh)
CN (1) CN112187251A (zh)
TW (2) TW202306315A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI787032B (zh) * 2022-01-03 2022-12-11 力晶積成電子製造股份有限公司 積體電路及其電源控制電路
TWI797947B (zh) * 2021-02-26 2023-04-01 台灣積體電路製造股份有限公司 電源管理電路、系統上晶片裝置及電源管理方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113177386B (zh) * 2021-04-27 2023-09-22 北京百度网讯科技有限公司 集成电路和电子设备
CN114387932B (zh) * 2022-01-18 2022-12-16 北京奕斯伟计算技术股份有限公司 保护电路及保护方法、输出单元、源极驱动器及显示设备
WO2024065509A1 (zh) * 2022-09-29 2024-04-04 华为技术有限公司 控制装置、控制系统及运载工具
CN118057734A (zh) * 2022-11-21 2024-05-21 华润微集成电路(无锡)有限公司 逻辑电平转换电路及系统
CN117492837A (zh) * 2024-01-02 2024-02-02 深圳鲲云信息科技有限公司 寄存器、寄存器配置方法及芯片

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804327B2 (en) * 2007-10-12 2010-09-28 Mediatek Inc. Level shifters
US7863963B2 (en) * 2009-01-23 2011-01-04 Freescale Semiconductor, Inc. Level shifter for change of both high and low voltage
CN102096455B (zh) * 2009-12-15 2012-08-22 环旭电子股份有限公司 主机板控制信号产生电路
US8570077B2 (en) * 2010-12-17 2013-10-29 Qualcomm Incorporated Methods and implementation of low-power power-on control circuits
US8339177B2 (en) 2011-01-26 2012-12-25 Freescale Semiconductor, Inc. Multiple function power domain level shifter
TWI463797B (zh) 2011-07-04 2014-12-01 Pegatron Corp 電源開關電路
CN108322210A (zh) * 2017-01-16 2018-07-24 中芯国际集成电路制造(上海)有限公司 一种电平转换电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI797947B (zh) * 2021-02-26 2023-04-01 台灣積體電路製造股份有限公司 電源管理電路、系統上晶片裝置及電源管理方法
US11726539B2 (en) 2021-02-26 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd Power management circuit, system-on-chip device, and method of power management
TWI787032B (zh) * 2022-01-03 2022-12-11 力晶積成電子製造股份有限公司 積體電路及其電源控制電路

Also Published As

Publication number Publication date
TW202306315A (zh) 2023-02-01
US20230135657A1 (en) 2023-05-04
US20210004030A1 (en) 2021-01-07
US11567516B2 (en) 2023-01-31
CN112187251A (zh) 2021-01-05
TWI783242B (zh) 2022-11-11

Similar Documents

Publication Publication Date Title
TWI783242B (zh) 用於具有複數個電源域的積體電路的電源管理電路及方法
US7205820B1 (en) Systems and methods for translation of signal levels across voltage domains
JP2931776B2 (ja) 半導体集積回路
US7982514B2 (en) State-retentive master-slave flip flop to reduce standby leakage current
US7696804B2 (en) Method for incorporating transistor snap-back protection in a level shifter circuit
US7525353B2 (en) Brown out detector
US7622954B2 (en) Level shifter with memory interfacing two supply domains
US7839170B1 (en) Low power single rail input voltage level shifter
TWI516902B (zh) 應用於主機開機重設控制之裝置及方法
KR100983188B1 (ko) 저전압 도메인이 파워 다운되는 경우에 전류 누설을방지하기 위한 장치 및 방법
CN109428575B (zh) 用于次级供电域的通电重置系统
EP2132873A2 (en) Level shifter circuit incorporating transistor snap-back protection
CN106664270B (zh) 数据通信系统、数据通信装置以及传感器装置
KR100363381B1 (ko) 반도체 칩, 반도체 인터페이스 회로, 반도체 칩의 회로보호 방법 및 그 보호 회로
CN107210296B (zh) 自感测逆电流保护开关
JP5203791B2 (ja) レベルシフト回路
US7782116B2 (en) Power supply insensitive voltage level translator
US6204704B1 (en) Micropower, minimal area DC sensing power-up reset circuit
US11606093B2 (en) Level converting enable latch
CN115811312A (zh) 去除因偏斜信号产生的无用噪声的偏斜检测系统和方法
JP3024614B2 (ja) ばらつき補償技術による半導体集積回路
TWI797947B (zh) 電源管理電路、系統上晶片裝置及電源管理方法
US11979155B2 (en) Semiconductor integrated circuit device and level shifter circuit
CN115769494A (zh) 识别在对静态电流消耗具有增加抗扰性的输入电路处的晶体管-晶体管逻辑电平（ttl）
TWI426378B (zh) 一種功率區域隔離的系統和方法