TWI426378B - 一種功率區域隔離的系統和方法 - Google Patents

Description

一種功率區域隔離的系統和方法

本發明揭露一種半導體電路，特別是一種於功率區域間之隔離的系統和方法。

在可攜式電子設備如手機、MP3隨身聽和數位相機內，維持低功率的消耗變得愈來愈有挑戰性時，正由於這些設備的功能性愈來愈高，這些設備的處理功率和速度的增加，經常需要增加所對應之電路設備的數量，且增加電路設備操作時的時脈頻率，增加電路消耗之總功率。

目前已有少數技術用來管理積體電路(ICs)的功率消耗。根據積體電路的功率需求，多重供應電壓(MSV)已被用來驅動其不同的區域。例如，執行計算區域的積體電路，與專用於輸入-輸出(I/O)界面區域的積體電路，比較需要較低的供應電壓來驅動。亦可根據操作模式，使用動態電壓調整(DVS)來改變積體電路區域的供應電壓。例如，一個記憶體元件在寫入操作時，可能比讀出操作時，需要在較高的供應電壓下操作。同時，時脈閘控(CG)可用來使一個局部時脈信號失效，以使積體電路之未使用區域失效。例如，當數位相機晶片組使數據壓縮電路的時脈信號失效，而不執行數據壓縮時，可以使一個負責影像壓縮之晶片組的區域失效。而經由邏輯轉換的消除，內部節點電容的充電和放電，亦可使得動態的功率消耗可以降低。

因為縮小設備的幾何形狀和增加所對應的電路密度，靜態洩漏電流已成為功率消耗的一個更重要因素。因此，一個僅以時脈閘控關閉的電路或邏輯區塊，由於靜態洩漏電流之故，而更可能潛在消耗可觀的功率。一個靜態洩漏電流問題的解決方法是，使未使用之區塊的電源供應失效。關閉電路之電源供應的一個困難，是維持一個電源供應已失效的積體電路區域，與一個電源供應有效的積體電路區域之間，於邊界上的界面邏輯。橋接此種邊界的邏輯可能有一些困難，包括由於浮動節點之不確定的狀態、於兩個功率區域之間，界面元件內的洩漏電流、和在失效區塊內，缺乏邏輯狀態之保存。

故而，未來所需的是，於功率區域間的連結之有效功率系統和方法。

在一個具體實施例中，揭露一種功率區域之隔離界面。該隔離界面有一個具有一耦合至第一功率區域和一記憶體元件之單一輸入的電位轉換器。該記憶體元件有一耦合至一電位轉換器輸出的單一輸入，一耦合至第二功率區域的輸出，和一持留有效輸入(hold enable input)，其中當持留有效輸入顯示時，記憶體元件呈持留(hold)一輸入狀態(input state)。

在另一個具體實施例中，揭露一半導體電路。該導體電路有一第一個功率區域，一第二個功率區域，和一功率區域界面。該功率區域界面有一個電位轉換器，包括一個耦合至第一功率區域的輸入，和一具有耦合至一電位轉換器輸出的一個輸入的栓鎖(latch)，一個耦合至第二功率區域的輸出，和一個持留輸入(hold input)。

在更進一步的具體實施例中，揭露一種在第一功率區域與第二功率區域間耦合之界面進行操作的方法。該方法包括將界面放入一個睡眠模式，且將界面轉移至該睡眠模式之外。而將界面放入此種睡眠模式，包括顯示一耦合至第二功率區域所輸出的栓鎖之持留信號(hold signal)，且在顯示持留信號之後，顯示在第一功率區域與栓鎖間所耦合之電位轉換器的失效信號。將界面轉移至此種睡眠模式之外，包括除去失效信號，且在除去失效信號之後，除去持留信號。

以上所述已相當廣泛地略述本發明的特徵。以下將描述本發明之其他特徵，此將形成本發明之申請專利範圍的主題。必須感謝的是，一般習知技術所揭露的概念和特殊的具體實施例，可能可作為一個修改或設計其它結構或程序的基礎，藉以執行本發明之相同目的。亦需以一般習知技術來實現，且其它未脫離本發明所揭示之精神和範圍的等效建構，均應包含在下述之申請專利範圍內。故而，關於本發明之優點與精神可以藉由以下發明詳述及所附圖式得到進一步的瞭解。

以下詳細討論具體實施例的製作和使用。然而，必須感謝本發明提供許多應用發明的概念，可能被收錄至各種特殊的上、下文內。所討論之特殊具體實施例僅是製作和使用本發明之特定方法的說明，但不可限定本發明的範圍。

本發明將以一個特定上、下文內的具體實施例進行說明，即在一個積體電路上一個連結和隔離功率區域的界面電路。本發明的具體實施例亦可用於其它使用多重電源供應和/或多重供應區的電路和系統。

第1圖顯示一個功率區域界面電路100的先前技術。界面電路100包括電位轉換器104和隔離室106。電位轉換器104將邏輯信號IN，由第一功率區域102轉換成信號Z，其中參考第二功率區域108。第一功率區域102內的邏輯參考低電壓供應VDDL，而第二功率區域108內的邏輯是參考高電壓供應VDDH。

首先，當使用功率閘控(PG)技術來關閉功率區域102時，低電壓供應VDDL通常由第一功率區域所分開，係使VDDL接地，或拆開或打開VDDL供應線的線路以達成。當第一功率區域102失效時，功率區域102內的內部節點可獲得一個不確定的狀態。因此，隔離室106會有一個有效的(ENABLE)輸入防止電位轉換器104在輸出Z上，以一個不確定值傳過第二功率區域108。

先前技術的功率區域界面100技術至少有兩個缺點。首先，當第一功率區域102失效時，第一功率區域102內的內部狀態會喪失。其次，電位轉換器104的輸出階段內，至少會發生靜態洩漏。因即使當第一個功率區域102失效時，高電壓供應VDDH會繼續施加到電位轉換器104上，而發生洩漏。靜態洩漏電流的發生，是由於VDDH施加到電位轉換器104內部元件的結果。若電位轉換器104內部的節點是浮動的，則此種靜態洩漏亦可能嚴重地惡化。

第2圖顯示一個根據本發明具體實施例的功率區域隔離界面系統200。該系統200具有功率區域隔離界面214，在低電壓區域202和高電壓區域204之間進行連結。在一典型的具體實施例中，低電壓區域用於邏輯電路，且有一個約0.9V和約1.2V之間的額定電源電壓。依照系統的其餘部份，是否需要低電壓區域202內的電路，可以使低電壓區域202生效或失效。另一方面，高電壓區域204有一個約1.0V和約1.2V之間的額定電源電壓。在本發明的一些具體實施例內，這些額定電源電壓的範圍是可以設定的。若高電壓區域204是一個I/O區塊，則高電壓區域204通常會維持有效，而低電壓區域202是失效的。需注意，功率區域202和204分別指定為一低電壓區域和一高電壓區域，只是一個舉例。在本發明之其它具體實施例中，區域202和204可在相同的電源電壓下操作，或區域202可在比區域204較高的電源電壓下操作。

功率區域隔離界面214有電位轉換電路206和栓鎖208。栓鎖208最好是根據已知之傳統電路設計技術所設計之一個透明的栓鎖。在第2圖中，具體實施例內，栓鎖208有輸入信號D、輸出信號Q和活躍之低栓鎖輸入LATCHB。當輸入LATCHB變高時，在D的輸入被傳送到在Q的輸出。然而，當輸入LATCHB變低時，栓鎖208維持在Q的輸出，直到LATCHB再變高為止。在本發明之其它具體實施例中，栓鎖208之輸入和輸出的極性可能不同。例如，當輸入LATCHB高時，可能被設定到栓鎖上輸出，或信號D和Q可能被設定為相當的低。此外，栓鎖208可被儲存狀態的其它元件，如觸發器或其它記憶體元件來執行。

電位轉換器206被設定成轉換輸入信號I(參考VDDL)，和邏輯輸出信號Z(參考VDDH)。當EN1為低時，有效的信號EN將電位轉換器206的輸出定成常數(邏輯的高位)。當EN為高時，電位轉換器206變成透明(輸入I被傳至輸出Z)。在本發明之其它具體實施例中，I、Z和EN的極性可能與第2圖內顯示之具體實施例不同。

基於輸入SLEEPB，功率控制邏輯210產生有效的信號EN1和EN2，其可控制功率區域隔離界面214的操作。當SLEEPB變低時，功率區域隔離界面214儲存最後的狀態，並使電位轉換器206失效，最好是將輸出Zo變成參考值，或如VDDL的供應電壓。或者，可假設Zo是一個高阻抗的狀態。在本發明之較佳具體實施例中，信號Zo在使電位轉換器206失效(和輸出定住)之前，會被栓鎖208鎖上。該方法可根據信號Io來儲存信號Zo之有效狀態，而低電壓區域202可能是失效的。當栓鎖208已被鎖上時，電位轉換器206可能是失效的和/或被鎖定住。或者，如有必要，Zo節點能浮動，而不會造成相當大的洩漏電流。

第3圖係根據一較佳具體實施例來顯示信號EN1、SLEEPB和EN2之間的定時關係。當信號SLEEPB變低時，信號EN2在延遲d2之後變低，且信號EN1在延遲d1之後變低，其中d1比d2還長。藉由d1比d2還長，而在電位轉換器206的輸出Zo變成無效之前，栓鎖208的值(第2圖)會被維持。當EN1變低時，電位轉換器206(第2圖)變成無效(即輸出定成一定的電壓)，因此在Zo的輸出狀態，可能與電位轉換器206變成無效前的值不同。

信號VDDL_ACTIVE可指出，低電壓區域202是否成為活躍的。在本發明之較佳具體實施例中，在栓鎖208的狀態，經由信號EN2所維持後，至少低電壓區域202是失效的。使用一個PMOS頂部開關(PMOS)打開電源網，或一個NMOS底部開關打開接地網，使低電壓區域202失效，然而，其它功率區域關閉技術亦可用於其它的具體實施例中。經由維持栓鎖在關閉低電壓功率區域之前的狀態，可以可靠地維持低電壓區域輸出Io的狀態。在其它的具體實施例中，可在相對於功率區域界面電路214之啟動的其它時間，關閉低電壓區域202。

另一方面，當低電壓區域被通電時，信號SLEEPB會變高，且信號EN1在SLEEPB變高之後的時間延遲d2下變高，這會使電位轉換器206通電。同樣地，信號EN2在SLEEPB變高之後的時間延遲d1下變高，其中d1最好比d2有較長的延遲。信號VDDL_ACTIVE最好在信號EN2，使栓鎖208透明之前啟動低電壓區域202，以避免在栓鎖208的Qo輸出上失靈。

第4圖根據在本發明之另一個較佳具體實施例來顯示功率界面和隔離系統400。就像第2圖內的具體實施例，系統400具有在低電壓區域401與高電壓區域204之間耦合的電位轉換器206，和栓鎖208的功率界面和隔離電路214。在目前的具體實施例中，在低電壓區域401內，PMOS電晶體MP0至MPn的電路與低電壓電源VDDL之間耦合。電晶體MP0至MPn的柵門被耦合至活躍的高信號DISABLE，經由逆變器422被耦合至VDDL_ACTIVE。在本發明的其它具體實施例中，除了使用PMOS切換MP0至MPn之外，亦可使用其它的電路技術，如NMOS電晶體。

功率控制邏輯420具有：在輸入信號SLEEPB與多工機406和408之間所耦合的延遲元件402和延遲元件404。延遲元件402有一個d1的時間延遲，而延遲元件404有一個d2的時間延遲，其中d1的時間延遲最好比d2的時間延遲大。在本發明之較佳具體實施例中，時間延遲d1可在約1至2個時脈週期之間，且時間延遲d2可在約2至3個時脈週期之間。最好依照系統時脈來設定該時間延遲。在本發明之其它具體實施例中，可能使用其它的時間延遲。最好以一台有限狀態機器來產生這些時間延遲，然而，在本發明之其它的具體實施例中，可使用其它的延遲產生技術，如非同步的柵門延遲、逆變器鏈、延遲線等。

逆變器410在信號SLEEPB與多工機408的選擇輸入間被耦合。在本發明的具體實施例中，功率控制邏輯420執行第3圖的波形圖。或者，可使用其它功率控制邏輯的控制，例如，可使用同步邏輯而不是非同步邏輯來產生EN1和EN2信號，或其它習知的邏輯設計技術。

第5圖根據本發明之一個具體實施例來顯示電位轉換器500。電位轉換器500具有一個在VDDH與G1節點間，與在VDDL與G1節點間耦合的電位轉換器電路。節點G1經由NMOS切換電晶體MN10，而與地面耦合。同樣的，輸出節點Z被耦合。當EN為高時，電晶體MN10將節點G1耦合至地面，因此，可使電位轉換器的操作有效。然而，當EN為低時，PMOS切換電晶體MP18，將輸出Z耦合至VDDH，並被打開，因此將輸出Z拉高，且確保輸出Z獲得已知的狀態，而使電位轉換器500失效。在本較佳的具體實施例中，信號EN係參考VDDH。

電位轉換器500亦有一對由MP15和MP16製成之十字形耦合的PMOS電晶體。MP15的汲極被耦合至NMOS，輸入電晶體MN11，且MP16的汲極被耦合至NMOS電晶體MN13。邏輯輸入信號I被耦合至輸入電晶體MN11的柵門，而一個逆變版的邏輯輸入信號I，係透過一個由電晶體MN12和MP20所參考組成之逆變器的VDDL，施加至電晶體MN13。該逆變器可參考至低電壓VDDL。因此，如第5圖所示MP20的源頭，被接到其汲極。而在MP15和MN11的汲極，一個由電晶體MN14和MP17所組成之逆變器，可輸出Z緩衝邏輯信號。當MN10關閉時，在電位轉換器500之輸出階段內的電晶體MN14，可獲得一個高阻抗的狀態，因此降低洩漏。在本發明之其它具體實施例中，可使用其它的習知電位轉換電位電路來執行電位轉換器500。

以上所述僅為本發明之較佳實施例而已，並非用以限定本發明之申請專利範圍；凡其它未脫離本發明所揭示之精神下所完成之等效改變或修飾，均應包含在下述之申請專利範圍內。

100．．．功率區域界面電路

102．．．第一功率區域

104．．．電位轉換器

106．．．隔離室

108．．．第二功率區域

200．．．功率區域隔離界面系統

202．．．低電壓區域

204．．．高電壓區域

206．．．電位轉換電路

208．．．栓鎖

210．．．功率控制邏輯

214．．．功率區域隔離界面

400．．．隔離系統

401．．．低電壓區域

402．．．延遲元件

404．．．延遲元件

406．．．多工機

408．．．多工機

420．．．功率控制邏輯

422．．．逆變器

500．．．電位轉換器

為了對本發明及其優點有更完整的理解，可參考以下的說明及所附的圖式，其中包括：

第1圖顯示習知技術之功率區域界面；

第2圖顯示功率區域隔離界面電路之具體實施例圖；

第3圖顯示功率區域隔離界面電路之具體實施例的定時圖；

第4圖顯示根據更進一步之具體實施例的功率區域隔離界面電路圖；以及

第5圖顯示電位轉換器電路之具體實施例圖。

200．．．功率區域隔離界面系統

202．．．低電壓區域

204．．．高電壓區域

206．．．電位轉換電路

208．．．栓鎖

210．．．功率控制邏輯

214．．．功率區域隔離界面

Claims (22)

1. 一種功率區域隔離界面，至少包含：一電位轉換器，包含一信號輸入耦合至一第一功率區域；以及一記憶體元件，至少包含：一單一輸入耦合至該電位轉換器之一輸出；一第二功率區域耦合至一輸出；以及一持留有效輸入，其中當該持留有效輸入顯示時，該記憶體元件持留一輸入狀態，其中，當該第一功率區域失效時，藉由該電位轉換器及該記憶體元件使該第二功率區域不產生一洩漏電流現象。
2. 根據申請專利範圍第1項之功率區域隔離界面，其中該電位轉換器更包含一失效輸入，其中當該禁止輸入顯示時，該電位轉換器被設成一個低洩漏的狀態。
3. 根據申請專利範圍第2項之功率區域隔離界面，其中該記憶體元件至少包含一透明的栓鎖。
4. 根據申請專利範圍第2項之功率區域隔離界面，其中該第二功率區域比該第一功率區域至少包含一較高的供應電壓。
5. 根據申請專利範圍第2項之功率區域隔離界面，其中功率區域隔離界面係於一半導體電路上。
6. 根據申請專利範圍第2項之功率區域隔離界面，更包含一控制器，該控制器至少包含：一持留有效輸出，該記憶體元件耦合至該持留有效的 輸入；以及一失效輸出(disable output)，該電位轉換器耦合至該失效輸入，其中控制器設定為：當該功率區域隔離界面轉入一睡眠模式時，顯示該持留有效輸出以及顯示該失效輸出；以及當該功率區域隔離界面由該睡眠模式轉出時，除去該持留有效輸出以及除去該失效輸出。
7. 根據申請專利範圍第6項之功率區域隔離界面，其中該控制器更包含一睡眠模式輸入；該控制器更被設定至顯示該失效輸出的一第一延遲時間，係當該功率區域隔離界面轉入一睡眠模式時，而在顯示該持留有效輸出後；以及除去該失效輸出之一第二延遲時間，係當該功率區域隔離界面由該睡眠模式轉出時，而於該除去該失效輸出之前。
8. 根據申請專利範圍第7項之功率區域隔離界面，其中控制器更被設定至使該第一功率區域失效。
9. 根據申請專利範圍第1項之功率區域隔離界面，其中該持留有效輸入和失效輸入至少包含活躍之低信號。
10. 一種半導體電路，至少包含：一第一功率區域；一第二功率區域；以及一功率區域隔離界面，至少包含：一電位轉換器，至少包含耦合至該第一功率 區域之一輸入；一栓鎖，至少包含：一輸入，該輸入耦合至該電位轉換器之一輸出；一輸出，該輸出耦合至該第二功率區域；以及一持留輸入。
11. 根據申請專利範圍第10項之半導體電路，其中該電位轉換器更包含一失效輸入，當該失效輸入顯示時，該電位轉換器可設定以獲得一低洩漏狀態。
12. 根據申請專利範圍第11項之半導體電路，其中該電位轉換器更包含一串聯開關，係耦合於一電位轉換器核心電路以及一電源輸入之間的該串連開關，其中：該開關的一阻抗，當該失效輸入被顯示時，至少包含一第一阻抗，以及當該失效輸入不能顯示時，至少包含一第二阻抗，以及該第一阻抗大於該第二阻抗。
13. 根據申請專利範圍第12項之半導體電路，其中該開關至少包含一MOS電晶體。
14. 根據申請專利範圍第12項之半導體電路，其中該電位轉換器核心電路至少包含一對十字形耦合的MOS元件。
15. 根據申請專利範圍第14項之半導體電路，其中該電位轉換器核心電路更包含一個分流開關，該分流開關耦合於該電位轉換器的輸出與一參考電壓之間。
16. 根據申請專利範圍第15項之半導體電路，其中該參考電壓至少包含一第二功率區域供應電壓。
17. 根據申請專利範圍第12項之半導體電路，更包含一控制器，該控制器耦合該栓鎖之該持留輸入以及該電位轉換器之該失效輸入。
18. 根據申請專利範圍第17項之半導體電路，其中該控制器至少包含：一睡眠輸入；一第一延遲元件，至少包含耦合至該睡眠輸入的一輸入，耦合至一第一多工機之一第一輸入，以及一第二多工機之一第一輸入的一輸出；一第二延遲元件，至少包含耦合至該睡眠輸入的一輸入，耦合至該第一多工機之一第二輸入，以及一第二多工機之一第二輸入的一輸出，其中：該睡眠輸入係耦合至一第一多工機的一選擇埠；一倒置的該睡眠信號，係耦合至該第二多工機的一選擇埠。
19. 一種在一第一功率區域與第二功率區域間耦合一界面的操作方法，該方法至少包含：置入一界面於一睡眠模式，該置入至少包含：顯示一持留信號，係耦合至一栓鎖，係耦合該第二功率區域之一輸出，以及在顯示持該留信號後，顯示該失效信號，係於該第一功率區域以及該栓鎖間耦合至一電位轉換器；和 轉移該功率區域隔離界面至該睡眠模式之外，該轉移至少包含：除去該失效信號，以及於該除去該失效信號後，除去該持留信號。
20. 根據申請專利範圍第19項之方法，其中：置入該功率區域隔離界面於該睡眠模式更包含：顯示該失效信號後，顯示一第一時間延遲的該失效信號；以及轉移該功率區域隔離界面至該睡眠模式之外，更包含：除去該失效信號後，除去一第二時間延遲的該持留信號。
21. 根據申請專利範圍第19項之方法，更包含當該功率區域隔離界面是在該睡眠模式時，使該第一功率區域失效。
22. 根據申請專利範圍第21項之方法，其中該使該第一功率區域失效至少包含：關閉一串聯開關，係在該第一功率區域電源與第一功率區域內電路之間所耦合之該串聯開關。