CN111951866A

CN111951866A - 非型闪存深睡眠低静态功耗方法、电路、存储介质和终端

Info

Publication number: CN111951866A
Application number: CN202011117308.6A
Authority: CN
Inventors: 冯鹏亮; 陈纬荣; 陈慧
Original assignee: XTX Technology Shenzhen Ltd
Current assignee: Xtx Technology Inc
Priority date: 2020-10-19
Filing date: 2020-10-19
Publication date: 2020-11-17
Anticipated expiration: 2040-10-19
Also published as: CN111951866B

Abstract

本发明公开了一种非型闪存深睡眠低静态功耗方法、电路、存储介质和终端，在原有逻辑电路的长通电源架构基础上，提出了对于除了响应退出深睡眠状态指令相应的NOR Flash接口电路、负责上电状态机的模块仍然保持使用常通电源电压,其余负责擦除编程的状态机的模块会使用可关断的电源电压；在芯片接收到进入深睡眠的指令后，由可关断电源域供电的模块将会被完全关断，这样就会完全消除了这些模块的漏电流，也就降低了深睡眠状态下的芯片的深睡眠电流；由于NOR Flash接口电路仍然使用常通的电源域，能保证芯片能够时刻响应用户的退出深睡眠状态的指令。

Description

非型闪存深睡眠低静态功耗方法、电路、存储介质和终端

技术领域

本发明涉及闪存电路技术领域，尤其涉及的是一种非型闪存深睡眠低静态功耗方法、电路、存储介质和终端。

背景技术

NOR FLASH作为一种非易失性闪存，在低功耗应用领域对深睡眠电流ICC2的要求越来越高(普通值小于0.1uA)，如图1所示。

在常规1.8V/3.3V 电源的NOR Flash设计中，所有逻辑电路的电源都是常开，漏电流最低可以做到0.1uA。但随着系统电源电压的逐渐降低以及客户的应用场景(比如TWS（True Wireless Stereo，真正的无线立体声）应用)对ICC2的要求提高，在逻辑电路工艺没有随之更新的情况下无法降低电源电压，使得逻辑单元的漏电变得很严重，不满足客户的使用要求。

因此，现有的技术还有待于改进和发展。

发明内容

本发明的目的在于提供一种非型闪存深睡眠低静态功耗方法、电路、存储介质和终端，旨在解决现有的NOR Flash的逻辑单元的漏电过大，不能满足客户使用要求的问题。

本发明的技术方案如下：一种非型闪存深睡眠低静态功耗方法，其中，包括以下步骤：

接收进入深睡眠的指令；

不改变由常通电源电压供电的时序逻辑电路的当前通电状态，完全关断由可关断电源电压供电的时序逻辑电路。

所述的非型闪存深睡眠低静态功耗方法，其中，由常通电源电压供电的逻辑电路为用于响应退出深睡眠状态指令的NOR Flash接口模块电路、负责上电状态机的上电模块电路；由可关断电源电压供电的时序逻辑电路为除去NOR Flash接口模块电路和上电模块电路的NOR Flash内的其他时序逻辑电路。

一种采用如上述任一所述的非型闪存深睡眠低静态功耗方法的电路，其中，包括常通电源域和可关断电源域，所述常通电源域内的时序逻辑电路由常通电源电压VCC供电，可关断电源域内的时序逻辑电路由可关断电源电压VCC_PG供电。

所述的非型闪存深睡眠低静态功耗方法，其中，所述常通电源域一端连接常通电源电压VCC，常通电源域另一端接地，常通电源域包括用于响应退出深睡眠状态指令的接口模块电路SPI interface、负责上电状态机的上电模块电路Config；所述可关断电源域一端连接可关断电源电压VCC_PG，可关断电源域另一端接地，所述可关断电源域包括擦除编程状态机模块电路Algorithm；所述可关断电源域与第一与门的其中一个输入端连接，第一与门的另一个输入端连接使能信号iso_en，第一与门的输出端与常通电源域连接，第一与门连接常通电源电压VCC。

所述的非型闪存深睡眠低静态功耗方法，其中，所述可关断电源电压VCC_PG如下设置：所述可关断电源域一端连接常通电源电压VCC，在常通电源电压VCC和可关断电源域一端之间设置一个可关断开关。

所述的非型闪存深睡眠低静态功耗方法，其中，所述可关断开关采用PMOS管，所述PMOS管的栅极连接使能信号pg_en,PMOS管的漏极连接常通电源电压VCC，PMOS管的源极连接可关断电源域一端。

所述的非型闪存深睡眠低静态功耗方法，其中，所述电路还包括模拟模块电路Analog，所述模拟模块电路Analog的一端连接常通电源电压VCC，模拟模块电路Analog另一端接地；所述可关断电源域与第二与门的其中一个输入端连接，第二与门的另一个输入端连接使能信号iso_en，第二与门的输出端与模拟模块电路Analog连接，第二与门连接常通电源电压VCC。

一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。

一种终端设备，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。

本发明的有益效果：本发明通过提供一种非型闪存深睡眠低静态功耗方法、电路、存储介质和终端，在原有逻辑电路的长通电源架构基础上，提出了对于除了响应退出深睡眠状态指令相应的NOR Flash接口电路、负责上电状态机的模块仍然保持使用常通电源电压,其余负责擦除编程的状态机的模块会使用可关断的电源电压；在芯片接收到进入深睡眠的指令后，由可关断电源域供电的模块将会被完全关断，这样就会完全消除了这些模块的漏电流，也就降低了深睡眠状态下的芯片的深睡眠电流；由于NOR Flash接口电路仍然使用常通的电源域，能保证芯片能够时刻响应用户的退出深睡眠状态的指令；使用本技术方案，在不影响进入深睡眠的时间和退出深睡眠时间的情况下，用户不需要改变任何现有的SPI NOR协议，可以极大降低深睡眠漏电流；如果现有架构中擦除编程状态机模块占整个逻辑面积的1/3,那么理论上深睡眠情况下的逻辑电路漏电流可以降低到约为原本漏电流的2/3。

附图说明

图1是现有技术中低功耗应用领域对深睡眠电流的要求示意图。

图2是本发明中非型闪存深睡眠低静态功耗方法的步骤流程图。

图3是本发明中电路的示意图。

图4是本发明中终端的示意图。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

如图2所示，一种非型闪存深睡眠低静态功耗方法，包括以下步骤：

S1：接收进入深睡眠的指令。

S2：不改变由常通电源电压供电的时序逻辑电路的当前通电状态，完全关断由可关断电源电压供电的时序逻辑电路。

其中，由常通电源电压供电的逻辑电路包括用于响应退出深睡眠状态指令的NORFlash接口模块电路、负责上电状态机的上电模块电路；而其他NOR Flash内的模块电路均由可关断电源电压供电。

如图3所示，一种采用如上述所述的非型闪存深睡眠低静态功耗方法的电路，包括常通电源域和可关断电源域，所述常通电源域内的时序逻辑电路由常通电源电压VCC供电，可关断电源域内的时序逻辑电路由可关断电源电压VCC_PG供电。

在某些具体实施例中，所述常通电源域一端连接常通电源电压VCC，常通电源域另一端接地，常通电源域包括用于响应退出深睡眠状态指令的接口模块电路SPI interface、负责上电状态机的上电模块电路Config；所述可关断电源域一端连接可关断电源电压VCC_PG，可关断电源域另一端接地，所述可关断电源域包括擦除编程状态机模块电路Algorithm；所述可关断电源域与第一与门的其中一个输入端连接，第一与门的另一个输入端连接使能信号iso_en，第一与门的输出端与常通电源域连接，第一与门连接常通电源电压VCC。

在某些具体实施例中，所述可关断电源电压VCC_PG可以如下设置：所述可关断电源域一端连接常通电源电压VCC，在常通电源电压VCC和可关断电源域一端之间设置一个可关断开关；通过设置可关断开关，使连接到可关断电源域的常通电源电压VCC成为可关断的电源电压VCC_PG。

在某些具体实施例中，所述可关断开关采用PMOS管，所述PMOS管的栅极连接使能信号pg_en,PMOS管的漏极连接常通电源电压VCC，PMOS管的源极连接可关断电源域一端。

在某些具体实施例中，所述电路还包括模拟模块电路Analog，所述模拟模块电路Analog的一端连接常通电源电压VCC，模拟模块电路Analog另一端接地；所述可关断电源域与第二与门的其中一个输入端连接，第二与门的另一个输入端连接使能信号iso_en，第二与门的输出端与模拟模块电路Analog连接，第二与门连接常通电源电压VCC。

其中，所述电路的架构不限于上述举例，对NOR Flash中允许在深睡眠状态下可掉电的时序逻辑电路都划分在可关断电源域内，由可关断电源电压VCC_PG供电；而模拟模块电路Analog中也可以根据需要将允许在深睡眠状态下可掉电的模块电路都划分在可关断电源域内，进一步实现NOR Flash的超低态功耗。

请参照图4，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。

在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：接收进入深睡眠的指令；不改变由常通电源电压供电的时序逻辑电路的当前通电状态，完全关断由可关断电源电压供电的时序逻辑电路。

存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。

本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：接收进入深睡眠的指令；不改变由常通电源电压供电的时序逻辑电路的当前通电状态，完全关断由可关断电源电压供电的时序逻辑电路。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static Random Access Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically Erasable Programmable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（Erasable Programmable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。

在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种非型闪存深睡眠低静态功耗方法，其特征在于，包括以下步骤：

接收进入深睡眠的指令；

2.根据权利要求1所述的非型闪存深睡眠低静态功耗方法，其特征在于，由常通电源电压供电的逻辑电路为用于响应退出深睡眠状态指令的NOR Flash接口模块电路、负责上电状态机的上电模块电路；由可关断电源电压供电的时序逻辑电路为除去NOR Flash接口模块电路和上电模块电路的NOR Flash内的其他时序逻辑电路。

3.一种采用如权利要求1至2任一所述的非型闪存深睡眠低静态功耗方法的电路，其特征在于，包括常通电源域和可关断电源域，所述常通电源域内的时序逻辑电路由常通电源电压VCC供电，可关断电源域内的时序逻辑电路由可关断电源电压VCC_PG供电。

4.根据权利要求3所述的非型闪存深睡眠低静态功耗方法，其特征在于，所述常通电源域一端连接常通电源电压VCC，常通电源域另一端接地，常通电源域包括用于响应退出深睡眠状态指令的接口模块电路SPI interface、负责上电状态机的上电模块电路Config；所述可关断电源域一端连接可关断电源电压VCC_PG，可关断电源域另一端接地，所述可关断电源域包括擦除编程状态机模块电路Algorithm；所述可关断电源域与第一与门的其中一个输入端连接，第一与门的另一个输入端连接使能信号iso_en，第一与门的输出端与常通电源域连接，第一与门连接常通电源电压VCC。

5.根据权利要求3所述的非型闪存深睡眠低静态功耗方法，其特征在于，所述可关断电源电压VCC_PG如下设置：所述可关断电源域一端连接常通电源电压VCC，在常通电源电压VCC和可关断电源域一端之间设置一个可关断开关。

6.根据权利要求5所述的非型闪存深睡眠低静态功耗方法，其特征在于，所述可关断开关采用PMOS管，所述PMOS管的栅极连接使能信号pg_en,PMOS管的漏极连接常通电源电压VCC，PMOS管的源极连接可关断电源域一端。

7.根据权利要求1所述的非型闪存深睡眠低静态功耗方法，其特征在于，所述电路还包括模拟模块电路Analog，所述模拟模块电路Analog的一端连接常通电源电压VCC，模拟模块电路Analog另一端接地；所述可关断电源域与第二与门的其中一个输入端连接，第二与门的另一个输入端连接使能信号iso_en，第二与门的输出端与模拟模块电路Analog连接，第二与门连接常通电源电压VCC。

8.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至2任一项所述的方法。

9.一种终端设备，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至2任一项所述的方法。