CN1936779A - 用于控制时钟的自动开/关以便节省功率的模块装置和方法 - Google Patents

用于控制时钟的自动开/关以便节省功率的模块装置和方法 Download PDF

Info

Publication number
CN1936779A
CN1936779A CNA2006101592276A CN200610159227A CN1936779A CN 1936779 A CN1936779 A CN 1936779A CN A2006101592276 A CNA2006101592276 A CN A2006101592276A CN 200610159227 A CN200610159227 A CN 200610159227A CN 1936779 A CN1936779 A CN 1936779A
Authority
CN
China
Prior art keywords
time
core circuit
logic level
clock
end signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101592276A
Other languages
English (en)
Inventor
朴万锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1936779A publication Critical patent/CN1936779A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供了一种通过自动控制时钟的开/关状态来节省功率的模块装置和方法。所述模块装置包括：核心电路，用于执行特定功能和存储操作信息；以及时钟控制器，用于根据从核心电路发送的操作信息来应用或不应用外部时钟输入。因此，仅仅在模块装置的操作期间才应用时钟，因此节省了功率和减少了热产生。

Description

用于控制时钟的自动开/关以便节省功率 的模块装置和方法
技术领域
本发明有关于一种用于自动地控制其时钟的开/关状态的模块装置和方法。更具体地说，本发明有关于一种用于基于时钟操作的专用集成电路(ASIC)并且能够自动控制该时钟的开/关状态以便节省功率的模块装置和方法。
背景技术
通常，专用集成电路(ASIC)基于时钟进行操作并且消耗与该时钟相对应的功率。同样地，在ASIC中装备的模块装置基于所述时钟进行操作并且消耗与该时钟相对应的功率。
模块装置是一种具有总线访问权利的主设备，以及并行连接到一个公共总线。模块装置使用总线从另一个主设备或从属单元访问或请求数据，以及将该数据压缩、恢复和转换到信号。
图1是具有模块装置的传统的ASIC的透视图。
参照图1，传统的ASIC包括中央处理单元(CPU)110、控制/数据总线115、仲裁器120、以及多个模块装置130、130-1、130-2、...、130-n。将外部时钟公共地输入到ASIC装置且然后均匀地输入各个分量元件。
CPU 110基于外部时钟输入通过使用控制/数据总线115来控制模块装置130、130-1、130-2、...、130-n。仲裁器120基于所述时钟来控制控制/数据总线115。模块装置130、130-1、130-2、...、130-n基于所述时钟来执行它们特定功能，诸如关于数据的访问、压缩和恢复、信号转换。
图2是传统的模块装置的方框图。参照图2，在传统的ASIC中的模块装置130包括特定功能寄存器(SFR)132和核心电路134。以相同的方式来构造图1中所显示的其它模块装置130-1、130-2、...、130-n。
SFR 132存储由CPU 110基于时钟通过总线115输入的信息。核心电路134基于时钟根据在SFR 132中存储的信息来执行模块装置130的相应功能。
如上所述，在传统的ASIC中，由于将时钟信号提供到所有模块装置，即使当其没有被使用时，没有在运行中的模块装置也消耗了一定量的功率，由此导致功率的浪费。
发明内容
本发明的示范性实施例的各方面至少着手解决上述的问题和/或缺点并且至少提供下面描述的优点。因此，本发明的示范性实施例的一个方面提供了一种能够通过仅仅在模块装置的操作期间才接通时钟而当模块装置没有运行时关断时钟来自动控制该时钟的开/关状态以便节省功率的模块装置和方法。
为了实现本发明的示范性实施例的上述各方面，提供了一种包括用于执行特定功能和存储操作信息的核心电路的模块装置。也提供了一种根据从核心电路发送的操作信息来有选择性地应用外部时钟输入的时钟控制器。
在一个示范性实施例中，操作信息包括核心电路的操作起始时间和操作结束时间的信息，以及时钟控制器在操作起始时间到操作结束时间为止的期间将输入的外部时钟应用到核心电路。
在一个示范性实施例中，操作起始时间信息包括在操作起始时间处的起始信号和结束信号的逻辑电平，以及操作结束时间信息包括在操作结束时间处的起始信号和结束信号的逻辑电平。
在一个示范性实施例中，核心电路在操作起始时间处向时钟控制器发送逻辑电平1作为起始信号和逻辑电平0作为结束信号，以及在操作结束时间处发送逻辑电平0作为起始信号和逻辑电平1作为结束信号。
在一个示范性实施例中，时钟控制器包括：反转器，用于反相转换从核心电路发送的结束信号；第一“与”门，将由反转器反相转换的结束信号逻辑乘以从核心电路发送的起始信号；以及第二“与”门，将由第一“与”门逻辑相乘的信号逻辑乘以输入的外部时钟。
根据本发明的一个示范性实施例的另一个方面，提供了一种模块装置，该模块装置包括：核心电路，执行特定功能；特定功能寄存器(SFR)，存储核心电路的操作信息；以及时钟控制器，根据在SFR中存储的操作信息来应用或不应用到核心电路的外部时钟输入。
根据本发明的一个示范性实施例的一个方面，提供了一种用于自动地接通和关断模块装置中的时钟的方法，该方法包括：将来自核心电路的操作信息发送到时钟控制器；以及根据核心电路发送的操作信息来应用或不应用输入的外部时钟。
在一个示范性实施例中，操作信息包括核心电路的操作起始时间信息和操作结束时间信息，以及应用步骤包括在核心电路的操作起始时间到操作结束时间为止的期间将输入的外部时钟应用到核心电路。
在一个示范性实施例中，操作起始时间信息包括操作起始时间的起始信号和结束信号的逻辑电平，以及操作结束时间信息包括操作结束时间的起始信号和结束信号的逻辑电平。
在一个示范性实施例中，在将操作信息发送到时钟控制器的步骤中，在操作起始时间处发送逻辑电平1起始信号和逻辑电平0结束信号，以及在操作结束时间处发送逻辑电平0起始信号和逻辑电平1结束信号。
应用步骤包括：反相转换从核心电路发送的结束信号；将反相转换的结束信号逻辑乘以从核心电路发送的起始信号；以及将逻辑相乘的信号逻辑乘以输入的外部时钟。
在一个示范性实施例中，专用集成电路(ASIC)可以包括：模块装置，从该模块装置的操作起始时间到操作结束时间将时钟维持在接通状态中。
附图说明
从下面参考附图对本发明的特定示范性实施例的详细描述中，本发明的上述和其它方面、示范性特征和优点将变得更加明显，其中：
图1是显示具有模块装置的传统的专用集成电路(ASIC)的视图；
图2是传统的模块装置的方框图；
图3是根据本发明的一个示范性实施例的模块装置的方框图；
图4是根据本发明的一个示范性实施例的提供到模块装置的时钟控制器的方框图；
图5是根据本发明的一个示范性实施例的模块装置的时序图；以及
图6是根据本发明的一个示范性实施例的、用于解释用于自动控制模块装置的时钟的开/关状态的方法的流程图。
贯穿于附图，相同的附图标记应该被理解为是指相同的元件、特征和结构。
具体实施万式
在这个描述中例示的主题被提供来协助综合理解参考附图所公开的本发明的各种示范性实施例。因此，本领域技术人员将认识到，在没有脱离本发明所附的权利要求的范围和精神的情况下，可以对这里描述的示范性实施例进行各种变化和更改。为了清楚和简洁起见省略了对众所周知的功能和结构的描述。
图3是根据本发明的一个示范性实施例的模块装置的方框图。
模块装置230被安装在专用集成电路(ASIC)中，并且基于输入的外部时钟执行关于数据的访问、压缩和恢复、以及信号转换。
在模块装置230的操作期间，自动接通输入的外部时钟。当模块装置230不在运行时，自动关断时钟输入。
参照图3，模块装置230包括特定功能寄存器(SFR)232、核心电路234、以及时钟控制器236。
SFR 232存储通过总线输入的用于操作模块装置230的信息。此外，SFR232存储操作信息，该操作信息为关于用于起始核心电路234的操作的时间(下文中，称为‘操作起始时间’)和用于结束核心电路234的操作的时间(下文中，称为‘操作结束时间’)的信息。
核心电路234根据在SFR 232中存储的信息来执行模块装置230的功能。例如，核心电路234基于在操作起始时间处从时钟控制器236输入的时钟来执行模块装置230的功能。核心电路234意识到操作信息并且可以将该操作信息发送到时钟控制器236。
时钟控制器236基于在SFR 232中存储的操作信息或从核心电路234发送的操作信息来将输入的外部时钟提供到核心电路234。例如，时钟控制器236读取在SFR 232中存储的操作信息，或者通过从核心电路234接收操作信息，在核心电路234的操作起始时间处接通来自外部时钟的时钟输入。换句话说，时钟控制器236将外部时钟输入提供到核心电路234。
另一方面，在核心电路234的操作结束时间处，时钟控制器236，例如，通过不再将外部时钟输入提供到核心电路234，来关断外部时钟输入。
图4是根据本发明的一个示范性实施例的提供到模块装置的时钟控制器的方框图。
时钟控制器236基于从SFR 232或核心电路234发送的操作信息来自动地接通和关断外部时钟输入。
参照图4，时钟控制器236包括反转器237、第一“与”门238和第二“与”门239。
在核心电路234的操作起始时间处，时钟控制器236读取在SFR 232中存储的操作信息。或者，核心电路234可以将操作信息应用到时钟控制器236。具体地说，操作信息表示操作起始时间的起始信号和结束信号的状态，即，操作信息包括逻辑电平。在操作起始时间处，起始信号具有逻辑电平1以及结束信号具有逻辑电平0来作为操作起始时间信息。反转器237连接到结束信号的输入端并且将逻辑电平0反相转换到逻辑电平1。
第一“与”门238将作为起始信号施加的逻辑电平1与由反转器237反相转换的逻辑电平1进行逻辑相乘。作为逻辑电平1和1的逻辑相乘的结果，第一“与”门238输出逻辑电平1，其包括起始信号。
第二“与”门239将外部时钟输入与从第一“与”门238提供的逻辑电平1进行逻辑相乘。因此，第二“与”门239的输出跟随时钟信号。
在核心电路234的操作结束时间处，另一方面，时钟控制器236读取在SFR 232中存储的操作信息。或者，核心电路234可以将操作结束信息应用到时钟控制器236。例如，操作结束信息表示操作结束时间的起始信号和结束信号的逻辑电平。在操作结束时间处，起始信号具有逻辑电平0以及结束信号具有逻辑电平1来作为操作结束时间信息。
在一个示范性实现中，反转器237连接到结束信号的输入端并且将逻辑电平1转换到逻辑电平0。
第一“与”门238将作为起始信号施加的逻辑电平0与由反转器237反相转换的逻辑电平0进行逻辑相乘。作为逻辑电平0和0的逻辑相乘的结果，第一“与”门238输出逻辑电平0，其包括结束信号。
第二“与”门239将外部时钟输入与从第一“与”门238提供的逻辑电平0进行逻辑相乘。作为时钟信号逻辑相乘逻辑电平0的结果，第二“与”门239输出逻辑电平0，换句话说，第二“与”门239的输出不跟随时钟信号。
因此，时钟控制器236仅仅当核心电路234在运行中时才将时钟信号提供到核心电路234，从而减少了功率消耗。
图5是根据本发明的一个示范性实施例的模块装置的时序图。
如图5中所示，从外部源将时钟信号连续地施加到模块装置230。在操作起始时间处从SFR 232或核心电路234将起始信号施加到时钟控制器236。当核心电路234在运行中时将起始信号连续施加到时钟控制器236。在核心电路234的操作结束时间处从SFR 232或核心电路234将结束信号施加到时钟控制器236。由时钟控制器236将时钟断(clock-out)信号施加到核心电路234。时钟控制器236仅仅当正在施加起始信号时才将时钟信号施加到核心电路234。从施加结束信号的时间起，时钟控制器236不再将时钟施加到核心电路234。
图6是根据本发明的一个示范性实施例的、用于解释用于自动控制模块装置的时钟的开/关状态的方法的流程图。
参照图6，时钟控制器236在步骤610中确定是否是用于起始核心电路234的操作的时间。根据从SFR 232或核心电路234提供的操作信息，时钟控制器236确定核心电路234的操作起始时间。
当确定是操作起始时间时，时钟控制器236在步骤620中将外部时钟输入提供到核心电路234。
时钟控制器236在步骤630中确定是否是用于结束核心电路234的操作的时间。根据从SFR 232或核心电路234提供的操作信息，时钟控制器236确定核心电路234的操作结束时间，以及在步骤S640中停止时钟信号的输入。
正如从上面的描述中所能理解的，根据本发明的示范性实施例，仅仅当模块装置在运行中时才可以施加时钟信号，因此，可以节省功率。此外，可以减少热的产生。
虽然已经参照本发明的特定示范性实施例具体显示和描述了本发明，但是本领域技术人员将理解，在没有脱离如所附权利要求及其等效物所定义的本发明的精神和范围的情况下，这里可以做出形式和细节上的各种变化。

Claims (12)

1.一种模块装置，包括：
核心电路，用于执行特定功能和存储操作信息；以及
时钟控制器，用于根据从核心电路发送的操作信息来有选择性地应用外部时钟输入。
2.根据权利要求1所述的模块装置，其中，所述操作信息包括核心电路的操作起始时间和操作结束时间的信息，以及其中所述时钟控制器从操作起始时间到操作结束时间将外部时钟输入应用到核心电路。
3.根据权利要求2所述的模块装置，其中，操作起始时间的信息包括在操作起始时间处的起始信号和结束信号的逻辑电平，以及操作结束时间的信息包括在操作结束时间处的起始信号和结束信号的逻辑电平。
4.根据权利要求3所述的模块装置，其中，所述核心电路在操作起始时间处向时钟控制器发送逻辑电平1起始信号和逻辑电平0结束信号，以及在操作结束时间处发送逻辑电平0起始信号和逻辑电平1结束信号。
5.根据权利要求3所述的模块装置，其中，所述时钟控制器包括：
反转器，用于反转从核心电路发送的结束信号；
第一“与”门，用于将由反转器反转的结束信号逻辑乘以从核心电路发送的起始信号；以及
第二“与”门，用于将由第一“与”门逻辑相乘的信号逻辑乘以外部时钟输入。
6.一种模块装置，包括：
核心电路，用于执行特定功能；
特定功能寄存器(SFR)，用于存储核心电路的操作信息；以及
时钟控制器，用于根据在SFR中存储的操作信息来有选择性地将外部时钟输入应用到核心电路。
7.一种用于自动地接通和关断模块装置中的时钟信号的方法，该方法包括：
发送核心电路的操作信息；以及
根据发送的核心电路操作信息来有选择性地应用外部时钟输入。
8.根据权利要求7所述的方法，其中，所述操作信息包括核心电路的操作起始时间信息和操作结束时间信息，以及其中应用步骤包括从核心电路的操作起始时间起到操作结束时间为止将外部时钟输入应用到核心电路。
9.根据权利要求8所述的方法，其中，所述操作起始时间信息包括操作起始时间的起始信号和结束信号的逻辑电平，以及所述操作结束时间信息包括操作结束时间的起始信号和结束信号的逻辑电平。
10.根据权利要求7所述的方法，其中，在发送核心电路操作信息的步骤中，在操作起始时间处发送逻辑电平1起始信号和逻辑电平0结束信号，以及在操作结束时间处发送逻辑电平0起始信号和逻辑电平1结束信号。
11.根据权利要求9所述的方法，其中，应用步骤还包括：
反转所发送的结束信号；
将反转的结束信号逻辑乘以所发送的起始信号；以及
将逻辑相乘的信号逻辑乘以外部时钟输入。
12.一种专用集成电路(ASIC)包括：模块装置，从该模块装置的操作起始时间到操作结束时间将时钟维持在接通状态中。
CNA2006101592276A 2005-09-23 2006-09-22 用于控制时钟的自动开/关以便节省功率的模块装置和方法 Pending CN1936779A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR88949/05 2005-09-23
KR1020050088949A KR100661174B1 (ko) 2005-09-23 2005-09-23 절전을 위한 클럭의 자동 온/오프가 가능한 모듈장치 및 그클럭 자동 온/오프방법

Publications (1)

Publication Number Publication Date
CN1936779A true CN1936779A (zh) 2007-03-28

Family

ID=37815504

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101592276A Pending CN1936779A (zh) 2005-09-23 2006-09-22 用于控制时钟的自动开/关以便节省功率的模块装置和方法

Country Status (3)

Country Link
US (1) US20070070789A1 (zh)
KR (1) KR100661174B1 (zh)
CN (1) CN1936779A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103163940A (zh) * 2011-12-12 2013-06-19 三星电子株式会社 片上系统时钟控制方法、片上系统及包括其的半导体系统
US10013098B2 (en) 2011-02-09 2018-07-03 Samsung Electronics Co., Ltd. Operating method of portable terminal based on touch and movement inputs and portable terminal supporting the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102478800A (zh) * 2010-11-30 2012-05-30 英业达股份有限公司 电力顺序信号的监控系统与其方法
KR101993626B1 (ko) 2012-12-11 2019-06-28 삼성전자 주식회사 특수 기능 레지스터를 포함하는 시스템 온 칩 및 그 동작 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4982116A (en) * 1989-12-26 1991-01-01 Linear Technology Corporation Clock selection circuit
US5452434A (en) * 1992-07-14 1995-09-19 Advanced Micro Devices, Inc. Clock control for power savings in high performance central processing units
US5442774A (en) 1993-09-16 1995-08-15 Hewlett-Packard Company Microprocessor controller with automatic clock-rate switching
US5815725A (en) * 1996-04-03 1998-09-29 Sun Microsystems, Inc. Apparatus and method for reducing power consumption in microprocessors through selective gating of clock signals
KR100298316B1 (ko) * 1998-08-31 2001-08-07 윤종용 전송시스템을구성하는응용주문형집적회로의클럭생성장치
JP4256546B2 (ja) * 1999-08-24 2009-04-22 パナソニック株式会社 ストリーム多重分離装置
US6305611B1 (en) * 2000-06-15 2001-10-23 Carrier Corporation Setback tracking thermostat

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10013098B2 (en) 2011-02-09 2018-07-03 Samsung Electronics Co., Ltd. Operating method of portable terminal based on touch and movement inputs and portable terminal supporting the same
CN103163940A (zh) * 2011-12-12 2013-06-19 三星电子株式会社 片上系统时钟控制方法、片上系统及包括其的半导体系统
CN103163940B (zh) * 2011-12-12 2017-10-03 三星电子株式会社 片上系统时钟控制方法、片上系统及包括其的半导体系统

Also Published As

Publication number Publication date
KR100661174B1 (ko) 2006-12-26
US20070070789A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100798667B1 (ko) 다층 시스템 및 클럭 제어 방법
CN101770437B (zh) 实现同步双端口存储器ip的并行读写的装置及方法
US20100259106A1 (en) Switching control method capable of continuously providing power and related apparatus and power supply system
CN116301294B (zh) 一种系统芯片低功耗实现方法、系统芯片、车机及设备
US20040119520A1 (en) Setup/hold time control device
CN100458663C (zh) 一种低功耗内存控制方法和内存控制模块
CN100419639C (zh) 切换内存时钟频率的方法和装置以及切换时钟频率的系统
CN1936779A (zh) 用于控制时钟的自动开/关以便节省功率的模块装置和方法
US6906554B1 (en) Pipeline-based circuit with a postponed clock-gating mechanism for reducing power consumption and related driving method thereof
CN100461066C (zh) 多层系统和时钟控制方法
US5428765A (en) Method and apparatus for disabling and restarting clocks
CN102053698B (zh) 计算机和网卡控制方法
TWI492042B (zh) 多功能整合裝置及其運作方法
CN109842402B (zh) 一种低功耗隔离电路及其方法、芯片
JP2010049356A (ja) パラレル−シリアル変換装置、パラレル−シリアル変換システム、パラレル−シリアル変換制御方法、パラレル−シリアル変換制御プログラム及び記録媒体
JP2002354166A (ja) 電子装置
EP0783148A2 (en) Power conserving clocking system
KR100479340B1 (ko) 저전력 스마트 카드 및 그 제어 방법
US5974527A (en) Register file and operating system thereof
EP0474945B1 (en) Method and system for driving multiple latching relays
CN104077156A (zh) 可程序化中央处理单元的重新启动系统及其方法
CN1971756A (zh) 同步存储器控制装置、同步存储器及其控制装置
JP4057360B2 (ja) 多機能ｉｃカード及びその制御方法
JP2000182372A (ja) メモリ装置
JP2007018545A (ja) ネットワークインターフェース

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication