CN103138722A - 隔离单元以及集成电路 - Google Patents
隔离单元以及集成电路 Download PDFInfo
- Publication number
- CN103138722A CN103138722A CN2012105173559A CN201210517355A CN103138722A CN 103138722 A CN103138722 A CN 103138722A CN 2012105173559 A CN2012105173559 A CN 2012105173559A CN 201210517355 A CN201210517355 A CN 201210517355A CN 103138722 A CN103138722 A CN 103138722A
- Authority
- CN
- China
- Prior art keywords
- isolated location
- power
- source
- logic level
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明的一实施例提供一种隔离单元以及集成电路,其中隔离单元用以将第二电源域与第一电源域隔离,包括输入端、输出端、第一电源端以及第二电源端。该输入端,用以接收该第一电源域的第一信号。该输出端,用以输出具有预定逻辑电平的输出信号,并将该输出信号传送至该第二电源域。该第一电源端接收来自电源的电压,该电源是不同于该第一电源域的第一电源,且该电压用以供电给该隔离单元。本发明提供的隔离单元以及集成电路可以确保来自不供电模式的电源域的信号的逻辑电平可以固定在预定逻辑电平。
Description
技术领域
本发明为一种隔离单元(isolation cell),特别是一种使用独立电源的隔离单元以及集成电路。
背景技术
电路上通常会包含了多个电源域(power domain),其中每一个电源域可能运作在不同的电源(power voltage)或电压模式。举例来说,电路上可能会有一个电源域是运作在不供电(power down或voltage down)模式,而同一时间,另一个电源域是运作供电模式(power on或voltage on)。这样一来可以降低功率的消耗。不过,如果运作在供电模式的电源域的输入信号是来自运作在不供电模式的电源域,因为该电源域已经是处在不供电模式,该输入信号的逻辑电平处于不确定状态,可能会使得该电源域内的电路无法运作,进而造成运作在供电模式的电源域无法正常运作。因此,需要隔离单元来确保来自不供电模式的电源域的信号的逻辑电平可以被固定在预定逻辑电平。
发明内容
有鉴于此,本发明提供一种隔离单元以及集成电路。
本发明的一实施例为一种隔离单元,用以将第二电源域与第一电源域隔离。该隔离单元包括输入端、输出端、第一电源端以及第二电源端。该输入端,用以接收该第一电源域的第一信号。该输出端,用以输出具有预定逻辑电平的一输出信号,并将该输出信号传送至该第二电源域。该第一电源端接收来自电源的电压,该电源是不同于该第一电源域的第一电源,且该电压用以供电给该隔离单元。
本发明的另一实施例提供集成电路,提供输出信号给第二电源域。该集成电路包括第一电源域以及隔离单元。第一电源域,由第一电源所供电。隔离单元,接收该第一电源域的第一信号,输出具有一预定逻辑电平的该输出信号,其中该隔离单元被第二电源所供电,且该第二电源不同于该第一电源。
本发明的另一实施例提供一集成电路,该集成电路包括第一电源域、第二电源域以及隔离单元。该第一电源域,由第一电源所供电。该第二电源域,由第二电源所供电,其中该第一电源域是运作在供电模式或一不供电模式,且该第二电源域运作在该供电模式。隔离单元,由第三电源所供电,接收来自该第一电源域的信号,并输出具有预定逻辑电平的输出信号至该第二电源域。
本发明提供的隔离单元以及集成电路可以确保来自不供电模式的电源域的信号的逻辑电平可以被固定在预定逻辑电平。
附图说明
图1为根据本发明的一实施例的隔离单元的示意图。
图2为根据本发明的一实施例的隔离单元的示意图。
图3为根据本发明另一实施例的隔离单元的示意图。
图4为根据本发明的另一实施例的具有隔离单元的一集成电路的示意图。
图5为根据本发明的另一实施例的具有隔离单元的一集成电路的示意图。
具体实施方式
有关本发明的前述及其他技术内容、特点与功效,在以下配合参考图式的较佳实施例的详细说明中,将可清楚的呈现。以下实施例中所提到的方向用语,例如:上、下、左、右、前或后等,仅是参考附加图式的方向。因此,使用的方向用语是用来说明并非用来限制本发明。在本专利说明书及后续的申请专利范围当中使用了某些词汇来指称特定的组件。所属领域中一般技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个组件。本說明书及权利要求并不以名称的差异來作为区分组件的方式,而是以组件在功能上的差異來作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。另外,“耦接”一词在此为包含任何直接及间接的电气连接手段。因此,若文中描述一第一装置耦接于一第二装置,则代表该第一装置可直接电气连接于该第二装置,或透过其他装置或连接手段间接地电气连接至该第二装置。
图1为根据本发明的一实施例的隔离单元的示意图。该隔离单元(isolationcell)21用以隔离一第二电源域与第一电源域(power domain)。隔离单元21可以确保隔离单元21的输出信号维持在一预定逻辑电平(logic state)。第一电源域可能是不供电电源域(power down power domain)或是运作在不供电模式(power down mode),而第二电源域则可能是供电电源域(power on powerdomain)或是运作在供电模式(power on mode)。在另一实施例中,第一电源域可能是另一供电电源域。在本说明书中,不供电电源域或不供电模式指的是该电源域内的电路或组件没有被供电,换言之,该电源域内的电路或组件可能无法被运作。供电电源域或供电电源域是指该电源域内的电路或组件有被正常供电,换言之,该电源域内的电路或组件可以正常地运作。隔离单元21可能位于第一电源域内,或是第一电源域与第二电源域之间,或是位于第二电源域内。在本说明书中,电源域包含了共享相同电源(power source)的至少一个模块、电路、电路的一部份、或是组件装置,其中该电源可能提供至少一种电压电平的电压给该电源域内的复数个电路、模块或是组件装置。在相同电源域的至少一个模块、电路、电路的一部份、或是组件装置可能会被同时开启(turned on)或关闭(turned off)。在一实施例中,电源域可以被视为一处理单元、模块、电路、电路的一部份或是不同电路的不同部份的集合。
隔离单元21包括输入端(图上标示IN)以及输出端(图上标示OUT)。输入端用以接收来自第一电源域的输入信号,输出端用以输出具有预定逻辑电平的输出信号至第二电源域。第一电源域可以由第一电源供电。隔离单元21更包括接地端(图上标示GND))、电源端(图上标示POWER)以及独立电源端(图上标示RVDD),其中接地端用以接地,电源端耦接该第一电源,独立电源端接收来自第二电源的电压,第二电源可以维持该电压于预定电压电平。隔离单元21透过该电源端耦接至第一电源,以避免包含了隔离单元21的电路路径开路(open)。隔离单元21可以旁路(bypasss)掉耦接第一电源的电源端,如此一来隔离单元21便不会受到第一电源的影响。隔离单元21可以由异于第二电源的其他电源所供电。在本实施例中,第一电源与第二电源是不同的。在现有设计中,隔离单元通常被包含在第一电源域的电路内,且只能透过第一电源所供电。当第一电源不再供电给隔离单元后,隔离单元的输出信号的逻辑电平就不能维持在预定的逻辑电平,如此一来便可能影响了第二电源域中的电路的运作。但根据本实施例的设计,隔离单元21的输出信号可以一直维持在预定的逻辑电平,且不会受到第一电源的影响。一种设定中避免未知逻辑电平的方法中,隔离单元可以放在该第二电压源域,或者单独的电源域。可替换的,本申请实施例中可以将隔离单元放置在第一电源域中。隔离单元21的独立电源端(RVDD)可以确保隔离单元21可以正常的运作。换句话说,即使当第一电源域运作在不供电模式(power down)时,隔离单元21的输出信号仍然可以维持在预定的逻辑电平。
隔离单元21更包括使能端(图上标示EN),用以接收使能信号来控制隔离单元21的输出信号的逻辑电平。输出信号的逻辑电平可以由使能信号的逻辑电平决定。在本实施例中,隔离单元21可能是由与门(AND gate)所实现,且当该使能信号的逻辑电平为0时,隔离单元21的输出信号的逻辑电平也为0,且无须考虑隔离单元21的输入信号的逻辑电平。在另一实施例中,隔离单元21包括或门(OR gate),且当该使能信号的逻辑电平为1时,隔离单元21的输出信号的逻辑电平也为1,且无须考虑隔离单元21的输入信号的逻辑电平。在其他实施例中,隔离单元可能包括了非或门(NOR gate)、非与门(NAND gate)或其他可控制隔离单元21的输出信号的逻辑电平的组件。
在第2至图5中,为了简化说明,接地端都不会表示在图示上。图2为根据本发明的一实施例的隔离单元的的示意图。在图2中,隔离单元31以与门为例说明。隔离单元31接收来自第一电源域的输入信号且输出输出信号到第二电源域。隔离单元31具有一电源端(图上标示POWER)以及独立电源端(图上标示RVDD)。电源端耦接至第一电源且独立电源端可接收来自一第二电源的电压。隔离单元31可以透过电源端耦接该第一电源,以避免包含了隔离单元31的电路路径开路(open)。隔离单元31可以旁路(bypasss)掉耦接第一电源的电源端,如此一来隔离单元31便不会受到第一电源的影响。隔离单元31可以由不同于第二电源的其他电源所供电。在本实施例中,第一电源与第二电源是不同的电源。隔离单元31可接收具有逻辑电平0的一使能信号,如此一来隔离单元31的输出信号也可被维持在逻辑电平0,且输出信号的逻辑电平不会受到输入信号的逻辑电平所影响。
图3为根据本发明另一实施例的的隔离单元的示意图。在图3中,隔离单元41以或门(OR gate)为例说明。隔离单元41接收来自第一电源域的输入信号且输出一输出信号到第二电源域。隔离单元41具有一电源端(图上标示POWER)以及独立电源端(图上标示RVDD)。电源端耦接至第一电源且独立电源端可接收来自第二电源的电压。隔离单元41可以透过电源端耦接该第一电源,以避免包含了隔离单元41的电路路径开路(open)。隔离单元41可以旁路(bypasss)掉耦接第一电源的电源端,如此一来隔离单元31便不会受到第一电源的影响。隔离单元41可以由不同于第二电源的其他电源所供电。在本实施例中,第一电源与第二电源是不同的电源。在图2至图4中,不同的电源指的是这些电源可以独立地被控制。举例来说,第二电源可能是一个永久供电电源(always-on power source),而第一电源可能包括一个开关,可以切断对第一电源域的供电。这些电源可能具有相同的输出电压,也可能具有不同的输出电压,且这些电源可能都是源自相同的电源供应器。隔离单元41可接收具有逻辑电平1的一使能信号,如此一来隔离单元41的输出信号也可被维持在逻辑电平1,且输出信号的逻辑电平不会受到输入信号的逻辑电平所影响。
图4为根据本发明的一实施例的具有隔离单元的一集成电路的示意图。在本实施例中,隔离单元52是被整合在第一电源域51内。第一电源域51可能运作在供电模式(power on mode)或是不供电模式(power down mode),而第二电源域53则运作在一供电模式。不供电模式指的是该电源域不被一电压所供电,或是被关机。且该电源域内的电路的运作可能无法正常的运作。供电模式指的是该电源域被一电压所供电,且该电源域内的电路的运作可以正常的运作。集成电路包括了第一电源域51、隔离单元52、第二电源域53以及独立电源56(或称一第三电源)。第一电源域51由第一电源511所供电,第二电源域53由第二电源531所供电,而隔离单元21则是透过独立电源端(图上标示RVDD)由独立的第三电源56所供电。隔离单元52也会透过电源端(图上标示POWER)耦接该第一电源511,以避免包含了隔离单元52的电路路径开路(open)。隔离单元52可以旁路(bypasss)掉耦接第一电源511的电源端,如此一来隔离单元52便不会受到第一电源511的影响。在本实施例中,第三电源56与第一电源511是不同的电源。这边所指的不同的电源指的是这些电源可以独立地被控制或是来自不同的电源供应器。
举例来说,第三电源56可能是一个永久供电电源(always-on power source),而第一电源511可能包括一个开关,可以切断对第一电源域51的供电。这些电源可能具有相同电压电平的输出电压,也可能具有不同电压电平的的输出电压,且这些电源可能都是源自相同的电源供应器。第三电源56可以持续的提供电压给隔离单元52,使得隔离单元52成为持续运作(always-on)的隔离单元。或者该第三电源56相对于该第二电源域53,并且该第三电源56于该第二电源域53同时开启。当该第二电源域53与该第三电压源56同时关闭时,该第三电压源56可以被关闭。第一电源域51提供一输入信号给隔离单元52,隔离单元52会输出具有一预定逻辑电平的一输出信号给第二电源域53。隔离单元52的输出信号的逻辑电平是会受到输入该隔离单元52的使能信号所改变。在一实施例中,隔离单元52可能由一与门所实现,且使能信号的逻辑电平为0。如此一来,隔离单元52的输出信号的逻辑电平可以确保为0。在另一实施例中,隔离单元52可能由一或门所实现,且使能信号的逻辑电平为1。如以一来,隔离单元52的输出信号的逻辑电平可以确保为1。在本实施例中,电压电平移位器(level shifter)可以被设置在隔离单元52与第二电源域53之间,用以调整隔离单元52的输出信号的电压电平,使隔离单元52的输出信号的电压电平符合第二电源域53的要求。
图5为根据本发明另一实施例的的具有隔离单元的集成电路的示意图。在本实施例中,隔离单元62是被独立于第一电源域61与第二电源域63外。隔离单元62被设置在第三电源域68。第一电源域61可能运作在一供电模式(poweron mode)或是不供电模式(power down mode),而第二电源域63则运作在供电模式。不供电模式指的是该电源域不被一电压所供电,或是被关机,且该电源域内的电路的运作可能无法正常的运作。集成电路包括了第一电源域61、隔离单元62、第二电源域63以及第三电源域68,其中第一电源域61由第一电源611所供电,第二电源域63由第二电源631所供电,而第三电源域68则是由第三电源681所供电。隔离单元62可以透过独立电源端(图上标示RVDD)由独立的第四电源或第二电源631所供电。隔离单元62则透过电源端(图上标示POWER)耦接该第三电源681,此外,这样可以避免包含了隔离单元62的电路路径开路(open)的情形发生。隔离单元62可以旁路(bypasss)掉耦接第三电源581的电源端,如此一来隔离单元62便不会受到第三电源581的影响。在本实施例中,第四电源或第二电源631与第一电源611是不同的电源。这边所指的不同的电源指的是这些电源可以独立地被控制或是来自不同的电源供应器。举例来说,第四电源可能是一个永久供电电源(always-on power source),而第一电源611可能包括一个开关,可以切断对第一电源域61的供电。这些电源可能具有相同电压电平的输出电压,也可能具有不同电压电平的的输出电压,且这些电源可能都是源自相同的电源供应器。第四电源或是第二电源631可以持续的提供电压给隔离单元62。第一电源域61提供一输入信号给隔离单元62,隔离单元62接收该输入信号且输出具有预定逻辑电平的输出信号给第二电源域63。隔离单元62的输出信号的逻辑电平是会受到输入该隔离单元62的使能信号所改变。在一实施例中,隔离单元62可能由一与门所实现,且使能信号的逻辑电平为0。如此一来,隔离单元62的输出信号的逻辑电平可以确保为0。在另一实施例中,隔离单元62可能由或门所实现,且使能信号的逻辑电平为1。如以一来,隔离单元62的逻辑电平可以确保为1。在本实施例中,一电压电平移位器(level shifter)可以被设置在隔离单元62与第二电源域53之间,用以调整隔离单元62的输出信号的电压电平,使隔离单元62的输出信号的电压电平符合第二电源域53的要求。
惟以上所述者,仅为本发明的较佳实施例而已,当不能以此限定本发明实施的范围,即大凡依本发明权利要求及发明说明内容所作的简单的等效变化与修饰,皆仍属本发明专利涵盖范围内。另外本发明的任一实施例或权利要求不须达成本发明所揭露的全部目的或优点或特点。此外,摘要部分和标题仅是用来辅助专利文件搜寻所用,并非用来限制本发明的权利范围。
Claims (20)
1.一种隔离单元,用以将第二电源域与第一电源域隔离,包括:
输入端,用以接收该第一电源域的第一信号;
输出端,用以输出具有预定逻辑电平的输出信号,并将该输出信号传送至该第二电源域;
第一电源端;以及
第二电源端;
其中该第一电源端接收来自电源的电压,该电源是不同于该第一电源域的第一电源,且该电压用以供电给该隔离单元。
2.如权利要求1所述的隔离单元,其特征在于,该隔离单元位于该第一电源域。
3.如权利要求1所述的隔离单元,其特征在于,该第二电源端被旁路。
4.如权利要求1所述的隔离单元,其特征在于,该第一电源域是运作在供电模式或不供电模式,且该第二电源域运作在供电模式。
5.如权利要求1所述的隔离单元,其特征在于,更包括一使能端,用以接收一使能信号,其中该输出信号的逻辑电平由该使能信号所决定。
6.如权利要求5所述的隔离单元,其特征在于,该隔离单元包括与门,且该使能信号的逻辑电平为0。
7.如权利要求5所述的隔离单元,其特征在于,该隔离单元包括或门,且该使能信号的逻辑电平为1。
8.一集成电路,提供输出信号至第二电源域,该集成电路包括:
第一电源域,由一第一电源所供电;以及
隔离单元,接收该第一电源域的第一信号,输出具有预定逻辑电平的该输出信号,其中该隔离单元被第二电源所供电,且该第二电源不同于该第一电源。
9.如权利要求8所述的集成电路,其特征在于,该隔离单元位于该第一电源域。
10.如权利要求8所述的集成电路,其特征在于,该隔离单元包括第一电源端与第二电源端,该第一电源端接收来自该第二电源的电压。
11.如权利要求8所述的集成电路,其特征在于,该第一电源域是运作在供电模式或不供电模式,且该第二电源域运作在供电模式。
12.如权利要求8所述的集成电路,其特征在于,该隔离单元更耦接至不同于该第二电源的第三电源,或者该隔离单元更耦接至与该第二电源相同的该第三电源。
13.如权利要求8所述的集成电路,其特征在于,该隔离单元更包括使能端,用以接收使能信号,其中该输出信号的逻辑电平由该使能信号的逻辑电平所决定。
14.如权利要求13所述的集成电路,其特征在于,该隔离单元包括与门,且该使能信号的逻辑电平为0。
15.如权利要求13所述的集成电路,其特征在于,该隔离单元包括或门,且该使能信号的逻辑电平为1。
16.一种集成电路,包括:
第一电源域,由第一电源所供电;
第二电源域,由第二电源所供电,其中该第一电源域是运作在供电模式或不供电模式,且该第二电源域运作在供电模式;以及
隔离单元,由第三电源所供电,接收来自该第一电源域的信号,并输出具有预定逻辑电平的输出信号至该第二电源域。
17.如权利要求16所述的集成电路,其特征在于,该隔离单元更包括使能端,用以接收使能信号,其中该输出信号的逻辑电平由该使能信号的逻辑电平所决定。
18.如权利要求16所述的集成电路,其特征在于,该隔离单元包括第一电源端与第二电源端,该第一电源端接收来自该第二电源的电压。
19.如权利要求17所述的集成电路,其特征在于,该隔离单元包括与门,且该使能信号的逻辑电平为0。
20.如权利要求17所述的集成电路,其特征在于,该隔离单元包括或门,且该使能信号的逻辑电平为1。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/311,324 | 2011-12-05 | ||
US13/311,324 US9374089B2 (en) | 2011-12-05 | 2011-12-05 | Isolation cell |
Publications (1)
Publication Number | Publication Date |
---|---|
CN103138722A true CN103138722A (zh) | 2013-06-05 |
Family
ID=48498124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012105173559A Pending CN103138722A (zh) | 2011-12-05 | 2012-12-05 | 隔离单元以及集成电路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9374089B2 (zh) |
CN (1) | CN103138722A (zh) |
TW (1) | TWI453578B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103884981A (zh) * | 2014-04-16 | 2014-06-25 | 威盛电子股份有限公司 | 隔离电路 |
WO2020114074A1 (zh) * | 2018-12-03 | 2020-06-11 | 珠海格力电器股份有限公司 | 隔离电路系统及其进行信号隔离的方法 |
CN114265493A (zh) * | 2020-09-16 | 2022-04-01 | 瑞昱半导体股份有限公司 | 具有断电分区的电子装置及其分区断电的方法 |
CN116301294A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9785211B2 (en) | 2015-02-13 | 2017-10-10 | Qualcomm Incorporated | Independent power collapse methodology |
US9407264B1 (en) | 2015-05-17 | 2016-08-02 | Freescale Semiconductor, Inc. | System for isolating integrated circuit power domains |
CN109768795A (zh) | 2017-11-09 | 2019-05-17 | 恩智浦美国有限公司 | 低泄漏隔离单元 |
GB2569537B (en) * | 2017-12-18 | 2020-02-26 | Advanced Risc Mach Ltd | A technique for managing power domains in an integrated circuit |
TWI706621B (zh) * | 2019-03-18 | 2020-10-01 | 智原科技股份有限公司 | 具多電源域的電路系統 |
US11294441B2 (en) * | 2020-06-25 | 2022-04-05 | Nvidia Corporation | Simplifying power sequencing for integrated circuits |
TWI749667B (zh) * | 2020-07-27 | 2021-12-11 | 瑞昱半導體股份有限公司 | 積體電路及其訊號傳輸方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1536577A (zh) * | 2003-04-07 | 2004-10-13 | 联发科技股份有限公司 | 单一位线半导体存储元件的感测电路 |
CN101059716A (zh) * | 2007-06-11 | 2007-10-24 | 北京中星微电子有限公司 | 芯片的电源控制装置、方法及一种终端 |
CN101251870A (zh) * | 2008-03-21 | 2008-08-27 | 北京中星微电子有限公司 | 一种仿真验证多电源域中的隔离单元的方法 |
CN101364445A (zh) * | 2007-08-07 | 2009-02-11 | 联发科技股份有限公司 | 电熔丝阵列、电熔丝装置以及电熔丝熔烧方法 |
US20090251185A1 (en) * | 2008-04-03 | 2009-10-08 | Faraday Technology Corporation | Data retention device for multiple power domains |
CN101697094A (zh) * | 2009-10-22 | 2010-04-21 | 成都市华为赛门铁克科技有限公司 | 双电源供电装置及双电源供电方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7167017B2 (en) * | 2005-03-24 | 2007-01-23 | Texas Instruments Incorporated | Isolation cell used as an interface from a circuit portion operable in a power-down mode to a circuit portion in a power-up mode |
US7770037B2 (en) * | 2006-04-20 | 2010-08-03 | Advanced Micro Devices, Inc. | Power ok distribution for multi-voltage chips |
US7805621B2 (en) * | 2006-09-29 | 2010-09-28 | Broadcom Corporation | Method and apparatus for providing a bus interface with power management features |
US20100153759A1 (en) * | 2008-12-15 | 2010-06-17 | Singhal Rakshit | Power gating technique to reduce power in functional and test modes |
US8339177B2 (en) * | 2011-01-26 | 2012-12-25 | Freescale Semiconductor, Inc. | Multiple function power domain level shifter |
-
2011
- 2011-12-05 US US13/311,324 patent/US9374089B2/en active Active
-
2012
- 2012-12-05 TW TW101145581A patent/TWI453578B/zh active
- 2012-12-05 CN CN2012105173559A patent/CN103138722A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1536577A (zh) * | 2003-04-07 | 2004-10-13 | 联发科技股份有限公司 | 单一位线半导体存储元件的感测电路 |
CN101059716A (zh) * | 2007-06-11 | 2007-10-24 | 北京中星微电子有限公司 | 芯片的电源控制装置、方法及一种终端 |
CN101364445A (zh) * | 2007-08-07 | 2009-02-11 | 联发科技股份有限公司 | 电熔丝阵列、电熔丝装置以及电熔丝熔烧方法 |
CN101251870A (zh) * | 2008-03-21 | 2008-08-27 | 北京中星微电子有限公司 | 一种仿真验证多电源域中的隔离单元的方法 |
US20090251185A1 (en) * | 2008-04-03 | 2009-10-08 | Faraday Technology Corporation | Data retention device for multiple power domains |
CN101697094A (zh) * | 2009-10-22 | 2010-04-21 | 成都市华为赛门铁克科技有限公司 | 双电源供电装置及双电源供电方法 |
Non-Patent Citations (1)
Title |
---|
朱建明: "一种新型隔离放大器的设计", 《电脑知识与技术》 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103884981A (zh) * | 2014-04-16 | 2014-06-25 | 威盛电子股份有限公司 | 隔离电路 |
WO2020114074A1 (zh) * | 2018-12-03 | 2020-06-11 | 珠海格力电器股份有限公司 | 隔离电路系统及其进行信号隔离的方法 |
US11888307B2 (en) | 2018-12-03 | 2024-01-30 | Gree Electric Appliances, Inc. Of Zhuhai | Isolation circuit system and signal isolation method thereof |
CN114265493A (zh) * | 2020-09-16 | 2022-04-01 | 瑞昱半导体股份有限公司 | 具有断电分区的电子装置及其分区断电的方法 |
CN114265493B (zh) * | 2020-09-16 | 2024-08-06 | 昱鈜科技股份有限公司 | 具有断电分区的电子装置及其分区断电的方法 |
CN116301294A (zh) * | 2023-05-22 | 2023-06-23 | 南京芯驰半导体科技有限公司 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
CN116301294B (zh) * | 2023-05-22 | 2023-08-08 | 南京芯驰半导体科技有限公司 | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 |
Also Published As
Publication number | Publication date |
---|---|
US9374089B2 (en) | 2016-06-21 |
TW201324121A (zh) | 2013-06-16 |
US20130140905A1 (en) | 2013-06-06 |
TWI453578B (zh) | 2014-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103138722A (zh) | 隔离单元以及集成电路 | |
CN102768827B (zh) | 用于显示稳定的液晶面板驱动电路 | |
US9525294B2 (en) | USB device for making I/O pin with intact voltage during charging procedure and related method | |
CN101919161B (zh) | 具有有效供电的多范围和本地化检测的系统和电路 | |
KR100562923B1 (ko) | 주사 방향 제어 회로 및 표시 장치 | |
US8035148B2 (en) | Micromachined transducer integrated with a charge pump | |
US20110197084A1 (en) | Power saving system and method employed in computer | |
US9407264B1 (en) | System for isolating integrated circuit power domains | |
CN102624373A (zh) | 多功能功率域电平转换器 | |
CN101677022B (zh) | 用于采样和保持器件的泄漏补偿 | |
CN104204985B (zh) | 用于电压电平转换的装置、系统和方法 | |
WO2018171160A1 (zh) | 快速放电电路、显示装置、快速放电方法和显示控制方法 | |
US8698543B1 (en) | Interface to a serial communications bus | |
US20120274349A1 (en) | Debug card for motherboard | |
US7768274B2 (en) | Voltage tolerance measuring apparatus for motherboard | |
CN101459389B (zh) | 主机板电压调节电路 | |
CN108886355A (zh) | 高效功率电压电平转换器电路 | |
CN102595090A (zh) | 驱动电路级及其驱动方法 | |
CN101667824B (zh) | 电压电平转换电路 | |
US8255711B2 (en) | Power supply circuit | |
CN103268744A (zh) | 一种显示装置的测试电路 | |
US20130328580A1 (en) | Test circuit for power supply unit | |
US9094019B2 (en) | Level switching circuit and method for controlling rail-to-rail enabling signal | |
US20130063195A1 (en) | Digital input buffer | |
KR20090035536A (ko) | 전력 관리 회로 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20130605 |