JP2013110314A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2013110314A JP2013110314A JP2011255195A JP2011255195A JP2013110314A JP 2013110314 A JP2013110314 A JP 2013110314A JP 2011255195 A JP2011255195 A JP 2011255195A JP 2011255195 A JP2011255195 A JP 2011255195A JP 2013110314 A JP2013110314 A JP 2013110314A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- semiconductor device
- circuit
- supply wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 239000003990 capacitor Substances 0.000 claims description 55
- 239000000758 substrate Substances 0.000 claims 1
- KTXUOWUHFLBZPW-UHFFFAOYSA-N 1-chloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C=C(Cl)C=CC=2)=C1 KTXUOWUHFLBZPW-UHFFFAOYSA-N 0.000 description 4
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 4
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Networks Using Active Elements (AREA)
Abstract
【解決手段】半導体装置は、第1の回路に給電を行う第1の電源配線と、第2の回路に給電を行う第2の電源配線と、第1の電源配線と第2の電源配線との間に容量素子を設けることにより、両端子間のインピーダンスを、大幅に低減させることにより異種電源間のノイズを低減する。
【選択図】図1
Description
第1の回路に動作電圧を供給する第1および第2の電源配線と、
前記第1の回路とは異なる第2の回路に動作電圧を供給する第3および第4の電源配線と、
前記第1の電源配線と前記第3の電源配線との間に設けられた第1の容量素子とを備える。
本発明の実施の形態は、図1に示されるように、内部回路を構成する第1の回路(例えば、出力回路)に給電するための第1の電源配線および第2の電源配線と、第2の回路(例えば、前段回路)に給電するための第3の電源配線および第4の電源配線と、第1の電源配線と第3の電源配線との間に形成された容量素子とを備えて構成される。
本発明の第1の実施例の半導体装置10の構成を図1を参照して説明する。なお、以下では、異なる配線を介して異なる電源端子から内部回路を構成する第1の回路および第2の回路にそれぞれ給電する際に、第1の回路に給電する配線と第2の回路に給電する配線との間に発生するノイズを異種電源間ノイズと称する。
本発明の第2の実施例の半導体装置20の構成を図5を参照して説明する。なお、図1と同様の構成については同じ符号を付し、説明を省略する。
本発明の第3の実施例の半導体装置30の構成を図6を参照して説明する。なお、図1と同様の構成については同じ符号を付し、説明を省略する。
本発明の第4の実施例の半導体装置40の構成を図7を参照して説明する。なお、図1と同様の構成については同じ符号を付し、説明を省略する。
本発明の第5の実施例の半導体装置50の構成を図8を参照して説明する。なお、図1と同様の構成については同じ符号を付し、説明を省略する。
本発明の第6の実施例の半導体装置60の構成を図9を参照して説明する。なお、図6と同様の構成については同じ符号を付し、説明を省略する。
本発明の第7の実施例の半導体装置70の構成を図10を参照して説明する。なお、図9と同様の構成については同じ符号を付し、説明を省略する。
第1から第7の実施例においては、LSIチップ13内における異種電源間ノイズの抑制を例として説明した。本実施例においては、PCB11上における異種電源間ノイズの抑制を例として説明する。
11 PCB
12 LSIパッケージ
13 LSIチップ
121〜125 配線
131 コア系電源配線
132 コア系グランド配線
133 I/O系電源配線
134 I/O系グランド配線
135 前段回路
136 出力回路
137,138,139,201,301,301−1〜301−N,401,501 容量素子
140 第1の配線
141 第2の配線
601,601−1〜601−N MOSスイッチ
801−1,801−2 電圧レギュレータモジュール
802 バイパスコンデンサ
803 共通グランド配線
804 グランド配線ループ
VDD,VDDQ,VSS,VSSQ 電源端子
DQ 出力端子
VDD1,VDD2 電源配線
VSS1,VSS2 グランド配線
Claims (7)
- 第1の回路に動作電圧を供給する第1および第2の電源配線と、
前記第1の回路とは異なる第2の回路に動作電圧を供給する第3および第4の電源配線と、
前記第1の電源配線と前記第3の電源配線との間に設けられた第1の容量素子とを備えることを特徴とする半導体装置。 - 前記第1の電源配線と前記第2の電源配線との間に設けられた第2の容量素子を備えることを特徴とする請求項1記載の半導体装置。
- 前記第3の電源配線と前記第4の電源配線との間に設けられた第3の容量素子を備えることを特徴とする請求項1または2記載の半導体装置。
- 前記第2の電源配線と前記第4の電源配線との間に設けられた第4の容量素子を備えることを特徴とする請求項1乃至3のいずれかに記載の半導体装置。
- 前記第1の電源配線と前記第3の電源配線との間に前記第1の容量素子と直列に接続されたスイッチ素子を備えることを特徴とする請求項1乃至4のいずれかに記載の半導体装置。
- 前記第1の回路は、出力回路であることを特徴とする請求項1乃至5のいずれかに記載の半導体装置。
- 第1乃至第4の電源端子と出力端子とが接続された基板と、
前記第1乃至第4の電源配線と前記第1乃至第4の電源端子とをそれぞれ接続する第1乃至第4の接続配線と、
前記出力端子と前記第1の回路を接続する出力配線とを備えることを特徴とする請求項1乃至6のいずれかに記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255195A JP2013110314A (ja) | 2011-11-22 | 2011-11-22 | 半導体装置 |
US13/679,156 US8853822B2 (en) | 2011-11-22 | 2012-11-16 | Semiconductor device |
US14/506,148 US20150022255A1 (en) | 2011-11-22 | 2014-10-03 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255195A JP2013110314A (ja) | 2011-11-22 | 2011-11-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013110314A true JP2013110314A (ja) | 2013-06-06 |
Family
ID=48523397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011255195A Pending JP2013110314A (ja) | 2011-11-22 | 2011-11-22 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8853822B2 (ja) |
JP (1) | JP2013110314A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9991331B2 (en) | 2016-09-26 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for semiconductor circuit layout |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065105A (ja) * | 1996-08-19 | 1998-03-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000195254A (ja) * | 1999-01-04 | 2000-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2005302832A (ja) * | 2004-04-07 | 2005-10-27 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2007221046A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | 半導体装置 |
JP2009124672A (ja) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | 半導体集積回路 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3737346B2 (ja) * | 2000-08-28 | 2006-01-18 | シャープ株式会社 | サンプルホールド増幅回路とそれを用いたパイプライン型ad変換器およびパイプライン型da変換器 |
JP2004135098A (ja) * | 2002-10-10 | 2004-04-30 | Elpida Memory Inc | 出力データのスルーレート制御方式 |
JP2005347369A (ja) * | 2004-06-01 | 2005-12-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2007005509A (ja) * | 2005-06-23 | 2007-01-11 | Rohm Co Ltd | 半導体集積回路装置及びこれを用いたレギュレータ |
US7402854B2 (en) * | 2006-07-31 | 2008-07-22 | International Business Machines Corporation | Three-dimensional cascaded power distribution in a semiconductor device |
JP2008085321A (ja) | 2006-09-01 | 2008-04-10 | Nec Electronics Corp | 半導体装置 |
US8106478B2 (en) * | 2007-01-18 | 2012-01-31 | Renesas Electronics Corporation | Semiconductor device and storage medium |
US8399983B1 (en) * | 2008-12-11 | 2013-03-19 | Xilinx, Inc. | Semiconductor assembly with integrated circuit and companion device |
US8174288B2 (en) * | 2009-04-13 | 2012-05-08 | International Business Machines Corporation | Voltage conversion and integrated circuits with stacked voltage domains |
JP2011009291A (ja) | 2009-06-23 | 2011-01-13 | Renesas Electronics Corp | 半導体集積回路の設計方法、半導体集積回路、電磁干渉の対策方法 |
KR101683814B1 (ko) * | 2010-07-26 | 2016-12-08 | 삼성전자주식회사 | 관통 전극을 구비하는 반도체 장치 |
-
2011
- 2011-11-22 JP JP2011255195A patent/JP2013110314A/ja active Pending
-
2012
- 2012-11-16 US US13/679,156 patent/US8853822B2/en active Active
-
2014
- 2014-10-03 US US14/506,148 patent/US20150022255A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1065105A (ja) * | 1996-08-19 | 1998-03-06 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2000195254A (ja) * | 1999-01-04 | 2000-07-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2005302832A (ja) * | 2004-04-07 | 2005-10-27 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP2007221046A (ja) * | 2006-02-20 | 2007-08-30 | Fujitsu Ltd | 半導体装置 |
JP2009124672A (ja) * | 2007-11-12 | 2009-06-04 | Hynix Semiconductor Inc | 半導体集積回路 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9991331B2 (en) | 2016-09-26 | 2018-06-05 | Micron Technology, Inc. | Apparatuses and methods for semiconductor circuit layout |
US10431647B2 (en) | 2016-09-26 | 2019-10-01 | Micron Technology, Inc. | Apparatuses and methods for semiconductor circuit layout |
Also Published As
Publication number | Publication date |
---|---|
US20150022255A1 (en) | 2015-01-22 |
US8853822B2 (en) | 2014-10-07 |
US20130140674A1 (en) | 2013-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8217726B2 (en) | Oscillator and input-output device and method of controlling the same | |
US8044696B2 (en) | Delay circuit having long delay time and semiconductor device comprising the same | |
US20080296977A1 (en) | Semiconductor device | |
KR20110125597A (ko) | 버퍼 회로 | |
US7688104B2 (en) | On-die termination device to compensate for a change in an external voltage | |
US20040094779A1 (en) | Semiconductor integrated circuit device and electronic system | |
US7659748B2 (en) | Electronic device and integrated circuit | |
US6621329B2 (en) | Semiconductor device | |
KR100427732B1 (ko) | 반도체 집적 회로 | |
JP2013110314A (ja) | 半導体装置 | |
US7330067B2 (en) | Semiconductor apparatus | |
JP2006121377A (ja) | 入力回路及び半導体装置 | |
JP3730003B2 (ja) | 半導体装置 | |
KR19990014289A (ko) | 반도체 집적 회로 | |
JP2002373940A (ja) | 半導体集積回路装置 | |
US8653853B1 (en) | Differential interfaces for power domain crossings | |
US20110025378A1 (en) | Semiconductor integrated circuit and layout method thereof | |
JP6708992B2 (ja) | 半導体装置 | |
US20230318588A1 (en) | Signal chatter mitigation | |
KR101211683B1 (ko) | 반도체 집적회로 | |
US8907528B2 (en) | Semiconductor device | |
US7193883B2 (en) | Input return path based on Vddq/Vssq | |
KR100753032B1 (ko) | 입력단 회로 | |
JPH0440863B2 (ja) | ||
JPH08203279A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140416 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140530 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140609 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150630 |