JPS6328059A - 相補型ｍｏｓ集積回路 - Google Patents
相補型ｍｏｓ集積回路Info
- Publication number
- JPS6328059A JPS6328059A JP61173062A JP17306286A JPS6328059A JP S6328059 A JPS6328059 A JP S6328059A JP 61173062 A JP61173062 A JP 61173062A JP 17306286 A JP17306286 A JP 17306286A JP S6328059 A JPS6328059 A JP S6328059A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- pass filter
- logic
- low
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000295 complement effect Effects 0.000 title claims description 3
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000003990 capacitor Substances 0.000 claims abstract description 8
- 230000005669 field effect Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000002238 attenuated effect Effects 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 3
- 230000006698 induction Effects 0.000 abstract description 2
- 230000000644 propagated effect Effects 0.000 abstract description 2
- 230000007257 malfunction Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は相補型ＭＯ８集積回路（以下、０ＭＯ８−ＩＣ
と略する）に関する。
と略する）に関する。
（従来の技術）
従来、この種の０ＭＯ８−ＩＣは、低演費電力で動作す
ることが特徴の一つであり、電車１時計。
ることが特徴の一つであり、電車１時計。
液晶テレビ等の小容量バッテリを電源とするものに多く
利用されている。その中にあってブザー。
利用されている。その中にあってブザー。
ランプなどの重負荷を駆動する場合、バッテリの内部抵
抗の電圧降下によりバッテリ電圧が変動し、０ＭＯ８−
ＩＣの誤動作を誘発することがしばしばあった。また、
バラブリ駆動の利点より侍ち運び簡単なハンディ型とし
て広く利用されているため、人体などによる静電気涜Ｉ
Ｊ錐音の影響を受ける磯会も多くなでおり、これが入力
端子から０ＭＯ８−ＩＣ内部に入力さ札、保護回路を介
して放電電流が流れ、０ＭＯ８−ＩＣ内部の入力回路の
電源を変動させ、誤動作させるケースもしばしばあった
。
抗の電圧降下によりバッテリ電圧が変動し、０ＭＯ８−
ＩＣの誤動作を誘発することがしばしばあった。また、
バラブリ駆動の利点より侍ち運び簡単なハンディ型とし
て広く利用されているため、人体などによる静電気涜Ｉ
Ｊ錐音の影響を受ける磯会も多くなでおり、これが入力
端子から０ＭＯ８−ＩＣ内部に入力さ札、保護回路を介
して放電電流が流れ、０ＭＯ８−ＩＣ内部の入力回路の
電源を変動させ、誤動作させるケースもしばしばあった
。
（発明が解決しようとする問題員）
上述した従来の０ＭＯ３・［Ｃは、出力回路に供給する
電源線、制御回路に供給するｆｆｉ源線など多くの電源
線で各素子に電源が供給されており、前述の外部からの
雑音入力や電源変動があった時に入力回路を構成する素
子と制御回路を構成する素子との間は必ずしも時間的に
同時変化することはなく、この時間差と変動電圧差より
論理信号として認識され、制御回路を誤動作せしめると
いう欠点がある。
電源線、制御回路に供給するｆｆｉ源線など多くの電源
線で各素子に電源が供給されており、前述の外部からの
雑音入力や電源変動があった時に入力回路を構成する素
子と制御回路を構成する素子との間は必ずしも時間的に
同時変化することはなく、この時間差と変動電圧差より
論理信号として認識され、制御回路を誤動作せしめると
いう欠点がある。
本発明の０ＭＯ８−ＩＣは、一導電型サブストレート上
に構成された第１の導電型電界効果型トランジスタと前
記サブストレート上に構成する他の４電型ウエルと該導
電型ウェル上に構成された第２の導電型電界効果型トラ
ンジスタと、前記一導電型サブストレートに印加する電
位を第１の論理電位とし、前記他の導電型ウェルに印加
する電位を第２の論理電位とした入力回路および制御回
路を含む０ＭＯ３・ＩＣにおいて、前記入力回路と前記
制御回路の間に前記一導電型サブストレート上に構成す
る抵抗とコンデンサを以って構成するローパスフィルタ
を有することを特徴とする。
に構成された第１の導電型電界効果型トランジスタと前
記サブストレート上に構成する他の４電型ウエルと該導
電型ウェル上に構成された第２の導電型電界効果型トラ
ンジスタと、前記一導電型サブストレートに印加する電
位を第１の論理電位とし、前記他の導電型ウェルに印加
する電位を第２の論理電位とした入力回路および制御回
路を含む０ＭＯ３・ＩＣにおいて、前記入力回路と前記
制御回路の間に前記一導電型サブストレート上に構成す
る抵抗とコンデンサを以って構成するローパスフィルタ
を有することを特徴とする。
次に、本発明の実ｈｌ！ｉ例について図面を参照して説
明する。
明する。
第１図は本発明の０ＭＯ３−ＩＣの一実施例の回路配置
図である。第１の論理電位１に接続されたー導電型サブ
ストレート２と第２の論理電位３に接続された他の３１
電型ウエル５の上に構成される入力回路ブロック７は一
導雷型サブストレート２上に構成され抵抗とコンデンサ
でなるローパスフィルタ８に接続され、ローパスフィル
タ８は一７！Ａ電型サブストレート１と他方の第２の論
理電位４にｆｆｌ続される他のＳ電型ウェル６の上に６
１成された制御回路ブロック９に接続されている。
図である。第１の論理電位１に接続されたー導電型サブ
ストレート２と第２の論理電位３に接続された他の３１
電型ウエル５の上に構成される入力回路ブロック７は一
導雷型サブストレート２上に構成され抵抗とコンデンサ
でなるローパスフィルタ８に接続され、ローパスフィル
タ８は一７！Ａ電型サブストレート１と他方の第２の論
理電位４にｆｆｌ続される他のＳ電型ウェル６の上に６
１成された制御回路ブロック９に接続されている。
以上ように接続された本実施例において、重負荷や静電
気誘導雑音の影響で″電源が変動し、第２の論理電位３
と４の間に時間差や変動電圧差により擬似的な論理信号
が発生しても、抵抗とコンデンサによりなるローパスフ
ィルタ８により減衰され制御回路ブロック９には伝播さ
れれない。
気誘導雑音の影響で″電源が変動し、第２の論理電位３
と４の間に時間差や変動電圧差により擬似的な論理信号
が発生しても、抵抗とコンデンサによりなるローパスフ
ィルタ８により減衰され制御回路ブロック９には伝播さ
れれない。
以上説明したように本発明は、入力回路と制御回路の信
号インターフェース経路に抵抗とコンデンサより構成さ
れるローパスフィルタを設け、電源変動時の擬似的な論
理信号を減衰させることにより、誤動作の発生確率を大
幅に低減できる効果がある。
号インターフェース経路に抵抗とコンデンサより構成さ
れるローパスフィルタを設け、電源変動時の擬似的な論
理信号を減衰させることにより、誤動作の発生確率を大
幅に低減できる効果がある。
第１図は本発明の０ＭＯ８−ＴＯの一実施例の回路配置
図である。 １・・・第１の論理電位、２・・・一導電型基板、３．
４・・・第２の論理電位、５，６・・・他の導電型ウェ
ル、７・・・入力回路ブロック、８・・・ローパスフィ
ルタ、９・・・制御回路ブロック。 特許出願人 日本電気アイジ−マイコンシステム株式
会社第１図
図である。 １・・・第１の論理電位、２・・・一導電型基板、３．
４・・・第２の論理電位、５，６・・・他の導電型ウェ
ル、７・・・入力回路ブロック、８・・・ローパスフィ
ルタ、９・・・制御回路ブロック。 特許出願人 日本電気アイジ−マイコンシステム株式
会社第１図
Claims (1)
- 【特許請求の範囲】 一導電型サブストレート上に構成された第１の導電型
電界効果型トランジスタと、前記サブストレート上に構
成する他の導電型ウェルと、該導電型ウェル上に構成さ
れた第２の導電型電界効果型トランジスタと、前記一導
電型サブストレートに印加する電位を第１の論理電位と
し、前記他の導電型ウェルに印加する電位を第２の論理
電位とした入力回路および制御回路を含む半導体集積回
路において、 前記入力回路と前記制御回路の間に前記一導電型サブス
トレート上に構成する抵抗とコンデンサを以って構成す
るローパスフィルタを有することを特徴とする相補型Ｍ
ＯＳ集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173062A JPH077821B2 (ja) | 1986-07-22 | 1986-07-22 | 相補型ｍｏｓ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61173062A JPH077821B2 (ja) | 1986-07-22 | 1986-07-22 | 相補型ｍｏｓ集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6328059A true JPS6328059A (ja) | 1988-02-05 |
| JPH077821B2 JPH077821B2 (ja) | 1995-01-30 |
Family
ID=15953506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61173062A Expired - Fee Related JPH077821B2 (ja) | 1986-07-22 | 1986-07-22 | 相補型ｍｏｓ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077821B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100229856B1 (ko) * | 1995-05-25 | 1999-11-15 | 다니구찌 이찌로오, 기타오카 다카시 | 내부회로가 받는 노이즈의 영향을 적게하는 반도체장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261415A (ja) * | 1985-09-11 | 1987-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
-
1986
- 1986-07-22 JP JP61173062A patent/JPH077821B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6261415A (ja) * | 1985-09-11 | 1987-03-18 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100229856B1 (ko) * | 1995-05-25 | 1999-11-15 | 다니구찌 이찌로오, 기타오카 다카시 | 내부회로가 받는 노이즈의 영향을 적게하는 반도체장치 |
| US6331719B2 (en) | 1995-05-25 | 2001-12-18 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device for reducing effects of noise on an internal circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH077821B2 (ja) | 1995-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003304633A (ja) | 断線故障検知回路 | |
| JPH03148827A (ja) | 半導体集積回路 | |
| JPS6328059A (ja) | 相補型ｍｏｓ集積回路 | |
| JP3969020B2 (ja) | 半導体集積回路装置 | |
| JPS6014460A (ja) | 半導体集積回路 | |
| JP4833455B2 (ja) | 定電圧発生回路および半導体装置 | |
| EP0821484A1 (en) | High voltage tolerance output stage | |
| JPS5911291B2 (ja) | アナログ信号選択回路 | |
| JPS63221712A (ja) | 半導体集積回路装置 | |
| JPH03183207A (ja) | フィルタ回路 | |
| JPH04154216A (ja) | 半導体集積回路 | |
| JPS62109114A (ja) | ボルテ−ジ．レギユレ−タ | |
| JPS6032525A (ja) | 車両用電子制御装置のための入力回路 | |
| JP2636096B2 (ja) | 半導体集積回路 | |
| JPS589303Y2 (ja) | ディジタル入力回路 | |
| JPH01223360A (ja) | 電圧監視回路 | |
| JPH05291886A (ja) | 半導体集積回路装置 | |
| JPH05291492A (ja) | 半導体装置 | |
| JPS61109312A (ja) | 信号遅延回路 | |
| JPS6342517A (ja) | Ｃｐｕシステムのリセツト回路 | |
| JPS5826210B2 (ja) | 接点情報入力回路 | |
| JPH02174415A (ja) | 低域フィルタ | |
| JPH10224205A (ja) | 半導体装置のデータ出力回路 | |
| JPH09177597A (ja) | エンジン電子制御装置のグランド変動防止装置 | |
| JPH0244914A (ja) | 半導体装置の入力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |