JP2003086633A - 配線基板及びこれを備えた表示装置 - Google Patents

配線基板及びこれを備えた表示装置

Info

Publication number
JP2003086633A
JP2003086633A JP2001278667A JP2001278667A JP2003086633A JP 2003086633 A JP2003086633 A JP 2003086633A JP 2001278667 A JP2001278667 A JP 2001278667A JP 2001278667 A JP2001278667 A JP 2001278667A JP 2003086633 A JP2003086633 A JP 2003086633A
Authority
JP
Japan
Prior art keywords
conductive particles
electrode terminal
wiring
semiconductor device
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001278667A
Other languages
English (en)
Inventor
雅則 ▲高▼橋
Masanori Takahashi
Toshimichi Ouchi
俊通 大内
Kenji Niihori
憲二 新堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2001278667A priority Critical patent/JP2003086633A/ja
Publication of JP2003086633A publication Critical patent/JP2003086633A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1415—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/14154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/14155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Liquid Crystal (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 微小な接続ピッチの電極端子を有する半導体
装置を隣接する電極端子がショートすることなく接続す
ることのできる配線基板及びこれを備えた表示装置を提
供する。 【解決手段】 半導体装置４の電極端子に設けられたバ
ンプ１２，１３の接続前の最大高さ部分の高さ寸法が、
接続後、接続前の最小高さ部分の高さ寸法よりも小さく
なるように半導体装置４を基板１の配線電極端子１４，
１５に圧着接続することにより、接着剤１６の導電性粒
子１７の密度を上げることなく、半導体装置４を配線電
極端子１４，１５に接続することができるようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板及びこれ
を備えた表示装置に関し、特に半導体装置を導電性粒子
を含む接着剤により配線基板の配線電極端子に接続する
ようにしたものに関する。
【０００２】
【従来の技術】従来、ＥＬ表示パネル、単純マトリクス
型やアクティブマトリクス型の液晶表示パネル等のマト
リクス状に表示画素電極が形成された表示パネルを備え
た表示装置がある。そして、このような表示装置におい
ては、マトリクス状に配線形成された画素電極を備えた
ガラス基板やプラスチック基板等の透明基板に対し、Ｔ
ＡＢ法（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎ
ｇ）により駆動用半導体装置が搭載されたＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）を導電性粒子
を絶縁性接着剤中に分散してなる異方性導電接着膜（Ａ
ＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ
ｆｉｌｍ）を用いて接続する接続構造、バンプ付きＩ
ＣチップをＡＣＦを用いて接続するＣＯＧ（Ｃｈｉｐ
ｏｎ ｇｌａｓｓ）法による接続構造を有する配線基板
を備えている。
【０００３】ここで、ＣＯＧ法により半導体装置を基板
に接続する場合は、まず図９に示すように半導体装置４
Ａの入力電極端子１２Ａ及び不図示の出力電極端子と、
基板１Ａの周辺に延在された配線電極端子１４ＡとをＡ
ＣＦ１６Ａを介して相対峙して位置合わせした後、不図
示の加熱ヘッドにより熱圧着して接続固定するようにし
ている。
【０００４】
【発明が解決しようとする課題】ところで、最近では表
示装置の表示画素は高精細化されており、これに伴い半
導体装置の入出力端子数が増加する一方、端子ピッチが
微小化し、入出力端子のバンプサイズも小さくなってき
ている。このため、ＡＣＦを用いて半導体装置を基板に
接続する従来の配線基板においては、微細なピッチの接
続に対応するようにＡＣＦ中の導電性粒子の密度を上
げ、導電性粒子による接続接点の確保を行なうようにし
ている。
【０００５】しかし、このようにＡＣＦ中の導電性粒子
の密度を上げた場合、隣接する電極端子間に存在する導
電性粒子の数が増え、例えば図９の矢印Ａで示す部分の
ように隣接する電極端子間で導電性粒子１７Ａと、半導
体装置４の入力電極端子１２Ａと基板１の配線電極端子
１４Ａとにより挟まれてつぶれた導電性粒子１７Ａ’と
が接触し、端子間をショートさせてしまうという問題が
あった。
【０００６】なお、このようなショートを防止するた
め、例えば導電性粒子の表面を絶縁性樹脂で皮膜する方
法がある。なお、この方法の場合、半導体素子と電極端
子との接続は、バンプに挟まれる導電性粒子の皮膜を溶
融破断させることにより行うようにしている。
【０００７】しかし、このような方法の場合、導電性粒
子の表面を絶縁性樹脂で皮膜するためコストが高くなる
と共に、導電性粒子が大径化するため、隣接する電極端
子の間隙に入り込んだ導電性粒子が互いに接触し、電極
端子をショートしてしまうという問題があった。
【０００８】そこで本発明は、このような現状に鑑みて
なされたものであり、微小な接続ピッチの電極端子を有
する半導体装置を隣接する電極端子がショートすること
なく接続することのできる配線基板及びこれを備えた表
示装置を提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明は、半導体装置が
導電性粒子を含む接着剤により配線電極に接続された配
線基板において、前記半導体装置は、該半導体装置の電
極端子に設けられたバンプの接続前の最大高さ部分の高
さ寸法が、接続後、接続前の最小高さ部分の高さ寸法よ
りも小さくなるように配線電極端子に圧着接続されたも
のであることを特徴とするものである。
【００１０】また本発明は、前記半導体装置は、所定の
前記電極端子のバンプと前記配線電極端子との間には前
記導電性粒子を介在させ、他の前記電極端子のバンプと
前記配線電極端子との間には前記導電性粒子を介在させ
ないようにして接続されていることを特徴とするもので
ある。
【００１１】また本発明は、前記接着剤は、樹脂中に導
電性粒子を分散してなる異方性導電接着膜であることを
特徴とするものである。
【００１２】また本発明は、前記導電性粒子は、絶縁性
樹脂が被覆されたものであることを特徴とするものであ
る。
【００１３】また本発明は、前記導電性粒子を含む接着
剤を前記所定の電極端子のバンプ近傍に配し、前記他の
電極端子のバンプ近傍では導電性粒子を含まない絶縁性
樹脂を配することを特徴とするものである。
【００１４】また本発明は、前記導電性粒子を含む接着
剤を前記所定の電極端子のバンプ近傍のみに配すると共
に、前記導電性粒子を含まない絶縁性樹脂よりも薄く配
置することを特徴とするものである。
【００１５】また本発明は、表示画素を駆動する配線基
板を備えた表示部を有する表示装置において、前記配線
基板は、上記のいずれかに記載のものであることを特徴
とするものである。
【００１６】また本発明は、前記所定の電極端子は前記
半導体装置の制御信号及び電源の入力電極端子であり、
前記他の電極端子は前記表示画素を駆動するための前記
半導体装置の出力電極端子であることを特徴とするもの
である。
【００１７】また本発明は、前記表示部は液晶パネルで
あり、前記配線基板は液晶を挟持する一対の配線基板の
少なくとも一方の配線基板であることを特徴とするもの
である。
【００１８】また本発明のように、半導体装置の電極端
子に設けられたバンプの接続前の最大高さ部分の高さ寸
法が、接続後、接続前の最小高さ部分の高さ寸法よりも
小さくなるように半導体装置を配線電極端子に圧着接続
することにより、接着剤の導電性粒子密度をあげること
なく、半導体装置を配線電極端子に接続することができ
るようにする。
【００１９】
【発明の実施の形態】以下本発明の実施の形態について
図面を用いて説明する。
【００２０】図１は、本発明の第１の実施の形態に係る
配線基板を有する表示装置の一例である液晶表示装置の
表示部である液晶パネルの平面図であり、同図におい
て、１、２は不図示の液晶を挟持する一対のガラス基
板、３はガラス基板２に配された偏光板、４はＣＯＧ法
により一方のガラス基板１に接続された駆動用半導体装
置（以下、半導体装置という）である。なお、６、７は
一層のフレキシブル配線基板、８、９は多層構成のＰＷ
Ｂ、１０、１１はフレキシブル基板である。
【００２１】また、図２はこの半導体装置４の平面図で
あり、半導体装置４は同図に示すように液晶素子を駆動
する不図示の出力電極端子に設けられた第１のバンプ１
２と、半導体装置４を制御する信号及び電源の不図示の
入力電極端子に設けられた第２のバンプ１３を有してい
る。
【００２２】ここで、この出力電極端子の第１のバンプ
１２の面積及びその配列ピッチは、入力電極端子の第２
のバンプ１３の面積及びその配列ピッチよりも小さく、
また入力電極端子のバンプ数は、出力電極端子のバンプ
数よりも多い。
【００２３】さらに、図３は、本実施の形態に係る半導
体装置４とガラス基板１との接続構造を示す断面図であ
り、同図において、１６は導電性粒子１７を含み、半導
体装置４をガラス基板１に接続するためのＡＣＦであ
る。ここで、このＡＣＦ１６の導電性粒子密度は入力電
極端子の第２のバンプ１３の配列ピッチ及びバンプ面積
に対して十分な密度を確保しているため、半導体装置４
をガラス基板１に接続する際、同図に示すように入力電
極端子の全てのバンプ１３においてガラス基板１に形成
された配線電極端子１５との間に導電性粒子１７’が、
挟み込まれるようになっている。
【００２４】一方、出力電極端子の第１のバンプ１２に
おいては、そのバンプ面積が第１のバンプ１３より小さ
いことから、第２のバンプ１２とガラス基板１に形成さ
れた配線電極端子１４との間には同図に示すように導電
性粒子１７が全く挟み込まれない場合がある。
【００２５】なお、本実施の形態においては、ガラス基
板１の配線電極端子１４，１５の配線部は、ＩＴＯ等の
透明電極薄膜にＡ１を主材とする金属薄膜が積層されて
いる。そして、バンプ１２，１３が、配線電極端子１
４，１５に直接接触して接続されるため、金属薄膜表面
の酸化物などの不導体層による接触不良を避けるように
配線電極端子１４，１５のバンプ１２，１３と相対峙す
る部位は金属薄膜が無く、透明電極膜で構成されてい
る。
【００２６】ところで、液晶表示装置においては、誤動
作や、液晶駆動波形の遅延を生じにくくするために、半
導体装置４への入力信号及び電源用の配線は、低インピ
ーダンスで配線される必要がある。即ち、第２のバンプ
１３と、ガラス基板上の入力側の配線電極端子１５との
接続接点も低抵抗、且つ高信頼な接続が要求される。こ
のため、ＡＣＦを用いた接続においては、図３に示すよ
うに第１のバンプ１３と入力側の配線電極端子１５との
間で押圧されて変形した導電性粒子１７’が、多数個必
要となる。
【００２７】一方、液晶表示装置の画素素子を駆動する
ためのマトリクス状配線は、数ｋΩ、ないしそれ以上の
抵抗で配線されており、また半導体装置４の出力回路の
インピーダンスも数百Ωないしそれ以上の抵抗を有して
いてることから、第１のバンプ１２と、ガラス基板上の
画素駆動用の出力側の配線電極端子１４との接続接点
は、入力側の配線電極端子１５のような低インピーダン
スを必要としない。
【００２８】そこで、本発明においては、導電性粒子１
７が第１のバンプ１２と出力側の配線電極端子１４との
間に存在しない場合でも、充分な接続抵抗と信頼性が得
られるよう半導体装置４をガラス基板１に熱圧着接続す
る際、バンプ１２を押圧変形させ、図４の（ａ）に示す
熱圧着前のバンプトップ面の最大高さ部分１２ａの最大
高さ寸法Ｈｍａｘが、熱圧着後は、（ｂ）に示すように
接続前のバンプトップ面の最小高さ部分１２ｂの最小高
さ寸法Ｈｍｉｎ以下となるようにしている。なお、図４
において、半導体装置４とガラス基板１との間に介在す
るＡＣＦの図示は、省略している。
【００２９】そして、このように圧着後のバンプトップ
面の最大高さ寸法Ｈｍａｘ’が、圧着前の最小高さ寸法
Ｈｍｉｎ以下になるように第１のバンプ１２（及び第２
のバンプ１３）を加圧変形させることにより、半導体装
置４の複数のバンプ１２のそれぞれの高さバラツキやバ
ンプトップ面の形状差を成形し直しながら圧着できる。
【００３０】さらに、半導体装置４やガラス基板１の微
妙なうねり・反り・凹凸等に対しても自己整合的にバン
プトップ面が成形されるため、導電性粒子１７が存在す
る入力側の配線電極端子１５と第２のバンプ１３及び導
電性粒子１７が存在しない出力側の配線電極端子１４と
第１のバンプ１２においても必要な接続抵抗を、高信頼
で確保することができる。
【００３１】次に、このようにバンプトップ面の最大高
さ寸法Ｈｍａｘ’を接続前のバンプトップ面の最小高さ
寸法Ｈｍｉｎ以下に低くする加圧力について説明する。
【００３２】図５（ａ）は、加圧前のバンプ形状であ
り、例えば最大高さ寸法Ｈｍａｘが１５μｍ、最小高さ
寸法Ｈｍｉｎが１４μｍ、バンプサイズが６３μｍの金
バンプに対し、バンプ面積当り１２×１０３Ｎの加圧力
を加えることで、（ｂ）に示すようにバンプトップ面は
フラットに形成され、バンプトップ面の最大高さ寸法Ｈ
ｍａｘ’が、圧着前の最小高さ以下である１３．５μｍ
になる。なお、この圧力は、一つの圧力例であって、半
導体装置４のバンプの形状、サイズ、個数等により最適
な圧力を設定すれば良い。
【００３３】なお、図６は、１２×１０３Ｎ以上の加圧
力により検討された導電性粒子数と接続抵抗値の関係を
示すものであり、この接続抵抗は耐久信頼性試験後の
（温度衝撃サイクル試験：−４０℃ １５ｍｉｎ、１２
５℃ １５ｍｉｎ、１００サイクル）の接続抵抗値を示
している。
【００３４】そして、同図から明らかなように、入力電
極端子部に要求される接続抵抗値に応じて、バンプに挟
まれる導電性粒子数のバラツキを考慮してＡＣＦ中の導
電性粒子密度を決定すればよく、また、出力電極端子部
においてもバンプに導電性粒子が無い状態で、必要とさ
れる接続抵抗値を確保できることが解る。
【００３５】このように、バンプ１２，１３の接続前の
最大高さ部分の高さ寸法Ｈｍａｘが、接続後、接続前の
最小高さ部分の高さ寸法Ｈｍｉｎよりも小さくなるよう
に半導体装置４を接続することにより、出力側の配線電
極端子１４と第１のバンプ１２との間に導電性粒子１７
を配することなく必要とされる接続抵抗値を確保するこ
とができる。
【００３６】これにより、第１のバンプ１２の配列ピッ
チ及びバンプ面積が小さくなっても、第１のバンプ１２
の配列ピッチとバンプ面積に対して十分な接続分解能と
導電性粒子１７の密度を確保すれば、ＡＣＦ１６の導電
性粒子１７の密度をあげることなく高精細表示装置にお
ける半導体装置４の接続を安価・高信頼に行なうことが
できる。
【００３７】なお、このようにＡＣＦ中の導電性粒子１
７の密度を高くする必要がないため、第１のバンプ１２
の配列の間隙に入り込む導電性粒子１７の数も少なくな
るが、絶縁性樹脂が被覆された導電性粒子１７を用いる
ことで、隣接する電極端子間のショートをより効果的に
防ぐことができる。
【００３８】次に、本発明の第２の実施の形態について
説明する。
【００３９】図７は、本実施の形態に係る配線基板の接
続構造を示す断面図である。なお、同図において、図３
と同一符号は同一又は相当部分を示している。
【００４０】同図において、２６はＡＣＦであり、この
ＡＣＦ２６は、入力側の配線電極端子１５と第２のバン
プ１３の近傍に配されると共に、導電性粒子１７の密度
を第２のバンプ１３の配列ピッチ及びバンプ面積に対し
て十分に確保したものである。また、１８は導電性粒子
を含まない絶縁性接着剤であり、この絶縁性接着剤１８
は、出力側の配線電極端子１４と第１のバンプ１２の近
傍に配されている。
【００４１】そして、このように第１のバンプ１２の近
傍に導電性粒子１７が全く含まれない絶縁性接着剤１８
を配した場合でも、即ち第１のバンプ１２と出力側の配
線電極端子１４との間に導電性粒子１７が挟まれない場
合でも、図４に示すように半導体装置４を熱圧着接続す
る際、バンプトップ面が押圧変形し、半導体装置４のバ
ンプトップ面の最大高さ寸法Ｈｍａｘ’が、接続前のバ
ンプトップ面の最小高さ寸法Ｈｍｉｎ以下に低くなるよ
うに、加圧力を設定することにより、充分な接続抵抗と
信頼性を得ることができる。
【００４２】また、本実施の形態のように導電性粒子１
７を含むＡＣＦ２６を低抵抗接続が必要とされる入力電
極端子部のみに使用することで、コストを低減すること
ができる。さらに、第１のバンプ１２が、さらに高密度
した場合でも、絶縁性接着剤１８には導電性粒子１７が
含まれないため、隣接する電極端子間のショートを発生
することなく、必要とされる接続抵抗を得ることができ
る。
【００４３】なお、入力電極端子部のＡＣＦ２６と出力
端子部の絶縁性接着剤１８とは、別々にガラス基板１に
搭載しても良いし、あらかじめテープリール状に部位を
分けて形成し、それを基板上に搭載しても良い。
【００４４】また、絶縁性接着剤１８は、ＡＣＦ２６と
同一成分であることが、望ましい。これにより、半導体
装置４をガラス基板１に熱圧着する際、同じ加熱条件に
より絶縁性接着剤１８を、ＡＣＦ２６と同じように軟
化、溶融、硬化接着させることができるようになると共
に、熱膨張率も同一となり信頼性を向上することができ
る。
【００４５】次に、本発明の第３の実施の形態について
説明する。
【００４６】図８は、本実施の形態に係る配線基板の接
続構造を示す断面図である。なお、同図において、図３
と同一符号は同一又は相当部分を示している。
【００４７】同図において、１９はＡＣＦであり、この
ＡＣＦ１９は、入力側の配線電極端子１５と第２のバン
プ１３の近傍のみに配されると共に、導電性粒子１７の
密度を第２のバンプ１３の配列ピッチ及びバンプ面積に
対して十分に確保したものである。また、１８Ａは導電
性粒子の含まれない絶縁性接着剤であり、この絶縁性接
着剤１８Ａは、半導体装置全面にわたって配されてい
る。
【００４８】なお、半導体装置４をガラス基板１に熱圧
着する場合、ＡＣＦ１９及び絶縁性接着剤１８Ａは溶融
して流動することから導電性粒子１７の流動を抑えるた
め、本実施の形態においては、ＡＣＦ１９は絶縁性接着
剤１８の厚みより小さい、例えば導電性粒子１層分の厚
みで供給されることが好ましい。
【００４９】なお、このようにＡＣＦ１９を配するた
め、ＡＣＦ１９をペースト状として印刷により供給して
も良いし、テープリール状の接着膜として貼り付けても
良い。また、予め絶縁性接着剤１８と共にテープリール
状に形成した上で、貼り付けても良い。なお、ペースト
状として印刷により供給する場合は、印刷工程等で導電
性粒子が凝集し、隣接する電極瑞子をショートする場合
があるため、好ましくは、絶縁性接着剤が皮膜された導
電性粒子を用いる。
【００５０】ところで、これまでは液晶表示装置を例に
挙げて説明したが、本発明はこれに限らず他のマトリク
ス上の画素を有する表示装置においても適用可能であ
り、また基板は、ガラス製の透明基板によらずともセラ
ミック、プラスチック、ガラスエポキシ等の基材からな
る基板に対しても適用可能である。
【００５１】さらに、導電性粒子は、球形の樹脂に金属
皮膜を形成した導電性粒子、或いは、該導電性粒子に絶
縁性接着剤を皮膜した粒子を用いているが、金属粒子に
他の金属皮膜を施したもの、シリカ粒子に金属皮膜を施
したもの等も用いることが可能である。
【００５２】
【発明の効果】以上説明したように本発明のように、バ
ンプの接続前の最大高さ部分の高さ寸法が、接続後、接
続前の最小高さ部分の高さ寸法よりも小さくなるように
半導体装置を配線電極端子に圧着接続することにより、
接着剤の導電性粒子密度をあげることなく、半導体装置
を接続することができる。これにより、バンプの配列ピ
ッチ及びバンプ面積が小さくなっても、高精細表示装置
における半導体装置の接続を安価・高信頼に行なうこと
ができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る配線基板を有
する表示装置の一例である液晶表示装置の表示部である
液晶パネルの平面図。
【図２】上記液晶表示装置のガラス基板に搭載されてい
る半導体装置の平面図。
【図３】上記配線基板の接続構造を示す断面図。
【図４】上記半導体装置をガラス基板に接着する際のバ
ンプの形状を模式的に示す断面図。
【図５】上記半導体装置のバンプの形状を実測した形状
測定データを示す図。
【図６】上記導電性粒子と接続抵抗値の関係を示す図。
【図７】本発明の第２の実施の形態に係る配線基板の接
続構造を示す断面図。
【図８】本発明の第３の実施の形態に係る配線基板の接
続構造を示す断面図。
【図９】従来の半導体装置と基板の接続構造を示す図。
【符号の説明】
１，２ ガラス基板 ４ 半導体装置 １２ 第１のバンプ １３ 第２のバンプ １４ 画素駆動用の配線電極端子 １５ 入力側の配線電極端子 １６，１９，２６ ＡＣＦ １７，１７’ 導電性粒子 １８，１８Ａ 絶縁性接着剤 Ｈｍａｘ，Ｈｍａｘ’ バンプトップ面の最大高さ部分
の最大高さ寸法 Ｈｍｉｎ バンプトップ面の最小高さ部分の
最小高さ寸法
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｆ 9/00 Ｇ０９Ｆ 9/00 ３４８Ｌ ５Ｆ０４４ 9/35 9/35 ５Ｇ４３５ Ｈ０５Ｋ 1/18 Ｈ０５Ｋ 1/18 Ｌ // Ｈ０５Ｋ 3/32 3/32 Ｂ (72)発明者 新堀 憲二 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内 Ｆターム(参考） 2H092 GA48 GA50 GA51 GA55 MA31 NA16 NA27 NA29 PA06 4J040 HA06 JB10 KA03 KA32 KA42 LA06 LA09 MA05 NA17 NA20 5C094 AA05 AA21 AA31 AA43 AA44 AA47 AA48 AA53 BA43 CA19 DA09 DA12 DB02 DB05 FA01 FA02 FB01 FB12 FB15 GB01 5E319 AA03 AA07 AB06 AC04 BB16 CC12 GG03 GG05 5E336 AA04 BB01 BB14 CC34 CC58 EE08 GG11 5F044 KK02 LL09 RR18 5G435 AA14 AA16 AA17 BB12 CC09 EE32 EE37 EE42 EE44 HH12 HH14 KK05 KK10

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 半導体装置が導電性粒子を含む接着剤に
    より配線電極に接続された配線基板において、 前記半導体装置は、該半導体装置の電極端子に設けられ
    たバンプの接続前の最大高さ部分の高さ寸法が、接続
    後、接続前の最小高さ部分の高さ寸法よりも小さくなる
    ように配線電極端子に圧着接続されたものであることを
    特徴とする配線基板。
  2. 【請求項２】 前記半導体装置は、所定の前記電極端子
    のバンプと前記配線電極端子との間には前記導電性粒子
    を介在させ、他の前記電極端子のバンプと前記配線電極
    端子との間には前記導電性粒子を介在させないようにし
    て接続されていることを特徴とする請求項１記載の配線
    基板。
  3. 【請求項３】 前記接着剤は、樹脂中に導電性粒子を分
    散してなる異方性導電接着膜であることを特徴とする請
    求項１記載の配線基板。
  4. 【請求項４】 前記導電性粒子は、絶縁性樹脂が被覆さ
    れたものであることを特徴とする請求項１乃至３のいず
    れかに記載の配線基板。
  5. 【請求項５】 前記導電性粒子を含む接着剤を前記所定
    の電極端子のバンプ近傍に配し、前記他の電極端子のバ
    ンプ近傍では導電性粒子を含まない絶縁性樹脂を配する
    ことを特徴とする請求項１乃至４のいずれかに記載の配
    線基板。
  6. 【請求項６】 前記導電性粒子を含む接着剤を前記所定
    の電極端子のバンプ近傍のみに配すると共に、前記導電
    性粒子を含まない絶縁性樹脂よりも薄く配置することを
    特徴とする請求項５記載の配線基板。
  7. 【請求項７】 表示画素を駆動する配線基板を備えた表
    示部を有する表示装置において、 前記配線基板は、前記請求項１乃至６のいずれかに記載
    のものであることを特徴とする表示装置。
  8. 【請求項８】 前記所定の電極端子は前記半導体装置の
    制御信号及び電源の入力電極端子であり、前記他の電極
    端子は前記表示画素を駆動するための前記半導体装置の
    出力電極端子であることを特徴とする請求項７記載の表
    示装置。
  9. 【請求項９】 前記表示部は液晶パネルであり、前記配
    線基板は液晶を挟持する一対の配線基板の少なくとも一
    方の配線基板であることを特徴とする請求項７記載の表
    示装置。
JP2001278667A 2001-09-13 2001-09-13 配線基板及びこれを備えた表示装置 Pending JP2003086633A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001278667A JP2003086633A (ja) 2001-09-13 2001-09-13 配線基板及びこれを備えた表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001278667A JP2003086633A (ja) 2001-09-13 2001-09-13 配線基板及びこれを備えた表示装置

Publications (1)

Publication Number Publication Date
JP2003086633A true JP2003086633A (ja) 2003-03-20

Family

ID=19102997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001278667A Pending JP2003086633A (ja) 2001-09-13 2001-09-13 配線基板及びこれを備えた表示装置

Country Status (1)

Country Link
JP (1) JP2003086633A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004768A (ja) * 2007-05-24 2009-01-08 Sony Chemical & Information Device Corp 電気装置、接続方法及び接着フィルム
WO2014034102A1 (ja) * 2012-09-03 2014-03-06 シャープ株式会社 表示装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009004768A (ja) * 2007-05-24 2009-01-08 Sony Chemical & Information Device Corp 電気装置、接続方法及び接着フィルム
WO2014034102A1 (ja) * 2012-09-03 2014-03-06 シャープ株式会社 表示装置及びその製造方法

Similar Documents

Publication Publication Date Title
US5042919A (en) External-circuit connecting and packaging structure
KR100321883B1 (ko) 반도체소자의실장구조및실장방법과,액정표시장치
JP4968665B2 (ja) フラットディスプレイパネル及び接続構造
JP2003133677A (ja) フレキシブル回路基板の圧着構造
JPH04212495A (ja) 基板の回路実装方法及びその方法に使用する回路基板
JP4504795B2 (ja) 駆動チップ及びこれを有する表示装置
JPH0817109B2 (ja) 電気配線およびその接続方法
JP3415845B2 (ja) 電気的接続構造及びその電気的接続方法
KR19980066341A (ko) Acf 구조
JP2865968B2 (ja) パネルの実装構造および実装方法
US7180196B2 (en) Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device
KR20060134662A (ko) 씨오지 방식의 액정표시장치
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2003086633A (ja) 配線基板及びこれを備えた表示装置
JPH0425523B2 (ja)
JP3810064B2 (ja) 液晶表示装置
KR100806910B1 (ko) 액정 표시 장치 및 이의 제조시의 본딩 상태 측정 방법
JP2893070B2 (ja) 液晶電気光学装置
JP3256659B2 (ja) 異方性導電薄膜および該異方性導電薄膜を使用したポリマー基板接続方法
JPH10261852A (ja) ヒートシールコネクタとフレキシブル配線板
JPH1013002A (ja) 半導体素子の実装方法
JP2002344097A (ja) 実装用基板及びこの基板を有する表示装置
JP2005167274A (ja) 半導体装置、半導体装置の製造方法並びに液晶表示装置
JP2000082870A (ja) 実装部品およびこれを使用した液晶表示パネル、並びにこの液晶表示パネルの製造方法
JP3349365B2 (ja) 液晶表示装置及びその製造方法