JP4034915B2 - 半導体チップおよび液晶表示装置 - Google Patents
半導体チップおよび液晶表示装置 Download PDFInfo
- Publication number
- JP4034915B2 JP4034915B2 JP26803199A JP26803199A JP4034915B2 JP 4034915 B2 JP4034915 B2 JP 4034915B2 JP 26803199 A JP26803199 A JP 26803199A JP 26803199 A JP26803199 A JP 26803199A JP 4034915 B2 JP4034915 B2 JP 4034915B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- terminal
- dummy
- liquid crystal
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶パネルを表示駆動する半導体集積回路に適用して有用な技術に関し、更に、このような集積回路を搭載した半導体チップがフェイスダウン方式でパネルの透明基板やフィルムに実装されて構成される液晶表示装置に利用して特に有用な技術に関する。
【０００２】
【従来の技術】
近年、携帯電話やＰＤＡ（Personal Digital Assistant）などの携帯用端末において、消費電力の少ない液晶表示装置が用いられている。このような液晶表示装置において、図６に示すように、表示駆動回路を搭載した半導体チップ（液晶ドライバ）３が液晶パネル６の透明基板６２上にＣＯＧ（Chip On Glass）実装される技術が以前よりある。
【０００３】
液晶パネルは、図５に示されているように、コモン電極が形成された前面側の透明基板６１とセグメント電極が形成された背面側の透明基板６２との間に液晶を挟持して構成される。液晶表示装置に用いられるＣＯＧ実装は、上記一対の透明基板６１，６２のうち背面側の透明基板６２の張出し部６２Ａに半導体チップ３をフェイスダウンで固着することで行われる。透明基板６２の張出し部６２Ａには半導体チップ３に電源電圧を供給したり各種信号をやり取りする入出力配線や、液晶パネルのセグメント電極やコモン電極と半導体チップ３とを接続する引出し線等が、ＩＴＯ（Indium Tin Oxide：透明導電膜）等によりプリント配線されている。他方の透明基板６１に設けられたセグメント電極は、パネルの縁側に設けられた導電部材（銀ボール等）を介してチップ３が実装される透明基板６２の引出し線と電気的に接続される。そして、半導体チップ３の端子である電極パッドに設けられた金バンプ等が透明基板６２上の配線端子部に圧着又は融着されることで、半導体チップ３が透明基板６２上に固着されると共に、半導体チップ３の端子と透明基板６２の配線端子とが電気的に接続される。
【０００４】
ところで、携帯用の電子機器においては画面は大きく機器全体は小型軽量が望まれるため、液晶パネルの画面の外側に張り出した部分の面積を小さくしたいと云う要求がある。更に、ドットマトリクス方式の液晶パネルでは、パネル面に配されるコモン線およびセグメント線の本数はかなり多い。したがって、図６に示すように、透明基板６２の張出し部６２Ａに設けられるコモン電極の引出し線７１およびセグメント電極の引出し線７２などのＩＴＯ配線も過密となる。
【０００５】
半導体チップは、一般に、矩形状にカットされ、その各辺に沿った部分に電気接続用のパッド部が設けられている。また、液晶パネルはセグメントの方がコモンよりも多い。そこで、従来の液晶ドライバでは、半導体チップの２つの長辺の一方にセグメント駆動電圧出力端子が設けられ、２つの短辺それぞれにコモン駆動電圧出力端子が設けられるのが一般であった。
【０００６】
かかる端子配置に従うと半導体チップのサイズはセグメントの数とコモンの数によって決まってしまい、短辺がそれほど短くならないため透明基板６２の張出し部６２Ａの長さも短くできなかった。
【０００７】
しかも、このような半導体チップの場合、透明基板にプリントされるＩＴＯ配線からなるコモン電極の引出し線はチップの片側から外側に延設させた後、コの字状に曲げて液晶部の片側に接続するレイアウトとなる。
【０００８】
そこで、本発明者らは、コモン端子とセグメント端子とを１つの長辺部分に配列させることで、半導体チップの幅を小さくする技術について検討した。
【０００９】
このような半導体チップの場合、図７に示すように、透明基板６２にプリントされるＩＴＯ配線は、コモン電極の引出し線８１を一旦半導体チップ３の下側を通って外側へ延設させた後、コの字状に迂回して液晶部の片側に接続するレイアウトとすることが可能となる。
【００１０】
ところが、ＣＯＧ実装する場合、チップのパッド部で行われる金属バンプの融着はチップ端子と透明基板６２のＩＴＯ配線端子とを電気的に接続する役割のほか、チップを透明基板６２に固定させる役割も担っている。そのため、左右の短辺部分にコモン端子を設けない上記チップにあっても、左右の短辺部分にチップ固定用のダミーパッド（内部回路に接続されていないパッド）を設け、長辺部分のパッドと同様に金属バンプを介して透明基板上のダミー電極と固着する構造とせざるを得なかった。しかし、この場合にはコモン引出し線は図７のようなレイアウトには出来ず、図６に示すように、透明基板６２にプリントされるＩＴＯ配線は、コモン電極の引出し線７１が一旦半導体チップ３の長辺部から上方に延設された後、コの字状に迂回して液晶部の片側に接続するレイアウトとなる。
【００１１】
【発明が解決しようとする課題】
上記のように、従来の液晶駆動用半導体チップにあっては、半導体チップを透明基板６２にＣＯＧ実装する場合、基板やフィルムに施される配線パターンは半導体チップに設けられたパッド部の配置によりほとんど決まってしまい、さらに、この配線パターンによって透明基板６２の張出し部の形状や大きさもほぼ決まってしまい、複数の顧客の要求に対応することが出来ないと云う問題があった。
【００１２】
この発明の目的は、液晶駆動用の半導体チップにおいて１つのチップで複数の配線パターンのバリエーションに対応できる半導体集積回路、および、そのような半導体集積回路を用いた液晶表示装置を提供することにある。
【００１３】
この発明の他の目的は、液晶パネルの半導体チップが搭載される張出し部分を小さくし、これによってパネル全体のコンパクト化を図れる半導体集積回路および液晶表示装置を提供することにある。
【００１４】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１６】
すなわち、液晶パネルのコモン電極とセグメント電極に印加する駆動電圧を出力するコモン駆動電圧出力端子およびセグメント駆動電圧出力端子を備えた液晶駆動用の半導体集積回路において、半導体チップの長辺に沿って上記のコモン駆動電圧出力端子とセグメント駆動電圧出力端子とが配置される一方、チップの短辺に沿って内部回路と接続されてないダミー端子が設けられ、且つ該ダミー端子を静電破壊から守る保護手段が設けられている構成とした。
【００１７】
上記のような手段によれば、セグメント駆動電圧出力端子やコモン駆動電圧出力端子が１つの長辺部分に設けられているので、チップの短辺を短くすることができる。加えて、上記の集積回路が搭載された半導体チップが、液晶パネルのコモン電極やセグメント電極につながる引出し線が設けられた配線形成基板（ＣＯＧ実装における透明基板やＣＯＦ実装における配線フィルム等）にフェイスダウンで実装される場合、基板表面の配線にダミー端子が接触しても静電破壊しないため、基板表面のチップ搭載部分にも配線を設けることができるようになり、これによって、コモン電極の引出し線の配線パターンのバリエーションを多くすることが出来る。また、ダミー端子をチップの２つの短辺にそれぞれ設けることで、さらに配線パターンのバリエーションを多くすることが出来る。さらに、チップ搭載部分の配線はコモン端子の引出し配線パターンに限られずセグメント端子や制御端子などに接続される配線パターンであってもよい。これによって、１つの半導体集積回路で、多数の配線パターンに対応することが出来る。
【００１８】
また、ダミー端子がコモン等の引出し線に電気的接続された場合には、該ダミー端子にコモン電圧などの電圧が印加されることになり、単なるチップ固定用のダミー端子では端子（電極パッド）が静電破壊されてしまうが、上述した手段ではダミー端子に静電破壊を防止する保護手段が設けられているので、ダミー端子と引出し線とが接続されても何ら支障はない。
【００１９】
さらに望ましくは、半導体集積回路の電源電圧を外部から受け入れる電源端子を上記短辺部分に配置する。一般に、電源電圧を供給する配線は、配線抵抗等を小さくするために太くする必要があり、上記のようにダミー端子を介した迂回は現実的でない。したがって、はじめからチップの短辺部分に電源電圧の端子を設けておくことで、電源電圧を供給する配線がチップの左右から引き出される配線パターンとなり、外部から電源電圧を供給する上で配線形成部材の面積を小さく構成することが可能となる。すなわち、電源端子を長辺部分に設けた場合には、ケーブルとの接続のために半導体チップの長辺部分の外側にはみ出た接続スペースを配線形成基板に設ける必要があるが、短辺部分の外側はコモン引出し線形成のためのスペースにより比較的に空いた状態にあるので、電源配線の為に新たなスペースを設けなくて済む。
【００２０】
上記保護手段は、例えば半導体チップ上に形成されたＰＮ接合からなり、第１の定電圧端子と第２の定電圧端子との間にそれぞれ逆方向接続されたダイオードから構成することが出来る。
【００２１】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２２】
図１は、本発明を適用して好適な半導体チップが実装された携帯電話器１の実施例を示す全体構成図である。
【００２３】
この携帯電話器１は、特に制限されないが、マイク４、スピーカ５、液晶ディスプレイ６、アンテナ７、音声インターフェース２１、高周波インターフェース２２、メモリ２３、液晶駆動回路を含む液晶コントローラドライバ３１、音声信号や送受信信号に係る信号処理を行うＤＳＰ（Digital Signal Processor）２６、ユーザーにカスタム機能を提供するＡＳＩＣ（application specific integrated circuits）２７、および、表示制御を含め装置全体を統括的に制御するマイクロコンピュータ２８等を備えてなる。上記のＤＳＰ２６、ＡＳＩＣ２７およびマイクロコンピュータ２８は、送受信する信号の復号復調を行うベースバンド部２５を構成している。
【００２４】
図１において、符号２および３はそれぞれ１個の半導体チップを示しており、上記の液晶コントローラドライバ３１は、公知の半導体集積回路製造技術によってＣＭＯＳ・ＬＳＩとして１個の半導体チップ３上に集積されている。
【００２５】
図２には、上記液晶コントローラドライバ３１の構成例が示されている。
【００２６】
同図において、２４３は、図１のマイクロコンピュータ２８から制御信号やデータ信号等の入力を受けるシステムインターフェース、２４４は内部の制御情報等を設定するためのインストラクションレジスタ、２４５はインストラクションレジスタ２４４の設定値をデコードして各動作ブロックに制御信号を出力するインストラクションデコーダ、２４７は画面上に表示する文字のキャラクタコードを記憶する表示データＲＡＭ、２４６は該表示データＲＡＭ２４７から表示データを液晶パネルの駆動位置に合わせて読み出すアドレスカウンタ、２４９は表示データＲＡＭ２４７から読み出されたキャラクタコードからドットマトリクス状の文字フォントパターンを展開するキャラクタジェネレータＲＯＭ、２４８はユーザー定義の文字フォントパターンを記憶し上記ＲＯＭ２４９と同様に展開するキャラクタジェネレータＲＡＭ、２５０は画面上でカーソルの（反転）表示を行わせるためのカーソルブリンク制御回路、２５１は予め決められたセグメント表示を行う表示モードにおいて所定のブリンク表示を行うためのセグメントブリンク制御回路、２５２はキャラクタジェネレータＲＡＭ２４８とキャラクタジェネレータＲＯＭ２４９およびカーソルブリンク制御回路２５０から出力される表示パターンのドットデータをそれぞれ合成するキャラクタ合成回路、２５３は読み出された複数ビットのドットデータをシリアルデータに変換する並直変換回路、２５４は変換されたドットデータをシフトして表示パネル１ライン分のデータを蓄積するセグメントシフトレジスタ、２５５はシフトされた１ライン分の表示データを保持するラッチ回路、２５６は保持された１ライン分のデータに基づいて表示パネルのセグメント電極に印加される駆動電圧波形を形成し出力するセグメントドライバ、２５７は表示パネルのコモン電極を順次選択するコモンシフトレジスタ、２５８はコモン電極に印加される駆動電圧波形を形成し出力するコモンドライバである。
【００２７】
また、２４１はシステムクロックを発生するクロック信号発生回路、２４２はシステムクロックを分周して上記シフトレジスタ２５４，２５７やセグメントドライバ２５６にクロック信号を供給するタイミング発生回路、２６８はシステム電源の電源電圧Ｖｃｃに基づいて液晶駆動電圧ＶLCDを発生する昇圧回路、２６０は７本の電圧供給線２６６に液晶駆動用の５つの電圧を生成出力する電源回路、２６７は表示パネルで階調表示を行わせるために電源回路２６０から供給される駆動電圧Ｖ１〜Ｖ５の何れかを選択してセグメントドライバ２５６とコモンドライバ２５８に供給する液晶駆動電圧選択回路である。
【００２８】
上記電源回路２６０は、ラダー抵抗ＶＲ，Ｒ０，Ｒ…の抵抗分割により生成された電圧Ｖ１〜Ｖ５を入力とし、低出力インピーダンスに変換することで５つの安定した液晶バイアス電圧Ｖ１〜Ｖ５を供給するボルテージフォロワ型のオペアンプ２６１〜２６５を備えている。その他、システム電源の電源電圧ＶｃｃとＧＮＤとを含んだ７つのバイアス電圧を上記７本の電圧供給線２６６を介して供給するようになっている。
【００２９】
図３には、液晶コントローラドライバ３１が形成された半導体チップ３の電極パッドの配置例を示す。
【００３０】
半導体チップ３は、特に制限されないが、同図に示すように縦長な矩形状にカッティングされており、縁に近い各辺部分に外部接続端子となる電極パッドＰ１，Ｐ２，…が形成されている。図中、チップ３１の周辺部に正方形で示されているのがすべて電極パッドである。
【００３１】
半導体チップ３の外部接続端子としては、液晶パネルのコモン電極に印加するコモン駆動電圧を出力するコモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８、液晶パネルのセグメント電極に印加するセグメント駆動電圧を出力するセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０、電源電圧やグランド電位が印加される電源端子Ｖｃｃ…，ＧＮＤ…（第２定電圧端子）、液晶駆動用のバイアス電圧が入力される液晶バイアス電圧入力端子ＶLCD（第１定電源端子）、液晶コントローラドライバ３１内で電源電圧Ｖｃｃから昇圧された駆動電圧を出力する駆動電圧出力端子ＶLOUT、液晶パネルを階調表示するための５種類のバイアス電圧を出力する駆動電圧出力端子Ｖ１OUT〜Ｖ５OUT、その他、外部からシステムクロック信号を入力したり内部発振回路でシステムクロック信号を発生する場合にクロックを入力したり外付け抵抗を接続したりするためのクロック端子ＯＳＣ１，ＯＳＣ２、クロック信号を内部で生成する場合に調整抵抗やコンデンサを接続するための接続端子Ｒ１〜Ｒ３、Ｃ１＋…，Ｃ１−…，Ｃ２＋…，Ｃ２−…、マイクロコンピュータ２８からのデータが入力されるデータ入力端子ＤＢ０／ＩＤ，ＤＢ１〜ＤＢ３、シリアル転送データ入力端子ＳＤＡ、レジスタ選択信号、チップ選択信号、書込み制御信号およびシリアルデータ転送ストローブ信号等の制御信号が入力される制御信号入力端子ＲＳ／ＣＳ，Ｅ／ＳＣＬ、リセット信号入力端子ＲＥＳＥＴ、テスト信号入力端子ＴＥＳＴ、マイクロコンピュータ２８とのインターフェースモードをクロック同期シリアルインターフェースと６８系プロセッサに対応する４ビットバスインターフェースとに切り替えるためのモード選択端子ＩＭ１，ＩＭ２等が設けられている。なお、１つの端子に２つの端子記号が示されているものにおいては、インターフェースモードの選択において４ビットバスが選択された場合にはスラッシュ（／）後に示される記号の端子が選択され、シリアル転送が選択された場合にはスラッシュ（／）前に示される記号の端子が選択されるようになっている。
【００３２】
この実施例では、上記の外部接続端子のうち、コモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８とセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０は半導体チップ３の一方（図３の右側）の長辺部に沿って設けられている。更に、左側（図３の上方）の短辺部にはチップ内部において内部の回路に接続されていないダミー端子Ｄｕｍｍｙ１，Ｄｕｍｍｙ９〜Ｄｕｍｍｙ２７が辺全体に亘って設けられている。また、右側（図３の下方）の短辺部にはダミー端子Ｄｕｍｍｙ２〜Ｄｕｍｍｙ８と、電源端子Ｖｃｃ…，ＧＮＤ…や、液晶駆動電圧入力端子ＶLCD…等が設けられている。また、他方（図２の左側）の長辺部には、データ入力端子ＤＢ０／ＩＤ，ＤＢ１〜ＤＢ３，ＳＤＡ、制御信号入力端子ＲＳ／ＣＳ，Ｅ／ＳＣＬ、リセット信号入力端子ＲＥＳＥＴ、テスト信号入力端子ＴＥＳＴ、モード選択信号ＩＭ１，ＩＭ２、クロック関連の端子ＯＳＣ１，ＯＳＣ２，Ｒ１〜Ｒ３、Ｃ１＋…，Ｃ１−…，Ｃ２＋…，Ｃ２−…、並びに、電源端子Ｖｃｃ…，ＧＮＤ…や電圧出力端子ＶLOUT，Ｖ１OUT〜Ｖ５OUT等が設けられている。電源端子ＶＣＣ…，ＧＮＤ…は、プリント基板５０側の長辺部にも短辺部にも設けられており、何れか一方に供給されれば良いように構成されている。
【００３３】
図４には、実施例の半導体チップ３に設けられたダミー端子Ｄｕｍｍｙｎとその保護ダイオードＤ１，Ｄ２の構成図を示す。同図（ａ）はその等価回路図、（ｂ）は半導体チップの断面図である。
【００３４】
同図（ａ）に示すように、上記のダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７には、それぞれ液晶駆動電圧端子（第１定電圧端子）ＶLCDとグランド電位（０Ｖ）が印加される電源端子（第２定電圧端子）ＧＮＤとの間に通常時に逆バイアス電圧が印加されるように保護ダイオードＤ１，Ｄ２がそれぞれ逆方向接続されている。
【００３５】
ダミー端子Ｄｕｍｍｙｎの電極パッドは、図４（ｂ）において比較的大きな面積に形成された第１層アルミ電極３８ｇと第２層アルミ電極３９とからなる部分であり、その上には圧着接続用の金属バンプ４０が形成される。
【００３６】
保護ダイオードＤ１，Ｄ２は、公知のＣＭＯＳ集積回路製造技術によって構成可能な構造となっている。すなわち、液晶駆動電圧端子ＶLCD側に接続される保護ダイオードＤ１は、例えばｐ型半導体３０上にｎ型ウエル領域３１を形成し、そのほぼ中央に形成されたｐ型拡散領域３３とその周りを囲むように形成されたｎ型拡散領域３４とから構成される。そして、ｐ型拡散領域３３に接続されるように形成された第１層アルミ電極３８ｂをダミー端子Ｄｕｍｍｙｎのパッド部の第１層アルミ電極３８ｇに接続する一方、ｎ型拡散領域３４に接続されるように形成された第１層アルミ電極３８ａを液晶駆動電圧出力端子ＶLCDに電気的に接続して構成される。
【００３７】
もう一方の保護ダイオードＤ２は、例えばｐ型半導体３０上に形成されたｎ型拡散領域３６とその周りを囲むように形成されたｐ型拡散領域３７とから構成される。そして、ｎ型拡散領域３８に接続されるように形成された第１層アルミ電極３８ｅをダミー端子Ｄｕｍｍｙｎのパッド部の第１層アルミ電極３８ｇに接続する一方、ｐ型拡散領域３７は基板３０のグランド電位に電気的に接続されてなる。
【００３８】
なお、上記の保護ダイオードＤ１，Ｄ２…は、連続的に形成されるダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７の列に対して交差する方向に並ぶように配置することで、隣接するダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７の間隔を大きくすることなく形成することが出来る。
【００３９】
図５は、液晶パネルに半導体チップ３が実装されている概略構造を示す斜視図である。
【００４０】
液晶ディスプレイ（液晶パネル）６は、前面側に配設される表示画面大の透明基板６１と、ＩＴＯ配線され半導体チップ３が実装される張出し部６２Ａを備えた裏側の透明基板６２と、一対の透明基板６１，６２に挟持されシール材６３の内側に封入された液晶と、その他、透明基板６２の裏側に設けられた反射板や各透明基板６１，６２の内側に設けられた偏光膜などを備えて構成される。
【００４１】
表側の透明基板６１の内側面には、ＩＴＯ配線によりなる複数本のコモン電極が横方向にストライプ状に形成されている。後方の透明基板６２は、液晶を挟持している部分にＩＴＯ配線によりなる複数本のセグメント電極が縦方向にストライプ状に形成されると共に、張出し部分６２Ａには上記コモン電極とセグメント電極から半導体チップ３まで導くＩＴＯ等の引出し線が形成されている。また、１対の透明基板６１，６２の間には、例えば表示部の側方で透明基板６１側のコモン電極と透明基板６２側の引出し線とを電気的に接続する導電部材７３…（図６）が設けられている。
【００４２】
図５に示されるように、この実施例において、液晶コントローラドライバ３１を搭載した半導体チップ３は、透明基板６２の張出し部６２ＡにＣＯＧ実装される。そして、液晶表示ユニット（液晶モジュール：ＬＣＭ）が構成される。液晶ディスプレイ６のコモン電極およびセグメント電極は、透明基板６２上に設けられたＩＴＯ配線を介して半導体チップ３に電気的に接続される。また、半導体チップ３とプリント基板２上に配設されたマイクロコンピュータ２８等との接続は、透明基板６２上のＩＴＯ配線とプリント配線ケーブル５０等を介して行われる。
【００４３】
図６〜図８には、半導体チップ３が実装される表示パネルの配線パターンの第１例〜第３例の平面図をそれぞれ示す。
【００４４】
図６に示す配線パターンは、相対的に透明基板６２の面積を大きくとれる場合のものである。この配線パターンにおいては、コモン電極ＣＯＭ…につながる引出し線７１…は、半導体チップ３の長辺部からチップ外方に延設され表示画面の左側をコの字状に曲げられ迂回して液晶画面横の導電部材７３に接続されるように形成されている。セグメント電極ＳＥＧ…の引出し線７２…は、チップ長辺部分のセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０からチップ外方に延設され且つ適宜広げられてセグメント電極ＳＥＧに接続されている。制御信号やデータ信号および電源等が印加される引出し線７４…，７５…は他方のチップ長辺部からそのまま外方に延設されている。なお、電源等が印加される引出し線７５…は低抵抗にするため幅が広めに形成されている。
【００４５】
この実施例では、ダミー端子Ｄｕｍｍｙ…は、基板６２の対応する位置に形成され電気的にフローティングのダミー電極に、バンプを介して固着される。
【００４６】
図７に示す配線パターンは、引出し線が設けられる透明基板６２の面積が比較的小さくて済む配線パターンである。
【００４７】
この配線パターンにおいて、コモン電極ＣＯＭ…につながる引出し線は、半導体チップ３と重なる範囲に配設されたＬ字状の引出し線８２…と、チップ短辺部から外方に延設され表示画面の左側を迂回して導電部材７３に接続されるコの字状の引出し線８１とから構成される。この実施例では、引出し線８２のピッチは上記チップ短辺部のダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７のピッチと同じになるように形成されており、このダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７は対応する引出し線８２の端部に金属バンプを介して固着されている。これによって、チップの基板に対する固定力が高くされる。
【００４８】
一方、セグメント電極ＳＥＧ…の引出し線８３…は、チップ長辺部分のセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０からチップ外方に延設され且つ適宜広げられてセグメント電極ＳＥＧに接続されている。
【００４９】
制御信号やデータ信号が入出力される引出し線８５…，８６…は、プリント基板５０側の長辺部から半導体チップ３と重なる範囲に延設されて右短辺部のダミー端子Ｄｕｍｍｙ３〜Ｄｕｍｍｙ７に接続される引出し線８５と、これらダミー端子Ｄｕｍｍｙ３〜Ｄｕｍｍｙ７を介してチップ短辺部から外方に延設されプリント基板５０側に曲げられて透明基板６２の端に到達する引出し線８６とからなる。
【００５０】
電源等が入力される引出し線８７は半導体チップ３の右短辺部に設けられた電源端子ＶＣＣ…，ＧＮＤ…や駆動電圧端子ＶLCDを採用することで、チップ３の右短辺部から外方に延設されプリント基板５０側に曲げられて透明基板６２の端に到達するように設けられている。
【００５１】
上記のように半導体チップ３と重なる範囲に引出し線８２…，８５…を設けた配線パターンとすることで、透明基板６２の張出し部の面積を小さくすることが出来たり、配線（制御線や電源線など）を一側方にまとめてケーブルとの接続を容易にすることが出来る。
【００５２】
図８に示す配線パターンは、液晶部のコモン電極の引出し線を左右から引き出すようにした配線パターンである。
【００５３】
この配線パターンは、先ず、チップ３と重なる範囲に設けられた２経路の引出し線９３，９４が、半導体チップ３のコモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８の１部分が左側短辺部のダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２１の下方を通過し、残り部分が右側短辺部のダミー端子Ｄｕｍｍｙ３〜Ｄｕｍｍｙ７の下方を通過して表示部の両側にコの字状に形成された引出し線９１，９２に接続され、半導体チップ３のコモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８と透明基板６１のコモン電極ＣＯＭ…とが導電部材７３を介して電気的に接続されている。
【００５４】
セグメント電極ＳＥＧ…からの引出し線９５は図７の配線パターンと同様のパターン、制御信号や電源等が印加される引出し線７４…，７５…は図６の配線パターンと同様のパターンである。
【００５５】
以上のように、この実施例の半導体チップ３によれば、チップ下方に配線パターンを形成することが可能となるため、１チップで多様な配線パターンに対応することが出来る。従って、色々な配線パターンで多種多様な形状の液晶表示ユニットを製造する場合でも、半導体チップ３の回路レイアウトや電極配置を設計変更することなく同一のチップを用い配線パターンの変更で対応可能となり、半導体チップ３の設計コストの低減により、多種多様な形状の液晶表示ユニットを廉価に製造できる。そして、例えば、この液晶表示ユニットを携帯電話器に適用することで、多種多様で小型軽量な携帯電話器を低コストで開発することが出来る。
【００５６】
また、上記実施例の半導体チップ３は、短辺部分にダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７が設けられているで、ＣＯＧ実装における半導体チップ３と透明基板６２との固着強度を低下させない。
【００５７】
更に、上記ダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７に保護ダイオードＤ１，Ｄ２が接続されて静電破壊対策が施されているので、透明基板６２の引出し線をチップ３と重なる範囲に形成し、この引出し線にダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７を電気的に接続させても静電破壊を起こすことがないとともに、制御信号線や電源配線の引出し線もダミー端子の下方を通して形成することができるため透明基板６２の張出し部６２Ａの面積をさらに小さくすることが出来るという効果が得られる。
【００５８】
また、電源端子Ｖｃｃ…，ＧＮＤ…を半導体チップ３の短辺部分にも設けたことから、電源電圧を供給する配線がチップの左右から引き出される配線パターン（例えば図７の配線パターン）が可能となるので、半導体チップ３より接続ケーブル５０側に必要だった配線用のスペースを不要とすることが可能となり、透明基板６２の張出し部６２Ａの面積を更に小さくすることが可能となる。
【００５９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
例えば、液晶駆動用の半導体チップ３に設けられている各種制御信号入力端子や電源等が印加される端子の種類や数などは、上記実施例（図３）のものに制限されず、半導体チップ３の機能に応じて適宜変更可能である。
【００６１】
また、セグメント電極やコモン電極に接続される引出し線の配線パターンも、図６〜図８に示したものはその一例であり、もっと多種多様なパターンに形成することも可能である。
【００６２】
また、実施例では、透明基板に半導体チップをＣＯＧ実装する場合についてのみ説明したが、ＣＯＢ（Chip On Board）実装やＣＯＦ（Chip On Film）実装などにおいても同様の効果を得ることが出来るし、ＴＣＰ（Tape Carrier Package）などの実装方法においても同様に適用可能である。
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話器の液晶表示装置（液晶表示ユニット）について説明したがこの発明はそれに限定されるものでなく、液晶表示装置を備えた携帯型の電子機器に有効に利用することが出来るし、また、携帯型の電子機器に限られず、大きな液晶パネルなどに広く利用することができる。
【００６４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００６５】
すなわち、本発明に従うと、１チップで、多種多様な配線パターンに適用できる安価な液晶駆動用半導体集積回路を実現できるという効果がある。
【００６６】
更に、小型で表示部が多種多様な液晶表示ユニットを廉価に製造できるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用して好適な実施例の半導体チップを適用した携帯電話器の全体構成を示すブロック図である。
【図２】実施例の携帯電話器の液晶コントローラの全体構成の１例を示すブロック図である。
【図３】本発明を適用して好適な半導体チップのパッド部の配置の１実施例を示す平面図である。
【図４】実施例の半導体チップに設けられたダミーパッドとその保護ダイオードの構成を示すもので、（ａ）はその等価回路図、（ｂ）は半導体チップの断面図である。
【図５】半導体チップが実装された液晶表示モジュールの概略構造を示す斜視図である。
【図６】実施例の半導体チップが実装される表示パネルの配線パターンの第１例を示す平面図である。
【図７】実施例の半導体チップが実装される表示パネルの配線パターンの第２例を示す平面図である。
【図８】実施例の半導体チップが実装される表示パネルの配線パターンの第３例を示す平面図である。
【符号の説明】
１ 携帯電話器
３ 半導体チップ
６ 液晶ディスプレイ（液晶パネル）
３１ 液晶コントローラドライバ
３９ 電極パッド
４０ 金属バンプ
５０ 配線フィルム
６１ 透明基板（表側）
６２ 透明基板（裏側）
７１，８１，９１，９２ コモン電極の引出し線
７２，８３，９５ セグメント電極の引出し線
８２，８５，９３，９４ ダミー端子に接続される引出し線
ＣＯＭ コモン電極
ＳＥＧ セグメント電極
Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７ ダミー端子
ＣＯＭ１〜ＣＯＭ１８ コモン端子
ＳＥＧ１〜ＳＥＧ８０ セグメント端子
Ｄ１，Ｄ２ 保護ダイオード
Ｖｃｃ 電源端子
ＶLCD 液晶駆動電圧
ＧＮＤ グランド端子
【発明の属する技術分野】
この発明は、液晶パネルを表示駆動する半導体集積回路に適用して有用な技術に関し、更に、このような集積回路を搭載した半導体チップがフェイスダウン方式でパネルの透明基板やフィルムに実装されて構成される液晶表示装置に利用して特に有用な技術に関する。
【０００２】
【従来の技術】
近年、携帯電話やＰＤＡ（Personal Digital Assistant）などの携帯用端末において、消費電力の少ない液晶表示装置が用いられている。このような液晶表示装置において、図６に示すように、表示駆動回路を搭載した半導体チップ（液晶ドライバ）３が液晶パネル６の透明基板６２上にＣＯＧ（Chip On Glass）実装される技術が以前よりある。
【０００３】
液晶パネルは、図５に示されているように、コモン電極が形成された前面側の透明基板６１とセグメント電極が形成された背面側の透明基板６２との間に液晶を挟持して構成される。液晶表示装置に用いられるＣＯＧ実装は、上記一対の透明基板６１，６２のうち背面側の透明基板６２の張出し部６２Ａに半導体チップ３をフェイスダウンで固着することで行われる。透明基板６２の張出し部６２Ａには半導体チップ３に電源電圧を供給したり各種信号をやり取りする入出力配線や、液晶パネルのセグメント電極やコモン電極と半導体チップ３とを接続する引出し線等が、ＩＴＯ（Indium Tin Oxide：透明導電膜）等によりプリント配線されている。他方の透明基板６１に設けられたセグメント電極は、パネルの縁側に設けられた導電部材（銀ボール等）を介してチップ３が実装される透明基板６２の引出し線と電気的に接続される。そして、半導体チップ３の端子である電極パッドに設けられた金バンプ等が透明基板６２上の配線端子部に圧着又は融着されることで、半導体チップ３が透明基板６２上に固着されると共に、半導体チップ３の端子と透明基板６２の配線端子とが電気的に接続される。
【０００４】
ところで、携帯用の電子機器においては画面は大きく機器全体は小型軽量が望まれるため、液晶パネルの画面の外側に張り出した部分の面積を小さくしたいと云う要求がある。更に、ドットマトリクス方式の液晶パネルでは、パネル面に配されるコモン線およびセグメント線の本数はかなり多い。したがって、図６に示すように、透明基板６２の張出し部６２Ａに設けられるコモン電極の引出し線７１およびセグメント電極の引出し線７２などのＩＴＯ配線も過密となる。
【０００５】
半導体チップは、一般に、矩形状にカットされ、その各辺に沿った部分に電気接続用のパッド部が設けられている。また、液晶パネルはセグメントの方がコモンよりも多い。そこで、従来の液晶ドライバでは、半導体チップの２つの長辺の一方にセグメント駆動電圧出力端子が設けられ、２つの短辺それぞれにコモン駆動電圧出力端子が設けられるのが一般であった。
【０００６】
かかる端子配置に従うと半導体チップのサイズはセグメントの数とコモンの数によって決まってしまい、短辺がそれほど短くならないため透明基板６２の張出し部６２Ａの長さも短くできなかった。
【０００７】
しかも、このような半導体チップの場合、透明基板にプリントされるＩＴＯ配線からなるコモン電極の引出し線はチップの片側から外側に延設させた後、コの字状に曲げて液晶部の片側に接続するレイアウトとなる。
【０００８】
そこで、本発明者らは、コモン端子とセグメント端子とを１つの長辺部分に配列させることで、半導体チップの幅を小さくする技術について検討した。
【０００９】
このような半導体チップの場合、図７に示すように、透明基板６２にプリントされるＩＴＯ配線は、コモン電極の引出し線８１を一旦半導体チップ３の下側を通って外側へ延設させた後、コの字状に迂回して液晶部の片側に接続するレイアウトとすることが可能となる。
【００１０】
ところが、ＣＯＧ実装する場合、チップのパッド部で行われる金属バンプの融着はチップ端子と透明基板６２のＩＴＯ配線端子とを電気的に接続する役割のほか、チップを透明基板６２に固定させる役割も担っている。そのため、左右の短辺部分にコモン端子を設けない上記チップにあっても、左右の短辺部分にチップ固定用のダミーパッド（内部回路に接続されていないパッド）を設け、長辺部分のパッドと同様に金属バンプを介して透明基板上のダミー電極と固着する構造とせざるを得なかった。しかし、この場合にはコモン引出し線は図７のようなレイアウトには出来ず、図６に示すように、透明基板６２にプリントされるＩＴＯ配線は、コモン電極の引出し線７１が一旦半導体チップ３の長辺部から上方に延設された後、コの字状に迂回して液晶部の片側に接続するレイアウトとなる。
【００１１】
【発明が解決しようとする課題】
上記のように、従来の液晶駆動用半導体チップにあっては、半導体チップを透明基板６２にＣＯＧ実装する場合、基板やフィルムに施される配線パターンは半導体チップに設けられたパッド部の配置によりほとんど決まってしまい、さらに、この配線パターンによって透明基板６２の張出し部の形状や大きさもほぼ決まってしまい、複数の顧客の要求に対応することが出来ないと云う問題があった。
【００１２】
この発明の目的は、液晶駆動用の半導体チップにおいて１つのチップで複数の配線パターンのバリエーションに対応できる半導体集積回路、および、そのような半導体集積回路を用いた液晶表示装置を提供することにある。
【００１３】
この発明の他の目的は、液晶パネルの半導体チップが搭載される張出し部分を小さくし、これによってパネル全体のコンパクト化を図れる半導体集積回路および液晶表示装置を提供することにある。
【００１４】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
【００１６】
すなわち、液晶パネルのコモン電極とセグメント電極に印加する駆動電圧を出力するコモン駆動電圧出力端子およびセグメント駆動電圧出力端子を備えた液晶駆動用の半導体集積回路において、半導体チップの長辺に沿って上記のコモン駆動電圧出力端子とセグメント駆動電圧出力端子とが配置される一方、チップの短辺に沿って内部回路と接続されてないダミー端子が設けられ、且つ該ダミー端子を静電破壊から守る保護手段が設けられている構成とした。
【００１７】
上記のような手段によれば、セグメント駆動電圧出力端子やコモン駆動電圧出力端子が１つの長辺部分に設けられているので、チップの短辺を短くすることができる。加えて、上記の集積回路が搭載された半導体チップが、液晶パネルのコモン電極やセグメント電極につながる引出し線が設けられた配線形成基板（ＣＯＧ実装における透明基板やＣＯＦ実装における配線フィルム等）にフェイスダウンで実装される場合、基板表面の配線にダミー端子が接触しても静電破壊しないため、基板表面のチップ搭載部分にも配線を設けることができるようになり、これによって、コモン電極の引出し線の配線パターンのバリエーションを多くすることが出来る。また、ダミー端子をチップの２つの短辺にそれぞれ設けることで、さらに配線パターンのバリエーションを多くすることが出来る。さらに、チップ搭載部分の配線はコモン端子の引出し配線パターンに限られずセグメント端子や制御端子などに接続される配線パターンであってもよい。これによって、１つの半導体集積回路で、多数の配線パターンに対応することが出来る。
【００１８】
また、ダミー端子がコモン等の引出し線に電気的接続された場合には、該ダミー端子にコモン電圧などの電圧が印加されることになり、単なるチップ固定用のダミー端子では端子（電極パッド）が静電破壊されてしまうが、上述した手段ではダミー端子に静電破壊を防止する保護手段が設けられているので、ダミー端子と引出し線とが接続されても何ら支障はない。
【００１９】
さらに望ましくは、半導体集積回路の電源電圧を外部から受け入れる電源端子を上記短辺部分に配置する。一般に、電源電圧を供給する配線は、配線抵抗等を小さくするために太くする必要があり、上記のようにダミー端子を介した迂回は現実的でない。したがって、はじめからチップの短辺部分に電源電圧の端子を設けておくことで、電源電圧を供給する配線がチップの左右から引き出される配線パターンとなり、外部から電源電圧を供給する上で配線形成部材の面積を小さく構成することが可能となる。すなわち、電源端子を長辺部分に設けた場合には、ケーブルとの接続のために半導体チップの長辺部分の外側にはみ出た接続スペースを配線形成基板に設ける必要があるが、短辺部分の外側はコモン引出し線形成のためのスペースにより比較的に空いた状態にあるので、電源配線の為に新たなスペースを設けなくて済む。
【００２０】
上記保護手段は、例えば半導体チップ上に形成されたＰＮ接合からなり、第１の定電圧端子と第２の定電圧端子との間にそれぞれ逆方向接続されたダイオードから構成することが出来る。
【００２１】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
【００２２】
図１は、本発明を適用して好適な半導体チップが実装された携帯電話器１の実施例を示す全体構成図である。
【００２３】
この携帯電話器１は、特に制限されないが、マイク４、スピーカ５、液晶ディスプレイ６、アンテナ７、音声インターフェース２１、高周波インターフェース２２、メモリ２３、液晶駆動回路を含む液晶コントローラドライバ３１、音声信号や送受信信号に係る信号処理を行うＤＳＰ（Digital Signal Processor）２６、ユーザーにカスタム機能を提供するＡＳＩＣ（application specific integrated circuits）２７、および、表示制御を含め装置全体を統括的に制御するマイクロコンピュータ２８等を備えてなる。上記のＤＳＰ２６、ＡＳＩＣ２７およびマイクロコンピュータ２８は、送受信する信号の復号復調を行うベースバンド部２５を構成している。
【００２４】
図１において、符号２および３はそれぞれ１個の半導体チップを示しており、上記の液晶コントローラドライバ３１は、公知の半導体集積回路製造技術によってＣＭＯＳ・ＬＳＩとして１個の半導体チップ３上に集積されている。
【００２５】
図２には、上記液晶コントローラドライバ３１の構成例が示されている。
【００２６】
同図において、２４３は、図１のマイクロコンピュータ２８から制御信号やデータ信号等の入力を受けるシステムインターフェース、２４４は内部の制御情報等を設定するためのインストラクションレジスタ、２４５はインストラクションレジスタ２４４の設定値をデコードして各動作ブロックに制御信号を出力するインストラクションデコーダ、２４７は画面上に表示する文字のキャラクタコードを記憶する表示データＲＡＭ、２４６は該表示データＲＡＭ２４７から表示データを液晶パネルの駆動位置に合わせて読み出すアドレスカウンタ、２４９は表示データＲＡＭ２４７から読み出されたキャラクタコードからドットマトリクス状の文字フォントパターンを展開するキャラクタジェネレータＲＯＭ、２４８はユーザー定義の文字フォントパターンを記憶し上記ＲＯＭ２４９と同様に展開するキャラクタジェネレータＲＡＭ、２５０は画面上でカーソルの（反転）表示を行わせるためのカーソルブリンク制御回路、２５１は予め決められたセグメント表示を行う表示モードにおいて所定のブリンク表示を行うためのセグメントブリンク制御回路、２５２はキャラクタジェネレータＲＡＭ２４８とキャラクタジェネレータＲＯＭ２４９およびカーソルブリンク制御回路２５０から出力される表示パターンのドットデータをそれぞれ合成するキャラクタ合成回路、２５３は読み出された複数ビットのドットデータをシリアルデータに変換する並直変換回路、２５４は変換されたドットデータをシフトして表示パネル１ライン分のデータを蓄積するセグメントシフトレジスタ、２５５はシフトされた１ライン分の表示データを保持するラッチ回路、２５６は保持された１ライン分のデータに基づいて表示パネルのセグメント電極に印加される駆動電圧波形を形成し出力するセグメントドライバ、２５７は表示パネルのコモン電極を順次選択するコモンシフトレジスタ、２５８はコモン電極に印加される駆動電圧波形を形成し出力するコモンドライバである。
【００２７】
また、２４１はシステムクロックを発生するクロック信号発生回路、２４２はシステムクロックを分周して上記シフトレジスタ２５４，２５７やセグメントドライバ２５６にクロック信号を供給するタイミング発生回路、２６８はシステム電源の電源電圧Ｖｃｃに基づいて液晶駆動電圧ＶLCDを発生する昇圧回路、２６０は７本の電圧供給線２６６に液晶駆動用の５つの電圧を生成出力する電源回路、２６７は表示パネルで階調表示を行わせるために電源回路２６０から供給される駆動電圧Ｖ１〜Ｖ５の何れかを選択してセグメントドライバ２５６とコモンドライバ２５８に供給する液晶駆動電圧選択回路である。
【００２８】
上記電源回路２６０は、ラダー抵抗ＶＲ，Ｒ０，Ｒ…の抵抗分割により生成された電圧Ｖ１〜Ｖ５を入力とし、低出力インピーダンスに変換することで５つの安定した液晶バイアス電圧Ｖ１〜Ｖ５を供給するボルテージフォロワ型のオペアンプ２６１〜２６５を備えている。その他、システム電源の電源電圧ＶｃｃとＧＮＤとを含んだ７つのバイアス電圧を上記７本の電圧供給線２６６を介して供給するようになっている。
【００２９】
図３には、液晶コントローラドライバ３１が形成された半導体チップ３の電極パッドの配置例を示す。
【００３０】
半導体チップ３は、特に制限されないが、同図に示すように縦長な矩形状にカッティングされており、縁に近い各辺部分に外部接続端子となる電極パッドＰ１，Ｐ２，…が形成されている。図中、チップ３１の周辺部に正方形で示されているのがすべて電極パッドである。
【００３１】
半導体チップ３の外部接続端子としては、液晶パネルのコモン電極に印加するコモン駆動電圧を出力するコモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８、液晶パネルのセグメント電極に印加するセグメント駆動電圧を出力するセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０、電源電圧やグランド電位が印加される電源端子Ｖｃｃ…，ＧＮＤ…（第２定電圧端子）、液晶駆動用のバイアス電圧が入力される液晶バイアス電圧入力端子ＶLCD（第１定電源端子）、液晶コントローラドライバ３１内で電源電圧Ｖｃｃから昇圧された駆動電圧を出力する駆動電圧出力端子ＶLOUT、液晶パネルを階調表示するための５種類のバイアス電圧を出力する駆動電圧出力端子Ｖ１OUT〜Ｖ５OUT、その他、外部からシステムクロック信号を入力したり内部発振回路でシステムクロック信号を発生する場合にクロックを入力したり外付け抵抗を接続したりするためのクロック端子ＯＳＣ１，ＯＳＣ２、クロック信号を内部で生成する場合に調整抵抗やコンデンサを接続するための接続端子Ｒ１〜Ｒ３、Ｃ１＋…，Ｃ１−…，Ｃ２＋…，Ｃ２−…、マイクロコンピュータ２８からのデータが入力されるデータ入力端子ＤＢ０／ＩＤ，ＤＢ１〜ＤＢ３、シリアル転送データ入力端子ＳＤＡ、レジスタ選択信号、チップ選択信号、書込み制御信号およびシリアルデータ転送ストローブ信号等の制御信号が入力される制御信号入力端子ＲＳ／ＣＳ，Ｅ／ＳＣＬ、リセット信号入力端子ＲＥＳＥＴ、テスト信号入力端子ＴＥＳＴ、マイクロコンピュータ２８とのインターフェースモードをクロック同期シリアルインターフェースと６８系プロセッサに対応する４ビットバスインターフェースとに切り替えるためのモード選択端子ＩＭ１，ＩＭ２等が設けられている。なお、１つの端子に２つの端子記号が示されているものにおいては、インターフェースモードの選択において４ビットバスが選択された場合にはスラッシュ（／）後に示される記号の端子が選択され、シリアル転送が選択された場合にはスラッシュ（／）前に示される記号の端子が選択されるようになっている。
【００３２】
この実施例では、上記の外部接続端子のうち、コモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８とセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０は半導体チップ３の一方（図３の右側）の長辺部に沿って設けられている。更に、左側（図３の上方）の短辺部にはチップ内部において内部の回路に接続されていないダミー端子Ｄｕｍｍｙ１，Ｄｕｍｍｙ９〜Ｄｕｍｍｙ２７が辺全体に亘って設けられている。また、右側（図３の下方）の短辺部にはダミー端子Ｄｕｍｍｙ２〜Ｄｕｍｍｙ８と、電源端子Ｖｃｃ…，ＧＮＤ…や、液晶駆動電圧入力端子ＶLCD…等が設けられている。また、他方（図２の左側）の長辺部には、データ入力端子ＤＢ０／ＩＤ，ＤＢ１〜ＤＢ３，ＳＤＡ、制御信号入力端子ＲＳ／ＣＳ，Ｅ／ＳＣＬ、リセット信号入力端子ＲＥＳＥＴ、テスト信号入力端子ＴＥＳＴ、モード選択信号ＩＭ１，ＩＭ２、クロック関連の端子ＯＳＣ１，ＯＳＣ２，Ｒ１〜Ｒ３、Ｃ１＋…，Ｃ１−…，Ｃ２＋…，Ｃ２−…、並びに、電源端子Ｖｃｃ…，ＧＮＤ…や電圧出力端子ＶLOUT，Ｖ１OUT〜Ｖ５OUT等が設けられている。電源端子ＶＣＣ…，ＧＮＤ…は、プリント基板５０側の長辺部にも短辺部にも設けられており、何れか一方に供給されれば良いように構成されている。
【００３３】
図４には、実施例の半導体チップ３に設けられたダミー端子Ｄｕｍｍｙｎとその保護ダイオードＤ１，Ｄ２の構成図を示す。同図（ａ）はその等価回路図、（ｂ）は半導体チップの断面図である。
【００３４】
同図（ａ）に示すように、上記のダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７には、それぞれ液晶駆動電圧端子（第１定電圧端子）ＶLCDとグランド電位（０Ｖ）が印加される電源端子（第２定電圧端子）ＧＮＤとの間に通常時に逆バイアス電圧が印加されるように保護ダイオードＤ１，Ｄ２がそれぞれ逆方向接続されている。
【００３５】
ダミー端子Ｄｕｍｍｙｎの電極パッドは、図４（ｂ）において比較的大きな面積に形成された第１層アルミ電極３８ｇと第２層アルミ電極３９とからなる部分であり、その上には圧着接続用の金属バンプ４０が形成される。
【００３６】
保護ダイオードＤ１，Ｄ２は、公知のＣＭＯＳ集積回路製造技術によって構成可能な構造となっている。すなわち、液晶駆動電圧端子ＶLCD側に接続される保護ダイオードＤ１は、例えばｐ型半導体３０上にｎ型ウエル領域３１を形成し、そのほぼ中央に形成されたｐ型拡散領域３３とその周りを囲むように形成されたｎ型拡散領域３４とから構成される。そして、ｐ型拡散領域３３に接続されるように形成された第１層アルミ電極３８ｂをダミー端子Ｄｕｍｍｙｎのパッド部の第１層アルミ電極３８ｇに接続する一方、ｎ型拡散領域３４に接続されるように形成された第１層アルミ電極３８ａを液晶駆動電圧出力端子ＶLCDに電気的に接続して構成される。
【００３７】
もう一方の保護ダイオードＤ２は、例えばｐ型半導体３０上に形成されたｎ型拡散領域３６とその周りを囲むように形成されたｐ型拡散領域３７とから構成される。そして、ｎ型拡散領域３８に接続されるように形成された第１層アルミ電極３８ｅをダミー端子Ｄｕｍｍｙｎのパッド部の第１層アルミ電極３８ｇに接続する一方、ｐ型拡散領域３７は基板３０のグランド電位に電気的に接続されてなる。
【００３８】
なお、上記の保護ダイオードＤ１，Ｄ２…は、連続的に形成されるダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７の列に対して交差する方向に並ぶように配置することで、隣接するダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７の間隔を大きくすることなく形成することが出来る。
【００３９】
図５は、液晶パネルに半導体チップ３が実装されている概略構造を示す斜視図である。
【００４０】
液晶ディスプレイ（液晶パネル）６は、前面側に配設される表示画面大の透明基板６１と、ＩＴＯ配線され半導体チップ３が実装される張出し部６２Ａを備えた裏側の透明基板６２と、一対の透明基板６１，６２に挟持されシール材６３の内側に封入された液晶と、その他、透明基板６２の裏側に設けられた反射板や各透明基板６１，６２の内側に設けられた偏光膜などを備えて構成される。
【００４１】
表側の透明基板６１の内側面には、ＩＴＯ配線によりなる複数本のコモン電極が横方向にストライプ状に形成されている。後方の透明基板６２は、液晶を挟持している部分にＩＴＯ配線によりなる複数本のセグメント電極が縦方向にストライプ状に形成されると共に、張出し部分６２Ａには上記コモン電極とセグメント電極から半導体チップ３まで導くＩＴＯ等の引出し線が形成されている。また、１対の透明基板６１，６２の間には、例えば表示部の側方で透明基板６１側のコモン電極と透明基板６２側の引出し線とを電気的に接続する導電部材７３…（図６）が設けられている。
【００４２】
図５に示されるように、この実施例において、液晶コントローラドライバ３１を搭載した半導体チップ３は、透明基板６２の張出し部６２ＡにＣＯＧ実装される。そして、液晶表示ユニット（液晶モジュール：ＬＣＭ）が構成される。液晶ディスプレイ６のコモン電極およびセグメント電極は、透明基板６２上に設けられたＩＴＯ配線を介して半導体チップ３に電気的に接続される。また、半導体チップ３とプリント基板２上に配設されたマイクロコンピュータ２８等との接続は、透明基板６２上のＩＴＯ配線とプリント配線ケーブル５０等を介して行われる。
【００４３】
図６〜図８には、半導体チップ３が実装される表示パネルの配線パターンの第１例〜第３例の平面図をそれぞれ示す。
【００４４】
図６に示す配線パターンは、相対的に透明基板６２の面積を大きくとれる場合のものである。この配線パターンにおいては、コモン電極ＣＯＭ…につながる引出し線７１…は、半導体チップ３の長辺部からチップ外方に延設され表示画面の左側をコの字状に曲げられ迂回して液晶画面横の導電部材７３に接続されるように形成されている。セグメント電極ＳＥＧ…の引出し線７２…は、チップ長辺部分のセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０からチップ外方に延設され且つ適宜広げられてセグメント電極ＳＥＧに接続されている。制御信号やデータ信号および電源等が印加される引出し線７４…，７５…は他方のチップ長辺部からそのまま外方に延設されている。なお、電源等が印加される引出し線７５…は低抵抗にするため幅が広めに形成されている。
【００４５】
この実施例では、ダミー端子Ｄｕｍｍｙ…は、基板６２の対応する位置に形成され電気的にフローティングのダミー電極に、バンプを介して固着される。
【００４６】
図７に示す配線パターンは、引出し線が設けられる透明基板６２の面積が比較的小さくて済む配線パターンである。
【００４７】
この配線パターンにおいて、コモン電極ＣＯＭ…につながる引出し線は、半導体チップ３と重なる範囲に配設されたＬ字状の引出し線８２…と、チップ短辺部から外方に延設され表示画面の左側を迂回して導電部材７３に接続されるコの字状の引出し線８１とから構成される。この実施例では、引出し線８２のピッチは上記チップ短辺部のダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７のピッチと同じになるように形成されており、このダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２７は対応する引出し線８２の端部に金属バンプを介して固着されている。これによって、チップの基板に対する固定力が高くされる。
【００４８】
一方、セグメント電極ＳＥＧ…の引出し線８３…は、チップ長辺部分のセグメント駆動電圧出力端子ＳＥＧ１〜ＳＥＧ８０からチップ外方に延設され且つ適宜広げられてセグメント電極ＳＥＧに接続されている。
【００４９】
制御信号やデータ信号が入出力される引出し線８５…，８６…は、プリント基板５０側の長辺部から半導体チップ３と重なる範囲に延設されて右短辺部のダミー端子Ｄｕｍｍｙ３〜Ｄｕｍｍｙ７に接続される引出し線８５と、これらダミー端子Ｄｕｍｍｙ３〜Ｄｕｍｍｙ７を介してチップ短辺部から外方に延設されプリント基板５０側に曲げられて透明基板６２の端に到達する引出し線８６とからなる。
【００５０】
電源等が入力される引出し線８７は半導体チップ３の右短辺部に設けられた電源端子ＶＣＣ…，ＧＮＤ…や駆動電圧端子ＶLCDを採用することで、チップ３の右短辺部から外方に延設されプリント基板５０側に曲げられて透明基板６２の端に到達するように設けられている。
【００５１】
上記のように半導体チップ３と重なる範囲に引出し線８２…，８５…を設けた配線パターンとすることで、透明基板６２の張出し部の面積を小さくすることが出来たり、配線（制御線や電源線など）を一側方にまとめてケーブルとの接続を容易にすることが出来る。
【００５２】
図８に示す配線パターンは、液晶部のコモン電極の引出し線を左右から引き出すようにした配線パターンである。
【００５３】
この配線パターンは、先ず、チップ３と重なる範囲に設けられた２経路の引出し線９３，９４が、半導体チップ３のコモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８の１部分が左側短辺部のダミー端子Ｄｕｍｍｙ１０〜Ｄｕｍｍｙ２１の下方を通過し、残り部分が右側短辺部のダミー端子Ｄｕｍｍｙ３〜Ｄｕｍｍｙ７の下方を通過して表示部の両側にコの字状に形成された引出し線９１，９２に接続され、半導体チップ３のコモン駆動電圧出力端子ＣＯＭ１〜ＣＯＭ１８と透明基板６１のコモン電極ＣＯＭ…とが導電部材７３を介して電気的に接続されている。
【００５４】
セグメント電極ＳＥＧ…からの引出し線９５は図７の配線パターンと同様のパターン、制御信号や電源等が印加される引出し線７４…，７５…は図６の配線パターンと同様のパターンである。
【００５５】
以上のように、この実施例の半導体チップ３によれば、チップ下方に配線パターンを形成することが可能となるため、１チップで多様な配線パターンに対応することが出来る。従って、色々な配線パターンで多種多様な形状の液晶表示ユニットを製造する場合でも、半導体チップ３の回路レイアウトや電極配置を設計変更することなく同一のチップを用い配線パターンの変更で対応可能となり、半導体チップ３の設計コストの低減により、多種多様な形状の液晶表示ユニットを廉価に製造できる。そして、例えば、この液晶表示ユニットを携帯電話器に適用することで、多種多様で小型軽量な携帯電話器を低コストで開発することが出来る。
【００５６】
また、上記実施例の半導体チップ３は、短辺部分にダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７が設けられているで、ＣＯＧ実装における半導体チップ３と透明基板６２との固着強度を低下させない。
【００５７】
更に、上記ダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７に保護ダイオードＤ１，Ｄ２が接続されて静電破壊対策が施されているので、透明基板６２の引出し線をチップ３と重なる範囲に形成し、この引出し線にダミー端子Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７を電気的に接続させても静電破壊を起こすことがないとともに、制御信号線や電源配線の引出し線もダミー端子の下方を通して形成することができるため透明基板６２の張出し部６２Ａの面積をさらに小さくすることが出来るという効果が得られる。
【００５８】
また、電源端子Ｖｃｃ…，ＧＮＤ…を半導体チップ３の短辺部分にも設けたことから、電源電圧を供給する配線がチップの左右から引き出される配線パターン（例えば図７の配線パターン）が可能となるので、半導体チップ３より接続ケーブル５０側に必要だった配線用のスペースを不要とすることが可能となり、透明基板６２の張出し部６２Ａの面積を更に小さくすることが可能となる。
【００５９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６０】
例えば、液晶駆動用の半導体チップ３に設けられている各種制御信号入力端子や電源等が印加される端子の種類や数などは、上記実施例（図３）のものに制限されず、半導体チップ３の機能に応じて適宜変更可能である。
【００６１】
また、セグメント電極やコモン電極に接続される引出し線の配線パターンも、図６〜図８に示したものはその一例であり、もっと多種多様なパターンに形成することも可能である。
【００６２】
また、実施例では、透明基板に半導体チップをＣＯＧ実装する場合についてのみ説明したが、ＣＯＢ（Chip On Board）実装やＣＯＦ（Chip On Film）実装などにおいても同様の効果を得ることが出来るし、ＴＣＰ（Tape Carrier Package）などの実装方法においても同様に適用可能である。
【００６３】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話器の液晶表示装置（液晶表示ユニット）について説明したがこの発明はそれに限定されるものでなく、液晶表示装置を備えた携帯型の電子機器に有効に利用することが出来るし、また、携帯型の電子機器に限られず、大きな液晶パネルなどに広く利用することができる。
【００６４】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００６５】
すなわち、本発明に従うと、１チップで、多種多様な配線パターンに適用できる安価な液晶駆動用半導体集積回路を実現できるという効果がある。
【００６６】
更に、小型で表示部が多種多様な液晶表示ユニットを廉価に製造できるという効果がある。
【図面の簡単な説明】
【図１】本発明を適用して好適な実施例の半導体チップを適用した携帯電話器の全体構成を示すブロック図である。
【図２】実施例の携帯電話器の液晶コントローラの全体構成の１例を示すブロック図である。
【図３】本発明を適用して好適な半導体チップのパッド部の配置の１実施例を示す平面図である。
【図４】実施例の半導体チップに設けられたダミーパッドとその保護ダイオードの構成を示すもので、（ａ）はその等価回路図、（ｂ）は半導体チップの断面図である。
【図５】半導体チップが実装された液晶表示モジュールの概略構造を示す斜視図である。
【図６】実施例の半導体チップが実装される表示パネルの配線パターンの第１例を示す平面図である。
【図７】実施例の半導体チップが実装される表示パネルの配線パターンの第２例を示す平面図である。
【図８】実施例の半導体チップが実装される表示パネルの配線パターンの第３例を示す平面図である。
【符号の説明】
１ 携帯電話器
３ 半導体チップ
６ 液晶ディスプレイ（液晶パネル）
３１ 液晶コントローラドライバ
３９ 電極パッド
４０ 金属バンプ
５０ 配線フィルム
６１ 透明基板（表側）
６２ 透明基板（裏側）
７１，８１，９１，９２ コモン電極の引出し線
７２，８３，９５ セグメント電極の引出し線
８２，８５，９３，９４ ダミー端子に接続される引出し線
ＣＯＭ コモン電極
ＳＥＧ セグメント電極
Ｄｕｍｍｙ１〜Ｄｕｍｍｙ２７ ダミー端子
ＣＯＭ１〜ＣＯＭ１８ コモン端子
ＳＥＧ１〜ＳＥＧ８０ セグメント端子
Ｄ１，Ｄ２ 保護ダイオード
Ｖｃｃ 電源端子
ＶLCD 液晶駆動電圧
ＧＮＤ グランド端子
Claims (6)
- 液晶パネルの電極を駆動する半導体チップにおいて、
前記半導体チップの内部回路に前記半導体チップ内部では接続されていないダミー端子と、
前記ダミー端子を静電破壊から守る保護手段と、
前記液晶パネルの電極に印加する電圧を出力する出力端子とを有し、
前記出力端子は、前記半導体チップの外部の配線と前記ダミー端子とを介して前記液晶パネルの電極と接続される半導体チップ。 - 請求項１において、
第１電位を受ける第１端子と、
前記第１電位よりも低い第２電位を受ける第２端子とを有し、
前記保護手段は、一端を前記第１端子に接続され、他端を前記ダミー端子に接続される第１保護手段と、一端を前記第２端子に接続され、他端を前記ダミー端子に接続される第２保護手段とからなり、
前記保護手段は、ＰＮ接合により形成されるダイオードである半導体チップ。 - 請求項１または請求項２において、
マイクロコンピュータより送信される信号を受ける入力端子をさらに有し、
前記入力端子は、前記半導体チップの外部の配線と前記ダミー端子とを介して前記マイクロコンピュータが配設される基板上の配線と接続される半導体チップ。 - 液晶パネルの電極を駆動する半導体チップにおいて、
前記半導体チップの内部回路に前記半導体チップ内部では接続されていないダミー端子と、
前記複数のダミー端子を静電破壊から守る保護手段と、
第１電位を受ける第１端子と、
前記第１電位よりも低い第２電位を受ける第２端子とを有し、
前記保護手段は、一端を前記第１端子に接続され、他端を前記ダミー端子に接続される第１保護手段と、一端を前記第２端子に接続され、他端を前記ダミー端子に接続される第２保護手段とからなり、
前記保護手段は、ＰＮ接合により形成されるダイオードであり、
前記ダミー端子を複数個有し、
前記複数のダミー端子は、前記半導体チップの第１辺に、前記第１辺が延在する第１方向に沿って配置され、
前記複数のダミー端子のそれぞれに接続される前記第１保護手段と前記第２保護手段とは、接続されるダミー端子を挟んで前記第１方向と交差する方向に配列される半導体チップ。 - 液晶パネルの電極を駆動する半導体チップにおいて、
前記半導体チップの内部回路に前記半導体チップ内部では接続されていないダミー端子と、
前記ダミー端子を静電破壊から守る保護手段と、
前記液晶パネルの電極に接続され、前記液晶パネルに印加する電圧を出力する出力端子とを有し、
前記半導体チップは、矩形状を有し、
前記出力端子は、前記半導体チップの一辺に沿って配置され、
前記ダミー端子は、前記出力端子が配置された一辺と異なる辺に沿って配置され、
前記出力端子は、前記半導体チップの外部の配線と前記ダミー端子とを介して前記液晶 パネルの電極に前記電圧を印加することを特徴とする半導体チップ。 - 請求項５において、
前記出力端子は前記半導体チップの長辺に沿って配置され、前記ダミー端子は前記半導体チップの短辺に沿って配置されることを特徴とする半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26803199A JP4034915B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体チップおよび液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26803199A JP4034915B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体チップおよび液晶表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007250357A Division JP4614244B2 (ja) | 2007-09-27 | 2007-09-27 | 液晶表示装置用半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001094053A JP2001094053A (ja) | 2001-04-06 |
| JP2001094053A5 JP2001094053A5 (ja) | 2005-06-30 |
| JP4034915B2 true JP4034915B2 (ja) | 2008-01-16 |
Family
ID=17452929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26803199A Expired - Fee Related JP4034915B2 (ja) | 1999-09-22 | 1999-09-22 | 半導体チップおよび液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4034915B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3744450B2 (ja) | 2001-05-09 | 2006-02-08 | セイコーエプソン株式会社 | 電気光学装置、駆動用ｉｃ及び電子機器 |
| TWI302625B (en) | 2003-06-26 | 2008-11-01 | Au Optronics Corp | Polysilicon thin film transistor liquid crystal display having a plurality of common voltage drivers |
| KR101022278B1 (ko) * | 2003-12-15 | 2011-03-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| KR101051013B1 (ko) * | 2003-12-16 | 2011-07-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| JP4561145B2 (ja) * | 2004-03-29 | 2010-10-13 | カシオ計算機株式会社 | 表示制御装置及び表示制御方法 |
| JP2006106132A (ja) * | 2004-09-30 | 2006-04-20 | Sharp Corp | 表示駆動回路および表示装置 |
| KR100685412B1 (ko) | 2004-11-04 | 2007-02-22 | 삼성에스디아이 주식회사 | 여분의 배선 또는 패드를 가지는 인쇄회로기판 및가요성인쇄회로기판 |
| JP4274108B2 (ja) * | 2004-11-12 | 2009-06-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR20060104088A (ko) * | 2005-03-29 | 2006-10-09 | 삼성전자주식회사 | 표시 장치의 회로 기판 및 이를 포함하는 표시 장치 |
| JP2007012938A (ja) * | 2005-06-30 | 2007-01-18 | Seiko Epson Corp | 集積回路装置 |
| JP4910319B2 (ja) * | 2005-07-06 | 2012-04-04 | セイコーエプソン株式会社 | インターフェース回路を内蔵した集積回路装置及び電子機器 |
| JP4946000B2 (ja) * | 2005-10-24 | 2012-06-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4945999B2 (ja) * | 2005-10-24 | 2012-06-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4945998B2 (ja) * | 2005-10-24 | 2012-06-06 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| JP4820683B2 (ja) * | 2006-04-28 | 2011-11-24 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置と半導体装置の絶縁破壊防止方法 |
| JP5405283B2 (ja) * | 2009-12-10 | 2014-02-05 | シャープ株式会社 | 半導体装置およびその電力供給方法 |
-
1999
- 1999-09-22 JP JP26803199A patent/JP4034915B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094053A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4034915B2 (ja) | 半導体チップおよび液晶表示装置 | |
| CN107247373B (zh) | 显示面板和显示装置 | |
| US7876414B2 (en) | Liquid crystal display device, method for fabricating the same, and portable telephone using the same | |
| JP3696512B2 (ja) | 表示素子駆動装置およびそれを用いた表示装置 | |
| US7557890B2 (en) | Liquid crystal display mounted with IC tag and method for manufacturing the same | |
| TWI274936B (en) | Display device | |
| US6657696B2 (en) | Flexible substrate, electro-optical device and electronic equipment | |
| KR20070010288A (ko) | 디스플레이 드라이버 집적회로 장치와 필름 및 이들을포함하는 모듈 | |
| CN116047820B (zh) | 阵列基板、显示面板及显示装置 | |
| US20070081117A1 (en) | Display device and a circuit thereon | |
| CN100354730C (zh) | 柔性基板、电光装置和电子装置 | |
| CN112992879A (zh) | 阵列基板、背光模组及显示面板 | |
| JP4614244B2 (ja) | 液晶表示装置用半導体装置 | |
| US20190004358A1 (en) | Array substrate, liquid crystal panel, and liquid crystal display | |
| CN112306273A (zh) | 触控显示屏和移动终端 | |
| JP3779083B2 (ja) | 半導体回路基板 | |
| JP4737870B2 (ja) | 液晶表示装置 | |
| CN114660860A (zh) | 显示面板及显示设备 | |
| JP2994163B2 (ja) | 平面型表示装置 | |
| CN115701309A (zh) | 显示基板及显示装置 | |
| JP3548682B2 (ja) | 半導体チップおよびそれを備えるテープキャリアパッケージ | |
| CN111752053A (zh) | 屏幕模组和电子设备 | |
| CN1988140A (zh) | 焊垫以及显示面板 | |
| JPH07263485A (ja) | Ｉｃチップおよびそれと基板との接続構造 | |
| CN218100580U (zh) | 显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041013 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070427 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070927 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |