JP4910319B2 - インターフェース回路を内蔵した集積回路装置及び電子機器 - Google Patents
インターフェース回路を内蔵した集積回路装置及び電子機器 Download PDFInfo
- Publication number
- JP4910319B2 JP4910319B2 JP2005197930A JP2005197930A JP4910319B2 JP 4910319 B2 JP4910319 B2 JP 4910319B2 JP 2005197930 A JP2005197930 A JP 2005197930A JP 2005197930 A JP2005197930 A JP 2005197930A JP 4910319 B2 JP4910319 B2 JP 4910319B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- power supply
- differential signal
- pad
- input pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 30
- 239000000523 sample Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 13
- 239000002356 single layer Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 19
- 239000010410 layer Substances 0.000 description 18
- 239000002184 metal Substances 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 14
- 238000005259 measurement Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011295 pitch Substances 0.000 description 7
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 229910052755 nonmetal Inorganic materials 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6638—Differential pair signal lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01037—Rubidium [Rb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01066—Dysprosium [Dy]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1905—Shape
- H01L2924/19051—Impedance matching structure [e.g. balun]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1(A)は、表示ドライバ20(広義には集積回路装置)が実装された表示パネル10を示す。本実施形態では、表示ドライバ20や、表示ドライバ20が実装された表示パネル10を小型電子機器(図示せず)に搭載することができる。小型電子機器には例えば携帯電話、PDA、表示パネルを有するデジタル音楽プレーヤー等がある。表示パネル10は例えばガラス基板10A上に複数の表示画素が形成される。その表示画素に対応して、Y方向に伸びる複数のデータ線(図示せず)及びX方向に伸びる走査線(図示せず)が表示パネル10に形成される。本実施形態の表示パネル10に形成される表示画素は液晶素子であるが、これに限定されず、EL(Electro-Luminescence)素子等の発光素子であってもよい。また、表示画素はトランジスタ等を伴うアクティブ型であっても、トランジスタ等を伴わないパッシブ型であっても良い。例えば、表示領域12にアクティブ型が適用された場合、液晶画素はアモルファスTFTであっても良いし、低温ポリシリコンTFTであっても良い。
図4は、高速シリアルインターフェース50及びそれに対応する入力パッド領域30の拡大平面図である。高速シリアルインターフェース回路50には、表示ドライバ20の長辺ILの中央領域にバイアス回路60が設けられ、例えばバイアス回路60の両側に2つずつ、計4つの第1〜第4の受信回路62,64,66,68が設けられている。第1〜第4の受信回路62〜68には、バイアス回路60より定電圧が供給される。
図4に示す第1〜第4の受信回路62〜68の各々は、図7に示すように、DP信号線134とDM信号線136が接続された差動コンパレータ130を有し、DM信号線134及びDP信号線136間には終端抵抗132を有する。この終端抵抗132は、例えば規格上100Ωの絶対値精度が求められる。終端抵抗とは、配線の終端に取り付けられる抵抗であって、終端での信号の反射(不要反射)を防止して、信号波形の乱れを防止するものである。つまり、終端抵抗は、信号源インピーダンスと負荷インピーダンスとのマッチングを行うものである。
図7を用いて、四端子法による例えば第1の受信回路60の終端抵抗132の測定方法について説明する。第1の受信回路60のための4つのバンプ80〜86に第1〜第4のプローブ針200〜203の各1本をそれぞれを接触させる。第1,第4のプローブ針200,203には電流源210が接続される。電流源210からの電流Aは、第4のプローブ針203→パッド86→パッド84→DP配線134→終端抵抗132→DM配線136→バンプ82→バンプ80→第1のプローブ針200へと流れる。このとき、終端抵抗132での降下電圧Vが、パッド82,84及び第2,第3のプローブ針201,202介して電圧計220にて計測される。よって、終端抵抗132の抵抗値R=V/Aにより求められる。特に、電流Aを実動作時と同じ3mA程度に設定して、終端抵抗132の抵抗値を精度よく測定できる。
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書または図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えることができる。
Claims (11)
- 入力パッド領域と、
前記入力パッド領域から入力される少なくとも一対の差動信号を受信する少なくとも一つの受信回路を備えたインターフェース回路と、
を有し、
前記入力パッド領域は、前記少なくとも一対の差動信号が入力される差動信号入力領域と第1及び第2の電源入力領域とを含み、
前記インターフェース回路の一辺に沿った方向にて、前記差動信号入力領域を挟んで前記第1及び第2の電源入力領域が配置され、
前記差動信号入力領域には、前記少なくとも一対の差動信号の一方が入力される第1差動信号入力パッドと、前記少なくとも一対の差動信号の他方が入力される第2差動信号入力パッドと、を含み、
前記インターフェース回路は、前記第1差動信号入力パッド及び前記第2差動信号入力パッドに接続される終端抵抗を含み、
前記終端抵抗は、
互いに並列接続された第1〜第N(Nは2以上の整数)の抵抗素子と、
各々が、前記第1〜第Nの抵抗素子のうちのn(1≦n<N)個の各々とそれぞれ直列接続された第1〜第nの切断素子と、
を含むことを特徴とする集積回路装置。 - 請求項1において、
前記集積回路装置は短辺と長辺とを有する矩形であり、
前記インターフェース回路の一辺に沿った方向は、前記集積回路装置の前記長辺と平行であることを特徴とする集積回路装置。 - 請求項1または2において、
前記第1及び第2の電源入力領域の各々に、第1電源電圧が入力される第1電源電圧入力パッドと、前記第1電源電圧よりも高い第2電源電圧が入力される第2電源電圧入力パッドとが設けられていることを特徴とする集積回路装置。 - 請求項3において、
前記第1及び第2の電源入力領域の各々では、前記第1電源電圧入力パッドが前記第2電源電圧入力パッドよりも前記差動信号入力領域に近づけて配置されていることを特徴とする集積回路装置。 - 請求項1または2において、
前記入力パッド領域には、前記第1及び第2差動信号入力パッドをそれぞれ備えた複数の差動信号領域が設けられ、
前記インターフェース回路の一辺に沿った方向にて、前記複数の差動信号領域の各一つを挟んで、前記第1の電源入力領域及び前記第2の電源入力領域が配置され、
前記インターフェース回路の一辺に沿った方向の両端部に位置する前記第1または第2の電源入力領域には、第1電源電圧が入力される第1電源入力パッドと、前記第1電源電圧よりも高い第2電源電圧が入力される第2電源入力パッドとが設けられ、2つの前記差動信号領域間に位置する前記第1または第2の電源入力領域には、少なくとも前記第1電源入力パッドが設けられていることを特徴とする集積回路装置。 - 請求項5において、
前記第1差動信号入力パッド、前記第2差動信号入力パッド、前記第1電源電圧入力パッド及び前記第2電源電圧入力パッドの各々は、2本のプローブ針の各1本が接触される互いに導通された第1パッド及び第2パッドを有することを特徴とする集積回路装置。 - 請求項6において、
前記第1パッド及び前記第2パッドの各々には、バンプが形成されていることを特徴とする集積回路装置。 - 請求項3乃至7のいずれかに記載の集積回路装置と、
前記集積回路装置が搭載される基板と、
を有し、
前記基板は、前記集積回路装置の前記入力パッド領域に配置された前記第1差動信号入力パッド、前記第2差動信号入力パッド、前記第1電源電圧入力パッド及び前記第2電源電圧入力パッドの配置順序と順番で配列された単層の信号パターンを有することを特徴とする電子機器。 - 請求項8に記載の集積回路装置と、
前記集積回路装置が前記バンプを介して面実装される基板と、
を有し、
前記基板は、前記集積回路装置の前記入力パッド領域に配置された前記第1差動信号入力パッド、前記第2差動信号入力パッド、前記第1電源電圧入力パッド及び前記第2電源電圧入力パッドの配置順序と順番で配列された単層の信号パターンを有することを特徴とする電子機器。 - 請求項8または9において、
前記基板は、前記単層の信号パターンを有するガラス基板であることを特徴とする電子機器。 - 請求項8乃至10のいずれかにおいて、
前記基板は、前記単層の信号パターンに接続されるフレキシブル回路基板をさらに有することを特徴とする電子機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197930A JP4910319B2 (ja) | 2005-07-06 | 2005-07-06 | インターフェース回路を内蔵した集積回路装置及び電子機器 |
US11/426,119 US7432732B2 (en) | 2005-07-06 | 2006-06-23 | Integrated circuit device including interface circuit and electronic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005197930A JP4910319B2 (ja) | 2005-07-06 | 2005-07-06 | インターフェース回路を内蔵した集積回路装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007019185A JP2007019185A (ja) | 2007-01-25 |
JP2007019185A5 JP2007019185A5 (ja) | 2008-08-14 |
JP4910319B2 true JP4910319B2 (ja) | 2012-04-04 |
Family
ID=37617753
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005197930A Active JP4910319B2 (ja) | 2005-07-06 | 2005-07-06 | インターフェース回路を内蔵した集積回路装置及び電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7432732B2 (ja) |
JP (1) | JP4910319B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4434288B2 (ja) * | 2008-03-19 | 2010-03-17 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
JP4434289B2 (ja) * | 2008-03-19 | 2010-03-17 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
US7741871B2 (en) * | 2008-03-19 | 2010-06-22 | Seiko Epson Corporation | Integrated circuit device, electro-optical device, and electronic instrument |
JP4544326B2 (ja) * | 2008-03-26 | 2010-09-15 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
JP5151604B2 (ja) * | 2008-03-26 | 2013-02-27 | セイコーエプソン株式会社 | 集積回路装置、電気光学装置及び電子機器 |
KR101728550B1 (ko) * | 2010-11-26 | 2017-04-19 | 엘지이노텍 주식회사 | 전자기간섭 노이즈 저감회로 |
JP6194372B2 (ja) * | 2014-01-22 | 2017-09-06 | アルプス電気株式会社 | センサモジュール、並びに、これに用いるセンサチップ及び処理回路チップ |
TWI724059B (zh) * | 2016-07-08 | 2021-04-11 | 日商半導體能源研究所股份有限公司 | 顯示裝置、顯示模組及電子機器 |
CN112425071A (zh) | 2018-07-20 | 2021-02-26 | 株式会社半导体能源研究所 | 接收电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04118946A (ja) * | 1990-09-10 | 1992-04-20 | Toshiba Corp | 半導体集積回路装置 |
US6002268A (en) * | 1993-01-08 | 1999-12-14 | Dynachip Corporation | FPGA with conductors segmented by active repeaters |
US6625795B1 (en) * | 1998-06-29 | 2003-09-23 | Xilinx, Inc. | Method and apparatus for placement of input-output design objects into a programmable gate array |
JP4034915B2 (ja) * | 1999-09-22 | 2008-01-16 | 株式会社ルネサステクノロジ | 半導体チップおよび液晶表示装置 |
JP2001144091A (ja) | 1999-11-11 | 2001-05-25 | Sanyo Electric Co Ltd | 半導体集積回路 |
JP3858572B2 (ja) | 2000-08-03 | 2006-12-13 | セイコーエプソン株式会社 | 電気光学装置 |
-
2005
- 2005-07-06 JP JP2005197930A patent/JP4910319B2/ja active Active
-
2006
- 2006-06-23 US US11/426,119 patent/US7432732B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US7432732B2 (en) | 2008-10-07 |
JP2007019185A (ja) | 2007-01-25 |
US20070008005A1 (en) | 2007-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4910319B2 (ja) | インターフェース回路を内蔵した集積回路装置及び電子機器 | |
US7609125B2 (en) | System, device and method for reducing cross-talk in differential signal conductor pairs | |
US7277298B2 (en) | Multi-terminal device and printed wiring board | |
US10470296B2 (en) | Printed circuit board, printed wiring board, and differential transmission circuit | |
JPH0341757A (ja) | 厚膜薄膜積層基板およびそれを用いた電子回路装置 | |
US7557646B2 (en) | Semiconductor device with non-intersecting power and ground wiring patterns | |
JP2019106537A (ja) | 半導体パッケージ及びこれを含む半導体モジュール | |
CN114174963A (zh) | 联接至天线的电极结构和包括该电极结构的显示装置 | |
US20110043954A1 (en) | Electrostatic discharge protection structure and electronic device using the same | |
JP4561504B2 (ja) | 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器 | |
JP2007019185A5 (ja) | ||
JP4604887B2 (ja) | バンプを有する集積回路装置及び電子機器 | |
JP5051836B2 (ja) | 半導体装置およびその設計方法 | |
KR102538705B1 (ko) | 반도체 패키지 | |
JP5460616B2 (ja) | 半導体パッケージ | |
CN115032836B (zh) | 显示基板和显示装置 | |
US7375978B2 (en) | Method and apparatus for trace shielding and routing on a substrate | |
CN107360663B (zh) | 可选择对应接地层的电路板结构 | |
TWI421986B (zh) | A semiconductor device and an electronic device using the same | |
US20060237226A1 (en) | Multilayer printed wiring board | |
CN113632051A (zh) | 触摸传感器和用于形成该触摸传感器的曝光掩模 | |
JP2007258718A (ja) | 基板の両面に実装可能な集積回路装置及び電子機器 | |
TWI593323B (zh) | 電路佈局方法以及兩層式印刷電路板 | |
TWI754963B (zh) | 觸控裝置 | |
JP3954415B2 (ja) | 配線用補助パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080625 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080625 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120102 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4910319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150127 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |