JP2007019185A5

JP2007019185A5 -

Info

Publication number: JP2007019185A5
Application number: JP2005197930A
Authority: JP
Filing date: 2005-07-06
Publication date: 2008-08-14
Anticipated expiration: 2025-07-06

Claims

入力パッド領域と、
前記入力パッド領域から入力される少なくとも一対の差動信号を受信する少なくとも一つの受信回路を備えたインターフェース回路と、
を有し、
前記入力パッド領域は、前記少なくとも一対の差動信号が入力される差動信号入力領域と第１及び第２の電源入力領域とを含み、
前記インターフェース回路の一辺に沿った方向にて、前記差動信号入力領域を挟んで前記第１及び第２の電源入力領域が配置されていることを特徴とする集積回路装置。
請求項１において、
前記集積回路装置は短辺と長辺とを有する矩形であり、
前記インターフェース回路の一辺に沿った方向は、前記集積回路装置の前記長辺と平行であることを特徴とする集積回路装置。
請求項１または２において、
前記第１及び第２の電源入力領域の各々に、第１電源電圧が入力される第１電源電圧入力パッドと、前記第１電源電圧よりも高い第２電源電圧が入力される第２電源電圧入力パッドとが設けられていることを特徴とする集積回路装置。
請求項３において、
前記第１及び第２の電源入力領域の各々では、前記第１電源電圧入力パッドが前記第２電源電圧入力パッドよりも前記差動信号入力領域に近づけて配置されていることを特徴とする集積回路装置。
請求項３または４において、
前記差動信号入力領域には、前記少なくとも一対の差動信号の一方が入力される第１差動信号入力パッドと、前記少なくとも一対の差動信号の他方が入力される第２差動信号入力パッドと、を含むことを特徴とする集積回路装置。
請求項１または２において、
前記入力パッド領域には、一対の差動信号が入力される第１及び第２差動信号入力パッドをそれぞれ備えた複数の差動信号領域が設けられ、
前記インターフェース回路の一辺に沿った方向にて、前記複数の差動信号領域の各一つを挟んで、前記第１の電源入力領域及び前記第２の電源入力領域が配置され、
前記インターフェース回路の一辺に沿った方向の両端部に位置する前記第１または第２の電源入力領域には、第１電源電圧が入力される第１電源入力パッドと、前記第１電源電圧よりも高い第２電源電圧が入力される第２電源入力パッドとが設けられ、２つの前記差動信号領域間に位置する前記第１または第２の電源入力領域には、少なくとも前記第１電源入力パッドが設けられていることを特徴とする集積回路装置。
請求項５または６において、
前記第１差動信号入力パッド、前記第２差動信号入力パッド、前記第１電源電圧入力パッド及び前記第２電源電圧入力パッドの各々は、２本のプローブ針の各１本が接触される互いに導通された第１パッド及び第２パッドを有することを特徴とする集積回路装置。
請求項７において、
前記インターフェース回路は、前記前記第１差動信号入力パッド及び前記第２差動信号入力パッドに接続される終端抵抗を有することを特徴とする集積回路装置。
請求項８において、
前記終端抵抗は、
互いに並列接続された第１〜第Ｎ（Ｎは２以上の整数）の抵抗素子と、
各々が、前記第１〜第Ｎの抵抗素子のうちのｎ（１≦ｎ＜Ｎ）個の各々とそれぞれ直列接続された第１〜第ｎの切断素子と、
を含むことを特徴とする集積回路装置。
請求項８において、
前記インターフェース回路は、前記前記第１差動信号入力パッド及び前記第２差動信号入力パッドの一方に接続されるプルダウン抵抗を有することを特徴とする集積回路装置。
請求項８において、
前記インターフェース回路は、前記前記第１差動信号入力パッド及び前記第２差動信号入力パッドの一方に接続されるプルアップ抵抗を有することを特徴とする集積回路装置。
請求項７乃至１１のいずれかにおいて、
前記第１パッド及び前記第２パッドの各々には、バンプが形成されていることを特徴とする集積回路装置。
請求項５乃至１１のいずれかに記載の集積回路装置と、
前記集積回路装置が搭載される基板と、
を有し、
前記基板は、前記集積回路装置の前記入力パッド領域に配置された前記第１差動信号入力パッド、前記第２差動信号入力パッド、前記第１電源電圧入力パッド及び前記第２電源電圧入力パッドの配置順序と順番で配列された単層の信号パターンを有することを特徴とする電子機器。
請求項１２に記載の集積回路装置と、
前記集積回路装置が前記バンプを介して面実装される基板と、
を有し、
前記基板は、前記集積回路装置の前記入力パッド領域に配置された前記第１差動信号入力パッド、前記第２差動信号入力パッド、前記第１電源電圧入力パッド及び前記第２電源電圧入力パッドの配置順序と順番で配列された単層の信号パターンを有することを特徴とする電子機器。
請求項１３または１４において、
前記基板は、前記単層の信号パターンを有するガラス基板であることを特徴とする電子機器。
請求項１３乃至１５のいずれかにおいて、
前記基板は、前記単層の信号パターンに接続されるフレキシブル回路基板をさらに有することを特徴とする電子機器。