JP2008242409A5 - - Google Patents

Claims (13)

1. 互いに絶縁され交差するゲート線とデータ線が形成された基板と、
   前記基板の第１辺に付着され、前記ゲート線を駆動する複数のフィルム−チップ複合体と、
   前記複数のフィルム−チップ複合体のうち二つ以上を連結し、連結された前記複数のフィルム−チップ複合体の信号線をそれぞれ電気的に接続する連結回路基板と、
   前記基板の第２辺に付着され、前記データ線を駆動するデータ駆動部と、を有する表示装置であって、
   前記各フィルム−チップ複合体は、
   前記基板に付着される連結領域を有するフィルムと、
   前記フィルムに実装されたチップと、
   前記フィルム上に形成され前記連結領域に位置するゲートリードと、前記チップと前記ゲートリードを接続するゲート本線と、を含むゲート信号線と、
   前記連結領域に位置する信号リードと、前記信号リードと接続され前記連結領域の外部に延長された信号本線と、前記信号本線に接続された信号パッドと、を含む信号線と、を含むことを特徴とする表示装置。
2. 前記連結回路基板は、
   前記信号パッドに対応する位置に設けられ、前記信号パッドと電気的に接続された基板パッドと、
   前記基板パッドの間を電気的に接続する基板配線と、を含むことを特徴とする、請求項１に記載の表示装置。
3. 前記フィルム−チップ複合体の、前記連結回路基板に接続される前記信号線は複数個であり、
   前記連結回路基板は多層回路基板であることを特徴とする、請求項１または２に記載の表示装置。
4. 前記フィルム−チップ複合体は、
   前記ゲート本線と前記信号本線とを覆い、前記信号パッドと、前記信号リードと、前記ゲートリードと、を露出させる絶縁部材をさらに含むことを特徴とする、請求項１〜３のいずれか１項に記載の表示装置。
5. 前記信号パッドは前記信号本線より幅が広いことを特徴とする、請求項１〜４のいずれか１項に記載の表示装置。
6. 前記信号線は前記チップに接続されていることを特徴とする、請求項１〜５のいずれか１項に記載の表示装置。
7. 前記信号線と前記チップは離隔され、
   前記信号リードは一対設けられ、
   前記ゲートリードは前記一対の信号リードの間に位置することを特徴とする、請求項１〜６のいずれか１項に記載の表示装置。
8. 前記チップは前記信号パッドと前記連結領域の間に位置することを特徴とする、請求項１〜７のいずれか１項に記載の表示装置。
9. 前記信号線は、前記チップと離隔されている第１信号線と、前記チップに接続されている第２信号線と、を含み、
   前記第１信号線の前記信号リードは一対設けられ、
   前記ゲート信号線のゲートリードは前記第１信号線の一対の信号リードの間に位置することを特徴とする、請求項１〜８のいずれか１項に記載の表示装置。
10. 前記フィルム−チップ複合体は、
    前記連結回路基板に連結された連結フィルム−チップ複合体と、
    前記連結回路基板に連結されていない非連結フィルム−チップ複合体と、を含むことを特徴とする、請求項１〜９のいずれか１項に記載の表示装置。
11. 前記基板は、
    前記データ駆動部からの信号を前記フィルム−チップ複合体に伝達する第１連結配線をさらに含むことを特徴とする、請求項１〜１０のいずれか１項に記載の表示装置。
12. 前記フィルム−チップ複合体は、
    前記連結回路基板に連結された連結フィルム−チップ複合体と、前記連結回路基板に連結されていない非連結フィルム−チップ複合体と、を含み、
    前記基板は、
    隣接した前記連結フィルム−チップ複合体と前記非連結フィルム−チップ複合体を接続する第２連結配線と、隣接した前記連結フィルム−チップ複合体の間を接続する第３連結配線と、を含み、
    前記第２連結配線は前記第３基板連結配線と比べてチャンネル数が多いことを特徴とする、請求項１１に記載の表示装置。
13. 前記連結回路基板を通じて共通電圧（Ｖｃｏｍ）、ゲートオン電圧（Ｖｏｎ）、ゲートオフ電圧（Ｖｏｆｆ）、電源電圧（Ｖｄｄ）および接地電圧（Ｖｇｎｄ）のうちの少なくともいずれか一つが伝達されることを特徴とする、請求項１〜１２のいずれか１項に記載の表示装置。