TWI421986B - A semiconductor device and an electronic device using the same - Google Patents

A semiconductor device and an electronic device using the same Download PDF

Info

Publication number
TWI421986B
TWI421986B TW096144130A TW96144130A TWI421986B TW I421986 B TWI421986 B TW I421986B TW 096144130 A TW096144130 A TW 096144130A TW 96144130 A TW96144130 A TW 96144130A TW I421986 B TWI421986 B TW I421986B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
differential
signal
signals
electrodes
Prior art date
Application number
TW096144130A
Other languages
English (en)
Other versions
TW200830501A (en
Inventor
Hirotoshi Usui
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of TW200830501A publication Critical patent/TW200830501A/zh
Application granted granted Critical
Publication of TWI421986B publication Critical patent/TWI421986B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

半導體裝置及使用其之電子機器
本發明係關於一種半導體裝置，尤其係關於處理差動信號之半導體裝置。
多種電子機器中，為了減少鋪設之信號線、或提高雜訊抗性，而運用使用差動信號之資訊之傳送方法。例如，於筆記型個人電腦、摺疊型行動電話終端等中，安裝有操作按鈕等之第1框體與安裝有液晶面板之第2框體間之信號之收發，係使用稱作低電壓差動信號(Low Voltage Differential Signal，以下稱作LVDS)或低振幅差動信號(Reduced Swing Differential Signal，以下稱作RSDS)之差動信號。LVDS及RSDS具有以下特徵，即，不僅可實現高速傳送以及低耗電量，而且因可傳送小振幅之信號而具有優異之EMI(Electromagnetic Interference，電磁干擾)特性。例如，專利文獻1、2中揭示有相關技術。
[專利文獻1]日本專利特開平6－104936號公報[專利文獻2]日本專利特開2000－59443號公報[專利文獻3]日本專利特開2006－49695號公報
當利用差動信號進行信號傳送時，係將取為1或0之數位值轉換成相互為反相之信號對而進行傳送。此處，若信號對之傳送路徑之長度、路徑之寄生電容、寄生阻抗等電性特性存在不均，則會產生信號對之波形失去對稱性、傳送速率下降、或EMI惡化之問題。本發明者認識到，當將差動信號之輸入輸出電路以專利文獻3中所揭示之球狀柵格陣列(BGA，Ball Grid Array)封裝而構成之情形時，會導致差動信號之波形惡化。
本發明係鑒於上述問題而成者，其之一個目的在於提供一種可良好地傳送差動信號之半導體裝置。
本發明之一態樣，係接受差動輸入信號，進行特定之信號處理之後，輸出差動輸出信號之半導體裝置。該半導體裝置之背面具有以矩陣裝配置成m列n行(m、n係整數)之複數個背面電極。將用於差動輸入信號或者差動輸出信號之背面電極，配置於第1、2、m－1、m列或第1、2、n－1、n行。用於成對之差動輸入信號之背面電極對係以相鄰接之方式而配置，且用於成對之差動輸出信號之背面電極對亦係以相鄰接之方式而配置。
根據上述態樣，差動信號之信號對，係經由配置於半導體裝置之最外周及其內側之一周的背面電極而輸入輸出。故而，當於安裝有本半導體裝置之印刷基板形成配線圖案之時，對於差動信號之對，可以幾乎相等之配線長進行引導，從而可良好地傳送差動信號。
某態樣中，用於成對之差動輸入信號之背面電極對、以及用於成對之差動輸出信號之背面電極對，亦可以分別於與半導體裝置之外邊垂直的方向相鄰接之方式而配置。進而，用於成對之差動輸入信號的背面電極對、以及用於成對之差動輸出信號的背面電極對，亦可以具有相同極性之信號相鄰接之方式而配置。
半導體裝置可為長方形，且m≠n。將半導體裝置設為長方形，且適當地配置差動信號之輸入輸出用之背面電極，藉此，可靈活地設定安裝本半導體裝置之印刷基板的形狀、配線圖案。
可將用於差動輸入信號之背面電極之大部分沿長方形之短邊而配置。此情形時，形成於印刷基板上之配線，亦即，連接於用於差動輸入信號之背面電極的配線，並不自與長方形之長邊垂直的方向引出，故而，可較好地用於細長形狀之印刷基板。所謂大部分係指，其一部分亦可沿其他邊配置，大於差動輸入信號之總數的1/2，較好的是大於80%。
而且，亦可將用於差動輸入信號之背面電極之大部分沿長方形之長邊而配置。
某態樣之半導體裝置，可具有引線框架型之球狀柵格陣列構造。半導體裝置中，可具備形成有用於執行特定之信號處理之電路的半導體晶片、以及安裝半導體晶片之基材。基材可含有以矩陣狀設置於半導體晶片之安裝面之背面的複數個背面電極、經由接線而與設於半導體晶片上之電極墊連接之複數個引線電極、及使複數個引線電極連接於複數個背面電極之配線以及通孔。
輸入、差動輸出信號傳送之通孔中、配置於較最外周及其內側之一周的背面電極更位於內周側的通孔，可連接於第2、m－1列或、第2、n－1行之背面電極。半導體裝置可進而具備用於連接背面電極與通孔之配線。
其他態樣之半導體裝置亦可具有晶圓級晶片尺寸封裝型之球狀柵格陣列構造。半導體裝置亦可進而具備形成有用於執行特定之信號處理之電路的半導體晶片、以及安裝半導體晶片之基材。基材亦可包含以矩陣狀設置於半導體晶片之安裝面之背面的複數個背面電極、以及用於使設於半導體晶片之電極墊連接於複數個背面電極的再配線以及接線柱。
半導體裝置亦可包含用於驅動液晶面板之時序控制電路。亦可為，各色之亮度信號以及時脈信號分別作為差動信號輸入，且於實施特定之信號處理之後，將對於外設之液晶驅動器之驅動信號作為差動信號輸出。
本發明之其他態樣係一種電子機器。該電子機器具備：液晶面板，上述半導體裝置，接受來自半導體裝置中所含之時序控制電路的差動信號且驅動液晶面板之驅動器電路，以及至少安裝有半導體裝置之多層印刷基板。輸入至半導體裝置、或者自半導體裝置輸出之輸入、差動輸出信號，藉由形成於基板上之表層的圖案而傳送。
根據上述態樣，差動信號係於印刷基板上之表層傳送，故不經過通孔等傳送，因此，可降低信號路徑之寄生電容、寄生阻抗等，從而實現良好之差動信號之傳送。
本電子機器係可使搭載有鍵盤之第1框體、與搭載有液晶面板之第2框體以可摺疊之方式而連接之電腦，多層印刷基板可配置於第2框體內之液晶面板與第1框體之間。
此情形時，多層印刷基板並不配置於液晶面板之背面，故而可使第2框體實現薄型化。
再者，關於對以上之構成要素之任意組合、本發明之構成要素或表現，於裝置、系統等之間相互更換後所得者，同樣可有效地作為本發明之態樣。
根據本發明之半導體裝置，可良好地傳送差動信號。
以下，參照圖示，對於本發明之較佳的實施形態加以說明。對於各圖示中所示之同一或者同等之構成要素、部件、處理，標註同一符號，適當地省略重複之說明。而且，實施形態並不限定發明，僅為示例，實施形態中所述之所有特徵及其組合未必係體現發明之本質性者。
圖1係自正面透視所觀察到之實施形態之半導體裝置100的形成有電極的背面之平面圖。半導體裝置100接受差動輸入信號IN，實施特定之信號處理之後輸出差動輸出信號OUT。
半導體裝置100之背面具備以矩陣狀配置成m列n行(m、n係整數)之複數個背面電極PAD。以下，將第i列j行之背面電極記作PAD[i、j]。本實施形態中，半導體裝置100係長方形，且m≠n，m＝8，n＝14。較好的是，半導體裝置100係所謂之BGA(Ball Grid Array)封裝，背面電極PAD係球形電極(凸點)。輸入至半導體裝置100、或者自半導體裝置100輸出之信號或電源電壓、接地電壓，係經由背面電極PAD而輸入或輸出。背面電極PAD實際上係圓形，但圖1中簡化顯示成正方形，各正方形之內部表示傳送之信號。
半導體裝置100接受複數個(5個)差動輸入信號IN0~IN4，實施特定之信號處理之後，輸出複數個(10個)差動輸出信號OUT0~OUT9。差動信號之個數僅為示例，該個數可為任意。各差動信號係由以下標P及N區別之互為反相之互補的信號對而構成。例如，第k(k係整數)個差動輸入信號INk包含INkP及INkN，第k個差動輸出信號OUTk包含OUTkP及OUTkN。
本實施形態中，用於差動輸入信號IN0~IN4或者差動輸出信號OUT0~OUT9之背面電極PAD，配置於矩陣之第1列、2、m－1、m列，即第1、2、7、8列，或者，矩陣之第1、2、n－1、n行，即第1、2、13、14行。自其他觀點看，用於傳送差動信號之背面電極PAD係配置於半導體裝置100之最外周及其內側之一周。
進而，用於成對之差動輸入信號INkP、INkN之背面電極PAD之對，係以相鄰接之方式配置。同樣，成對之差動輸出信號OUTkP、OUTkN之背面電極PAD之對，係以相鄰接之方式配置。
圖1中，用於成對之差動輸入信號INk之背面電極PAD之對、用於成對之差動輸出信號OUTk之背面電極PAD之對，係以分別於與半導體裝置100之外邊垂直的方向相鄰接之方式而配置。例如，成對之差動輸入信號INkP、INkN(k＝0~3)，係於與圖1之半導體裝置100的左邊垂直的方向相鄰接而配置；成對之差動輸入信號INkP、INkN(k＝4)，係於與圖1之半導體裝置100之底邊垂直的方向相鄰接而配置。而且，成對之差動輸出信號OUTkP、OUTkN(k＝0~5)，係於與圖1之半導體裝置100之上邊垂直的方向相鄰接而配置；成對之差動輸出信號OUTkP、OUTkN(j＝6~9)，係於與圖1之半導體裝置100之右邊垂直的方向相鄰接而配置。
進而，成對之差動信號中，具有第1極性之信號(圖1中係N)配置於外側，而具有第2極性之信號(圖1中係P)配置於內側。亦即，具有相同極性之信號係以相鄰接之方式配置。換而言之，最外周之背面電極PAD、及其內周之背面電極PAD，分別有極性不同之信號輸入或者輸出。N與P之極性亦可相反。
再者，用於差動輸入信號之背面電極PAD之大部分，係沿長方形之短邊(左邊)而配置。亦即，5根差動輸入信號中之4根差動輸入信號，即4/5，係沿短邊而配置。
圖1之半導體裝置100中，位於矩陣之4個角之背面電極PAD[i，j](此處，i＝1、2、m－1、m且j＝1，2，n－1，n)係用於接地。藉此，可向半導體裝置100內部之半導體晶片供給穩定之接地電位。圖2之其他背面電極PAD可用於接地、或電源電壓VDD。
圖2係表示安裝圖7之半導體裝置100之印刷基板200表層的一部分之圖。印刷基板200具有多層構造，於其表層印刷基板200係藉由焊料而電性以及機械地連接。印刷基板200形成有與半導體裝置100之背面電極PAD連接之焊盤20、以及用於自焊盤20引導信號之圖案配線22。焊盤20與背面電極PAD相應而配置成矩陣狀。再者，圖2之虛線40表示半導體裝置100之安裝位置。
例如，焊盤20a、20b分別與圖1之用於差動輸入信號IN4P、IN4N之背面電極PAD[7，3]、PAD[8，3]連接。其他示例中，焊盤20c、20d分別與圖1之用於差動輸入信號1N2N、IN2P之背面電極PAD[5，1]、PAD[5，2]連接。
本實施形態中，輸入至半導體裝置100、或者自半導體裝置100輸出之差動輸入信號、差動輸出信號，係經由形成於印刷基板200上之表層的圖案配線22，而引導至其他區塊。圖2中，圖案配線22a、22b係分別自焊盤20a、20b引出之配線。同樣，圖案配線22c、22d係分別自焊盤20c、20d引出之配線。用於傳送差動信號之圖案配線22a~22d係鋪設於印刷基板200之表層。圖案配線22a~22d，不移動至其他配線層，而將印刷基板200之表層引導至其他電路區塊。
關於未傳送差動信號之圖案配線，係經由形成於印刷基板200之表層的圖案配線、或形成於未圖示之其他層的圖案配線而引導。例如，焊盤20e、20f分別係用於接地、供給電源之焊盤，接地電位GND及電源電壓VDD係經由連接於焊盤20e、20f之圖案配線22e、22f以及通孔24e、24f而由其他配線層供給。
根據本實施形態之半導體裝置100，用於差動信號之背面電極PAD係配置於矩陣之外周。結果，於安裝有半導體裝置100之印刷基板200，亦可僅於表層形成用於傳送差動信號之圖案配線。若將用於差動信號之背面電極PAD配置於矩陣內部之3≦1≦m－2且3≦j≦n－2之區域，則會受到圖案配線規則之限制，而難以自連接於其背面電極之焊盤20僅經由印刷基板200之表層而引導至預期之位置。若經由通孔而利用其他配線層，則會因非預期之或者多餘之寄生電容、寄生阻抗等而影響差動信號之波形。尤其是，近年來，球狀柵格陣列正趨於狹間距化，故而，逐漸難以自內周之焊盤20僅藉由表層之配線圖案將信號引導至電路中預期之位置。
與此相比，本實施形態之半導體裝置100中，可經由表層之圖案配線將差動信號引導至預期之位置，故而可抑制信號波形之應變，從而良好地傳送差動信號。
而且，藉由將成對之差動信號分配至鄰接之背面電極PAD，可使差動對之配線長相等，從而可提高差動信號之對稱性。
繼而，對於半導體裝置100之具體的內部構成進行說明。圖3係表示圖1之半導體裝置100之側視剖面圖。圖4(a)、(b)係圖3之半導體裝置100之平面圖，分別表示引線框架層62以及配線層66。
半導體裝100具有所謂引線框架型之BGA封裝構造。如圖3所示，半導體裝置100具備半導體晶片50以及基材60。於半導體晶片50，形成有用於執行特定之信號處理的電路。於半導體晶片50之表層，沿外周設置有用於輸入及輸出信號的電極墊52。
基材60具有多層構造，包含引線框架層62、絕緣層64以及配線層66。基材60之正面(上表面)成為半導體晶片50之安裝面，於其背面(下表面)以矩陣狀形成有圖1之背面電極PAD。於引線框架層62形成有引線框架68。引線框架68之一端係經由接線70而與半導體晶片50之電極墊52連接。
引線框架68之另一端延伸至背面電極PAD之特定之位置附近。於絕緣層64設有通孔72，使引線框架68之另一端與形成於配線層66且連接於配線74之背面電極PAD相連接。通孔72配置於複數個背面電極PAD之4個角。
如圖4(b)所示，傳送差動輸入信號IN、差動輸出信號OUT之通孔72中、配置於較最外周及其內側之一周的背面電極PAD更位於內周側的通孔72，與第2、m－1列、或第2、n－1行之背面電極相連接。例如，差動輸出信號OUT0P、OUT1P，係經由通孔72a、72b而導入配線層66，且於配線層66經由配線74a、74b而分別連接於第2列之背面電極PAD[2，7]、PAD[2，8]。
再者，半導體裝置100不僅可由如圖3以及圖4(a)、(b)所示之引線框架型之BGA構成，亦可由晶圓級晶片尺寸封裝(WL－CSP)型之BGA構成。於此情形時，引線框架68形成為再配線，通孔72形成為接線柱(post)。
繼而，對於上述半導體裝置100之應用進行說明。圖1之半導體裝置100，可較好地使用於例如筆記型個人電腦之液晶驅動用之時序控制IC中。
圖5(a)~(d)係表示筆記型個人電腦300之構成之方塊圖。個人電腦300具備搭載有鍵盤、CPU、硬碟裝置(未圖示)等之第1框體310，以及搭載有液晶面板322之第2框體320。第1框體310與第2框體320係藉由鉸鏈構造而連接，且可摺疊。
自第1框體310，經由可撓性電纜330將顯示於液晶面板322之圖像資訊傳送至第2框體320。搭載於第1框體310之LVDS發送電路312對圖像資訊進行並/串轉換，將各色之亮度信號以及時脈信號分別作為差動信號發送至第2框體320側。再者，圖5(b)~(d)僅表示與圖5(a)之部件配置之不同之處，故省略了與圖5(a)共通之一部分部件。
時序控制IC 326，輸入有自LVDS發送電路312輸出之差動信號，實施特定之信號處理之後，將對於外設之液晶驅動器328的驅動信號作為差動信號進行輸出。差動信號之輸出係利用RSDS傳送。液晶驅動器328接受來自時序控制電路326之差動信號，驅動液晶面板322。
時序控制IC 326安裝於多層印刷基板324。圖5(a)~(c)中，多層印刷基板324係配置於第2框體320內，且並非位於液晶面板322之背面，而是位於與液晶面板322之任意邊相鄰接之位置。該多層印刷基板324與圖2之印刷基板200相對應。故而，輸入至為半導體裝置100之時序控制IC 326、或者自時序控制IC 326輸出之差動信號係經由形成於多層印刷基板324表層之圖案配線而傳送，但如圖1所示，亦可藉由將用於輸入輸出時序控制IC 326之差動信號之墊(pad)作為最外周及其一內周之背面電極PAD，而實現時序控制IC 326之差動信號的輸入輸出。結果，可將差動信號之信號對以大致相等之配線長進行引導，故而可實現良好之信號傳送。
而且，如圖1所示，使時序控制IC 326以長方形構成，可使安裝其之多層印刷基板324呈細長形狀。若為細長之多層印刷基板324，則如圖5(a)~(c)所示，可並非安裝於液晶面板322之背面，而是安裝於與液晶面板322鄰接之位置，故而可使第2框體320薄型化。
而且，如圖1所示，將用於差動輸入信號之背面電極PAD配置於半導體裝置100之左方向，而將用於差動輸出信號之背面電極墊PAD配置於半導體裝置100之右方向，藉此，可將信號自LVDS發送電路312傳送至液晶驅動器328而良好地配置。而且，藉由將用於差動輸入信號之背面電極PAD集中地配置於半導體裝置100之短邊，可將多層印刷基板324上之圖案配線自多層印刷基板324之長邊方向引出。結果，可縮短多層印刷基板324之寬度d，從而可容易安裝於狹小之空間。
再者，當複數個液晶驅動器328沿圖5(a)~(c)之液晶面板322之任意一邊設置時，亦可將用於差動輸出信號之背面電極PAD配置於半導體裝置100之長邊。藉此，可容易地向複數個液晶驅動器328供給信號。
而且，如圖5(d)所示，亦可將安裝有時序控制電路326之多層印刷基板324配置於液晶面板322之背面。此情形時，並不會使第2框體320薄型化，而可縮小第2框體320之面積。
以上，已根據實施形態對本發明進行了說明，但實施形態僅說明本發明之原理、應用，而實施形態可於不脫離申請範圍所規定之本發明之思想的範圍內，有多種變形例以及配置之變更。
實施形態中係對半導體裝置100呈長方形時之情形進行說明，但半導體裝置100亦可為正方形。
而且，關於半導體裝置100之應用，係以用於筆記型個人電腦之時序控制IC 326作為示例，但本發明並不限於此，亦可應用於對差動信號進行輸入輸出之多種IC中。
20．．．焊盤
22．．．圖案配線
24．．．通孔
40．．．虛線
50．．．半導體晶片
52．．．電極墊
60．．．基材
62．．．引線框架層
64．．．絕緣層
66．．．配線層
68．．．引線框架
70．．．接線
72．．．通孔
74．．．配線
100．．．半導體裝置
200．．．印刷基板
300．．．個人電腦
310．．．第1框體
312．．．LVDS發送電路
320．．．第2框體
322．．．液晶面板
324．．．多層印刷基板
326．．．時序控制IC
328．．．液晶驅動器
330．．．可撓性電纜
IN．．．差動輸入信號
OUT．．．差動輸出信號
PAD．．．背面電極
圖1係表示實施形態之半導體裝置之形成有電極之背面的平面圖。
圖2係表示安裝有圖1之半導體裝置之印刷基板的表層的一部分之圖。
圖3係表示圖1之半導體裝置之側視剖面圖。
圖4(a)係圖3之半導體裝置100之引線框架層之平面圖。
圖4(b)係圖3之半導體裝置100之配線層之平面圖。
圖5(a)係表示筆記型個人電腦之構成例之方塊圖。
圖5(b)係表示筆記型個人電腦之構成例之方塊圖。
圖5(c)係表示筆記型個人電腦之構成例之方塊圖。
圖5(d)係表示筆記型個人電腦之構成例之方塊圖。
100．．．半導體裝置
GND．．．接地
IN0N~IN4N、IN0P~IN4P．．．差動輸入信號
OUT0N~OUT9N、OUT0P~OUT9P．．．差動輸出信號
PAD．．．背面電極
VDD．．．電源電壓

Claims (8)

  1. 一種半導體裝置，其特徵在於：其係接受差動輸入信號，實施特定之信號處理之後輸出差動輸出信號者，上述半導體裝置，具有引線框架型之球狀柵格陣列構造，且上述半導體裝置具備：時序控制電路，其係用於驅動液晶面板，有各色之亮度信號以及時脈信號分別作為上述差動輸入信號輸入，且實施特定之信號處理之後，將對於外設之液晶驅動器之驅動信號作為差動輸出信號輸出；複數個背面電極，該等係以矩陣狀且成m列n行(m、n係整數)配置於上述半導體裝置之背面；半導體晶片，其係形成有執行上述特定之信號處理之電路；及基材，其係安裝有上述半導體晶片；且上述基材包含：上述複數個背面電極，該等係以矩陣狀設於上述半導體晶片之安裝面之背面；複數個引線電極，該等係經由接線而與設於上述半導體晶片上之電極墊相連接；及配線及通孔，該等係連接上述複數個引線電極與上述複數個背面電極；將用於上述差動輸入信號或者上述差動輸出信號之背面電極，配置於第1、2、m-1、m列或第1、2、n-1、n行； 用於成對之上述差動輸入信號之背面電極對係相鄰接配置，且成對之上述差動輸出信號之背面電極對係相鄰接配置；傳送上述輸入、差動輸出信號之上述通孔中之配置於比最外周之其內側一周的背面電極更內周側之通孔，係經由上述配線而連接於第2、m-1列或第2、n-1行之背面電極。
  2. 如請求項1之半導體裝置，其中用於成對之上述差動輸入信號之背面電極對、及用於成對之上述差動輸出信號之背面電極對，係以分別於與上述半導體裝置之外邊垂直的方向相鄰接之方式配置。
  3. 如請求項2之半導體裝置，其中用於成對之上述差動輸入信號之背面電極對、及用於成對之上述差動輸出信號之背面電極對，係以具有相同極性之信號相鄰接之方式配置。
  4. 如請求項1之半導體裝置，其中上述半導體裝置係長方形，且m≠n。
  5. 如請求項4之半導體裝置，其中將用於上述差動輸入信號之背面電極之大部分係沿上述長方形之短邊配置。
  6. 如請求項4之半導體裝置，其中將用於上述差動輸入信號之背面電極之大部分係沿上述長方形之長邊配置。
  7. 一種電子機器，其特徵在於具備：液晶面板；如請求項1中所述之半導體裝置； 驅動器電路，其係接受來自上述半導體裝置中所含之上述時序控制電路的差動信號，驅動上述液晶面板；及多層印刷基板，其係安裝有上述半導體裝置；且輸入至上述半導體裝置、或者自上述半導體裝置輸出之上述輸入、差動輸出信號，係藉由形成於上述基板上之表層的圖案而傳送。
  8. 如請求項7之電子機器，其中本電子機器係搭載有鍵盤之第1框體、與搭載有上述液晶面板之第2框體以可摺疊之方式連接之電腦；且上述多層印刷基板係配置於上述第2框體內，且設於上述液晶面板與上述第1框體之間。
TW096144130A 2006-11-30 2007-11-21 A semiconductor device and an electronic device using the same TWI421986B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006324871A JP5336700B2 (ja) 2006-11-30 2006-11-30 半導体装置およびそれを用いた電子機器

Publications (2)

Publication Number Publication Date
TW200830501A TW200830501A (en) 2008-07-16
TWI421986B true TWI421986B (zh) 2014-01-01

Family

ID=39474992

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096144130A TWI421986B (zh) 2006-11-30 2007-11-21 A semiconductor device and an electronic device using the same

Country Status (5)

Country Link
US (1) US8188953B2 (zh)
JP (1) JP5336700B2 (zh)
KR (1) KR20080049621A (zh)
CN (1) CN101192394B (zh)
TW (1) TWI421986B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015197543A (ja) * 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器
JP6128046B2 (ja) 2014-03-31 2017-05-17 ソニー株式会社 実装基板および電子機器
JP2015197544A (ja) 2014-03-31 2015-11-09 ソニー株式会社 実装基板および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411359B1 (en) * 1998-04-24 2002-06-25 Hitachi, Ltd. Liquid crystal display device having smaller frame area
US7064738B2 (en) * 2001-03-30 2006-06-20 Hitachi, Ltd. Liquid crystal display device and driving method thereof
US20090127692A1 (en) * 2004-11-01 2009-05-21 Kohichiro Kawate Method of connecting a semiconductor package to a printed wiring board

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0717155Y2 (ja) * 1986-12-04 1995-04-19 日本電気株式会社 Ｌｓｉ用ケ−ス
JPH06104936A (ja) 1992-09-18 1994-04-15 Hitachi Ltd 信号伝送方法と信号伝送回路
JPH10340070A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
JP3417808B2 (ja) * 1997-08-25 2003-06-16 富士通株式会社 Ｌｓｉパッケージの配線構造
JP2000059443A (ja) 1998-08-17 2000-02-25 Matsushita Electric Ind Co Ltd 信号伝送装置
JP2000349192A (ja) * 1999-06-07 2000-12-15 Canon Inc 半導体集積回路およびプリント配線板
JP4783890B2 (ja) * 2000-02-18 2011-09-28 株式会社 日立ディスプレイズ 液晶表示装置
TW527513B (en) * 2000-03-06 2003-04-11 Hitachi Ltd Liquid crystal display device and manufacturing method thereof
TW200408091A (en) * 2001-11-13 2004-05-16 Koninkl Philips Electronics Nv Device for shielding transmission lines from ground or power supply
JP2004117944A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 電子機器および表示制御方法
JP2006049695A (ja) 2004-08-06 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置およびその実装方法
KR101222949B1 (ko) * 2005-09-06 2013-01-17 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411359B1 (en) * 1998-04-24 2002-06-25 Hitachi, Ltd. Liquid crystal display device having smaller frame area
US7064738B2 (en) * 2001-03-30 2006-06-20 Hitachi, Ltd. Liquid crystal display device and driving method thereof
US20090127692A1 (en) * 2004-11-01 2009-05-21 Kohichiro Kawate Method of connecting a semiconductor package to a printed wiring board

Also Published As

Publication number Publication date
US8188953B2 (en) 2012-05-29
US20080129363A1 (en) 2008-06-05
TW200830501A (en) 2008-07-16
JP2008140938A (ja) 2008-06-19
CN101192394B (zh) 2013-05-08
KR20080049621A (ko) 2008-06-04
JP5336700B2 (ja) 2013-11-06
CN101192394A (zh) 2008-06-04

Similar Documents

Publication Publication Date Title
US11164497B2 (en) Display device
CN108389869B (zh) 柔性显示面板
CN107170366B (zh) 显示面板和显示装置
JP3696512B2 (ja) 表示素子駆動装置およびそれを用いた表示装置
CN109300921B (zh) 阵列基板及显示面板
CN113076028A (zh) 显示面板以及电子设备
TWI706191B (zh) 顯示面板
KR20200052485A (ko) 터치 센서 및 표시 장치
JP2010140041A (ja) 信号伝送時のｒｃ効果を軽減する表示パネル及び関連製作方法
TWI393947B (zh) 顯示裝置
WO2022109874A1 (zh) 显示面板和显示装置
TWI421986B (zh) A semiconductor device and an electronic device using the same
US20190041685A1 (en) Semiconductor device and display device
JP2007067377A (ja) 基板の両面に実装可能な集積回路装置及び電子機器
US6864941B2 (en) Display apparatus characterized by wiring structure
US20230186843A1 (en) Display panel and display device
JP4561504B2 (ja) 終端抵抗を備えたインターフェース回路並びにそれを内蔵した集積回路装置及び電子機器
KR101602332B1 (ko) 액정표시장치 및 그 제조방법
KR20060125450A (ko) 구동회로필름 및 이를 갖는 액정표시장치
TWI381502B (zh) 平面顯示器與晶片接合墊
JP2007258718A (ja) 基板の両面に実装可能な集積回路装置及び電子機器
JP2013161959A (ja) 半導体集積回路および電子機器
TW201841109A (zh) 觸控顯示整合驅動電路以及使用其之觸控顯示裝置
TWI796942B (zh) 驅動器積體電路
KR102530493B1 (ko) 디스플레이 장치 및 그의 구동 방법