JP3895199B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3895199B2 JP3895199B2 JP2002063809A JP2002063809A JP3895199B2 JP 3895199 B2 JP3895199 B2 JP 3895199B2 JP 2002063809 A JP2002063809 A JP 2002063809A JP 2002063809 A JP2002063809 A JP 2002063809A JP 3895199 B2 JP3895199 B2 JP 3895199B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- circuit chip
- substrate
- drive circuit
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、表示装置における駆動回路チップ実装構造に係り、特にその表示パネルを構成する基板の周辺上に駆動回路チップを直接実装した、所謂フリップチップ実装方式の表示装置に関する。
【０００２】
【従来の技術】
画素毎に薄膜トランジスタＴＦＴなどのアクティブ素子を有し、このアクティブ素子をスイッチング駆動するアクティブ・マトリクス型の表示装置は、液晶表示装置や有機ＥＬ表示装置などのパネル型表示装置として知られている。本発明は、この種のパネル型表示装置に適用される表示パネルに対する駆動回路チップの実装構造に特徴を有する。パネル型表示装置の駆動回路はこの種の表示装置では同様であるので、以下では、液晶パネルを用いた液晶表示装置を例として説明する。
【０００３】
例えば、アクティブ素子に薄膜トランジスタを用いたアクティブ・マトリクス型液晶表示装置は、アクティブ素子を介して画素電極に液晶駆動電圧（階調電圧）を印加するため、各画素間のクロストークがなく、単純マトリクス型の液晶表示装置のようにクロストークを防止するための特殊な駆動方法を用いることなく多階調表示が可能である。
【０００４】
図１０はフリップチップ実装方式の液晶表示パネルの駆動回路チップの実装状態を説明する平面図である。液晶表示パネルＰＮＬは、アクティブ・マトリクス基板である第１の基板ＳＵＢ１と通常はカラーフィルタを有するカラーフィルタ基板である第２の基板ＳＵＢ２の貼り合わせ間隙に液晶層を封入して構成される。
【０００５】
第１の基板ＳＵＢ１は第２の基板ＳＵＢ２よりも外見が若干大きく、その周辺には駆動回路チップが直接実装されている。この駆動回路チップは、アクティブ素子として薄膜トランジスタを用いたものでは、薄膜トランジスタのゲート線の引出し配線に接続するゲート線の駆動回路チップ（以下、ゲートドライバとも言う）とドレイン線の引出し配線に接続するドレイン線の駆動回路チップ（以下、ドレインドライバとも言う）とからなる。ゲートドライバとドレインドライバを区別する必要が無い場合には駆動回路チップと記述する場合もある。
【０００６】
そして、これら駆動回路チップ（ゲートドライバとドレインドライバ）に表示のための各種信号を供給するためのフレキシブルプリント基板ＦＰＣ１，ＦＰＣ２が配置されている。フレキシブルプリント基板ＦＰＣ１，ＦＰＣ２は、液晶パネルの近傍に設けたインターフェース基板ＰＣＢに接続している。インターフェース基板ＰＣＢは本体コンピュータなどの外部信号源からの表示信号を液晶表示装置のための表示信号に変換するためのタイミングコンバータ等、各種半導体回路チップやその他の電子回路素子が搭載されている。
【０００７】
図１０において、第１の基板ＳＵＢ１の一縁（図では下縁、長手方向辺）にドレイン線側のフレキシブルプリント基板ＦＰＣ２が取り付けられ、その開口部ＨＯＰの配列に沿って液晶パネルＰＮＬの裏側に折り込まれる。また、左縁（図では左縁、短手方向辺）にゲート線側のフレキシブルプリント基板ＦＰＣ１が取り付けられ、そのコネクタＣＴ３とインターフェース基板ＰＣＢのコネクタＣＴＲ３およびドレイン線側のフレキシブルプリント基板ＦＰＣ２のコネクタＣＴ４と接続するコネクタＣＴＲ４とが結合される。
【０００８】
また、インターフェース基板ＰＣＢには、ホストコンピユータなどの外部信号源からの信号を接続するインターフェースコネクタＣＴ１、タイミングコンバ−タＴＣＯＮ等が取り付けられる。本構成例ではＬＶＤＳ方式のデータ伝送方式を採用しているが、この場合に必要となる受信側信号変換器（ＬＶＤＳ−Ｒ）はタイミングコンバータＴＣＯＮと同一のチップで一体化する方法を採ることで、インターフェース基板上の実装面積を低減している。
【０００９】
なお、液晶パネルＰＮＬの裏面側と表示面側（第２の基板ＳＵＢ２の表面）には下偏光板および上偏光板が積層されている。図１０では上偏光板ＰＯＬ１のみが図示されている。そして、上偏光板ＰＯＬ１の内方に表示領域ＡＲが形成される。第１の基板ＳＵＢ１の下辺の周縁に搭載された駆動回路チップＩＣ２はドレインドライバ、左辺の外縁に搭載された駆動回路チップＩＣ１はゲートドライバであり、それらの底部に入力バンプと出力バンプを有し、第１の基板ＳＵＢ１に配線に対して、所謂ＦＣＡ（Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）実装されている。
【００１０】
第１の基板ＳＵＢ１の左辺と下辺の周縁には前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板ＦＰＣ１、ＦＰＣ２を介して外部から入力する表示のための各種信号を接続する多数の入力配線が形成されており、上記駆動回路チップＩＣ１とＩＣ２の各バンプを上記入力配線と出力配線に異方性導電膜を介して、ＦＣＡ実装で接続している。図中、ＦＧＰはフレームグランドパッド、ＦＨＬは位置合わせ穴である。この種の液晶表示装置の従来技術を開示したものとしては、例えば特開平６−１３７２４号公報、特開平１１−２９７７５８号公報等を挙げることができる。
【００１１】
【発明が解決しようとする課題】
図１１は従来の駆動回路チップの底部に設けられるバンプ等の構成を説明する底部平面図であり、ここでは駆動回路チップとしてドレインドライバＩＣ２について説明するが、ゲートドライバＩＣ１についても同様なので、ゲートドライバの場合については説明を省略する。図中、Ｘは当該駆動回路チップすなわちドレインドライバＩＣ２の長手方向、Ｙは同短手方向、ＺはＸ方向とＹ方向で形成される平面に垂直な方向を示す。
【００１２】
図１１において、ドレインドライバＩＣ２は、その底部の一方の長辺側（Ｘ方向側）には多数の入力バンプＩ−ＢＵＭＰを有し、他方の長辺側（液晶パネルの表示領域側）には多数の出力バンプＯ−ＢＵＭＰを有している。なお、底部の隅部には、実装時の圧着力を均一化して入力バンプや出力バプと配線の接続の信頼性を確保するためのダミーバンプＤ−ＢＵＭＰが形成されている。また、出力バンプＯ−ＢＵＭＰの配置密度（＝第１の基板上の配線密度）は入力バンプＩ−ＢＭＮＰのそれよりも高いので、隣接するバンプ同士は千鳥状に配列されている。
【００１３】
この構成例では、底部の入力バンプＩ−ＢＵＭＰと入出力バンプＯ−ＢＵＭＰを避けた回路面（チップの配線領域）の全面を覆うようにポリイミド等の有機絶縁材からなる保護膜Ｐが塗布されている。この保護膜Ｐの材料は、ＳｉＯ2 、ＳｉＮ等でもよく、駆動回路チップの取扱い時における特に回路部分に対する傷の発生を防止するものである。
【００１４】
液晶パネルの第１の基板ＳＵＢ１に形成された入力配線と出力配線に異方性導電膜を介してドレインドライバＩＣ２を実装する。異方性導電膜はエポキシ系を好適とする接着剤に導電粒子を混入したもので、熱圧着時に接着剤が溶融し、その中に含まれる導電粒子が入力配線および出力配線と対応する各バンプの間に捕捉されることで隣接するバンプおよび配線同志が電気的に隔離されて対応する配線とバンプ間が電気的に接続される。異方性導電膜との接着するドレインドライバＩＣ２の接着面は配線領域の全面となっている。
【００１５】
ドレインドライバＩＣ２を含めて、この種の駆動回路チップは小型化、薄肉化の傾向にあり、また製品の原材料低減や製造時間短縮のため、液晶パネルへの搭載数の削減が要求されている。そのため、特にドレインドライバＩＣ２の出力バンプの多端子化が要求されている。しかし、ドレインドライバＩＣ２のバンプと基板配線間の接続性を確保するためのバンプ面積、ピッチ、配列に限界がある。特に、主として高密度配置の出力バンプを設ける長辺サイズを大幅に短縮することは困難であり、多端子化に伴って短辺サイズに比べて長辺サイズが大きくなる。
【００１６】
異方性導電膜によるドレインドライバＩＣ２の実装では、第１の基板ＳＵＢ１と異方性導電膜およびドレインドライバＩＣ２の間の熱膨張差で、圧着後のドレインドライバＩＣ２の接着面に残留応力が生じ、表示ムラの発生を招くことがある。このことはゲートドライバＩＣ１についても同様である。
【００１７】
本発明の目的は、基板と駆動回路チップの間に介在する異方性導電膜による残留応力を低減して表示ムラを抑制し、高表示品質を実現した表示装置を提供することにある。本発明の上記目的と他の目的、および本発明の新規な特徴は、後述する本発明の詳細な記述および図面の記載から明らかになるであろう。
【００１８】
【課題を解決するための手段】
上記目的を達成するための本発明の基本的な思想は、駆動回路チップの底面と表示装置の基板との接着面を分割する構造とすることで、当該異方性導電膜の接着面積を低減して残留応力を小さくした点に特徴を有する。これにより、駆動回路チップと基板および異方性導電膜の熱膨張係数の差から生じる残留応力に起因する表示ムラの発生が抑制される。本発明の代表的な構成を記述すれば次のとおりである。なお、上記の接着面を分割した構造を「接着面分割構造」と称する。
【００１９】
（１）、複数のアクティブ素子を配置した一方の基板と、前記アクティブ素子と共に画素を構成する表示部材を有する他方の基板を貼り合わせた表示パネルを有し、
前記一方の基板の周辺部に有する前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板を介して外部から入力する表示のための各種信号を接続する多数の入力配線と、
前記一方の基板上に直接搭載して前記入力配線と前記引出し配線に橋絡し、前記フレキシブルプリント基板を介して入力する前記表示のための各種信号を前記表示データに変換して前記引出し配線に印加するための複数の駆動回路チップを実装した表示装置であって、
前記駆動回路チップの少なくとも前記一方の基板に実装される底部は前記一方の基板の縁辺方向に長軸をもつ略矩形形状であり、前記底部には異方性導電膜を介して前記入力配線に接続する入力バンプおよび前記引出し配線に接続する出力バンプおよびダミーバンプとを有し、
前記駆動回路チップの底部の最表面の一部に、接着面分割構造を設けたことを特徴とする。
【００２０】
上記接着面分割構造により駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の実質面積が削減されて当該基板と駆動回路チップの間の残留応力が低減されることで、表示ムラが抑制される。
【００２１】
（２）、（１）において、前記接着面分割構造が、前記異方性導電膜との界面接着性が疎である薄膜の塗布膜であることを特徴とする。
【００２２】
基板面と駆動回路チップの底面の間に塗布された異方性導電膜が圧着工程で溶融した際、当該異方性導電膜との界面接着性が疎である薄膜の塗布領域においては、基板面と薄膜との接着性が阻害される。したがって、基板と駆動回路チップと、硬化した異方性導電膜の熱膨張係数の差に起因する残留応力は、界面接着性が疎である薄膜の塗布領域を除いた領域にのみ存在し、実質的に小面積の駆動回路チップの実装と同様の残留応力を持つ。よって、大型チップサイズでも、上記の残留応力の増大は回避され、表示ムラは抑制される。
【００２３】
（３）、（１）において、前記接着面分割構造が、前記駆動回路チップの外形線の内側で、かつ長手方向に沿って設けたことを特徴とする。
【００２４】
この構成により、駆動回路チップと基板の接着面積が小さくなり、残留熱応力に起因する表示ムラの発生が抑制される。
【００２５】
（４）、（３）において、前記駆動回路チップの外形線の内側で、かつ長手方向の一辺に沿ってダミーバンプを有し、前記接着面分割構造が上記ダミーバンプ側に近接して設けたことを特徴とする。
【００２６】
この構成としたことで、駆動回路チップと基板の接着面積が小さくなり、残留熱応力に起因する表示ムラの発生が抑制される。
【００２７】
（５）、（１）において、前記接着面分割構造が、前記駆動回路チップの外形線の内側で、かつ長手方向略中央部で短手方向に沿って設けたことを特徴とする。
【００２８】
長手方向略中央部で短手方向に沿って設けた接着面分割構造は、当該駆動回路チップの長手方向にある異方性導電膜を分割する。分割された接着面は長手方向の長さが短くなるので、長手方向の残留応力は分割された個々の接着面で小さくなる。結果として、当該駆動回路チップと基板の接着面全域で見たときの残留応力の総量が小さくなる。表示ムラは短手方向の残留応力よりも長手方向の残留応力への依存度が高いので、長手方向の残留応力を小さくすることによって、表示ムラを低減できる。
【００２９】
（６）、（１）において、前記接着面分割構造が、前記駆動回路チップの外形線の内側で、かつ長手方向に沿った部分と当該長手方向の略中央部で短手方向に沿った部分とに設けたことを特徴とする。
【００３０】
長手方向略中央部で長手方向と短手方向に沿って設けた接着面分割構造は、当該駆動回路チップの長手方向と短手方向で異方性導電膜を分割するため、残留応力は分割された個々の異方性導電膜の接着面積で制限され、当該駆動回路チップの底面全域で見たときの残留応力の総量が小さくなる。
【００３１】
（７）、（１）乃至（６）の何れかにおいて、前記駆動回路チップの前記接着面分割構造の端部が近接する辺にダミーバンプを有することを特徴とする。
【００３２】
バンプと液晶パネルの引出し配線や入力配線との接続部は駆動回路チップの短辺近傍または長辺近傍に配置してある。異方性導電膜による端子接続は、異方性導電膜内の導電粒子を対向する接続端子の間ではさみ、導電粒子を変形させ、変形を異方性導電膜内の接着剤で保持し、導電粒子の反発力により電気的な接続を得ている。このため、各バンプ毎に、導電粒子を適正な範囲の中で均等に変形させることが大切である。すなわち、各バンプに均等に圧力をかけることが大切である。そのため、辺の片側のみに接続部を設けた場合や、チップ圧着時の圧力がバラツキやすいチップ４隅に接続部を配置すると、導電粒子を適正かつ均等に変形させることができず、接続不良となる可能性がある。この問題は、ダミーバンプを設けることで対策可能である。
【００３３】
（８）、（１）乃至（７）の何れかにおいて、前記駆動回路チップの少なくとも前記配線領域に相当する底部に保護膜を有し、上記保護膜の上に前記接着面分割構造を設けたことを特徴とする。
【００３４】
（９）、（１）乃至（７）の何れかにおいて、前記駆動回路チップの底部の少なくとも前記配線領域に保護膜を有し、この配線領域に相当する底部に対向する表示パネルの基板面の上に前記接着面分割構造を設けたことを特徴とする。
【００３５】
上記（８）と（９）のように、接着面分割構造は駆動回路チップの底部に有する保護膜の上に設けても、あるいは駆動回路チップの底部の配線領域に相当する底部に対向する表示パネルの基板面の上に設けても同様の前記した効果を得ることができる。
【００３６】
（１０）、（１）乃至（９）の何れかにおいて、前記一方の基板と他方の基板の間に液晶層を有することを特徴とする。
【００３７】
（１０）の構成は、表示パネルとして液晶パネルを有する表示装置であるが、他の表示装置、例えば有機ＥＬパネルを用いたものでも同様である。
【００３８】
なお、本発明は、上記の構成の各構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。以下の実施例でも、液晶パネルを備えた表示装置を想定して説明するが、他の形式のパネルを有する表示装置についても同様である。また、以下で説明する駆動回路チップは映像信号線（ドレイン線）駆動用のチップ（ドレインドライバ）を例として説明するが、動作信号線（ゲート線）駆動用のチップ（ゲートドライバ）についても同様である。
【００４０】
図１は本発明による表示装置の一実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。前記したように、図示した駆動回路チップすなわちドレインドライバは液晶パネルで言えばドレイン線（映像信号線）の駆動回路チップである。このドレインドライバの底部には入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰ、入出力バンプＩ／Ｏ−ＢＵＭＰおよびダミーバンプＤ−ＢＵＭＰが形成されている。
【００４１】
このドレインドライバは液晶パネルの長辺に沿う方向（Ｘ方向）に配置される一方の長辺側（表示領域ＡＲ側）にはダミーバンプＤ−ＢＵＭＰを有する。また、他方の長辺側の中央領域には出力バンプＯ−ＢＵＭＰを有し、この出力バンプＯ−ＢＵＭＰの両側部分のターゲットＴＧの外側に入力バンプＩ−ＢＵＭＰを有する。チップの四隅には、圧着力を均一化するためにダミーバンプＤ−ＢＵＭＰを備えている。
【００４２】
そして、短辺側（Ｙ方向辺）の前記表示領域ＡＲから遠い部分には入出力バンプＩ／Ｏ−ＢＵＭＰを有し、表示領域ＡＲに近い側にダミーバンプＤ−ＢＵＭＰを有している。この駆動回路チップの底部の回路部分（当該チップの内部配線領域）には保護膜Ｐが形成されている。本実施例では、上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰに近接して、かつこのダミーバンプＤ−ＢＵＭＰに沿った部分に接着面分割構造ＥＭを帯状に有している。
【００４３】
上記接着面分割構造ＥＭは、異方性導電膜と界面接着性が悪いテフロン（登録商標、以下同じ）膜の塗布または貼付で構成されている。なお、テフロン膜に代えてシリコーンオイル等の剥離剤を塗布または貼付してもよい。さらに、上記異方性導電膜と界面接着性が悪い材料や剥離剤の他、駆動回路チップの圧着時に破壊する材料を塗布または貼付してもよい。これらの接着面分割構造ＥＭは当該チップのバンプよりも低く塗布または貼付する。
【００４４】
したがって、基板面上の配線とドレインドライバのバンプとを実質的に接続する異方性導電膜は、実質的に図１の太い破線で示したサイズの駆動回路チップと同等の面積となる。なお、図１では接着面分割構造ＥＭが一つの帯状としてあるが、平行する複数の帯状、あるいは断続する１または複数の帯状、あるいはドット状配列に形成してもよい。
【００４５】
表示パネルの基板に対するドレインドライバの接着面は表示領域ＡＲから遠いほど表示ムラの軽減に効果があるため、本実施例では、表示領域ＡＲ側長辺のバンプは全てダミーバンプＤ−ＢＵＭＰとし、表示領域ＡＲと反対側長辺と短辺とに入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰおよび入出力バンプＩ／Ｏ−ＢＵＭＰを配置している。しかし、図１１で説明したものと同様のバンプ配置に本実施例の接着面分割構造ＥＭを設けることもできる。
【００４６】
図２は本発明の一実施例における駆動回路チップのバンプを表示パネルの基板面に有する配線に接続した状態をフレキシブルプリント基板ＦＰＣの配線との接続状態と共に示す模式図である。参照符号ＤＴＭは表示パネルの表示領域ＡＲから引き出されたドレイン線接続配線であり、このドレイン線接続配線ＤＴＭは駆動回路チップの当該表示領域ＡＲ側に近い長辺から底面をとおり、表示領域ＡＲ側から遠い側の長辺に有する出力バンプに接続している。
【００４７】
この出力バンプの両側にある電源入力用の入力バンプには、フレキシブルプリント基板ＦＰＣ２の電源配線端子が接続している。ドレインドライバ駆動信号及び階調電圧の入力は表示パネルの基板面に配線された配線ＬＬからドレインドライバの短辺の一方の入出力バンプに入力し、短辺の反対側に有する入出力バンプから次段の駆動回路チップに至る配線に出力する。
【００４８】
本実施例により、ドレインドライバである駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の実質面積が削減されて当該基板と駆動回路チップの間の残留応力が低減されることで、表示ムラが抑制される。
【００４９】
図３は本発明による表示装置の他の実施例の構成を模式的に説明する駆動回路チップの底部構成の平面図である。本実施例の駆動回路チップも液晶パネルのドレイン線（映像信号線）を駆動するドレインドライバであるが、ゲートドライバについても同様である。ドレインドライバの底部には入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰ、およびダミーバンプＤ−ＢＵＭＰが形成されている。
【００５０】
このドレインドライバは液晶パネルの長辺に沿う方向（Ｘ方向）に配置される一方の長辺側（表示領域ＡＲ側）には出力バンプＯ−ＢＡＭＰが設けられ、この出力バンプＯ−ＢＡＭＰの中央部分にはダミーバンプＤ−ＢＡＭＰを有する。また、他方の長辺側の中央領域にもダミーバンプＤ−ＢＡＭＰを有し、その両側に入力バンプＩ−ＢＵＭＰを有している。さらに、入力バンプＩ−ＢＵＭＰの最外側にもダミーバンプＤ−ＢＡＭＰを有している。そして、入力バンプＩ−ＢＵＭＰの配列の両側部分にターゲットＴＧを有している。
【００５１】
このドレインドライバの底部の回路部分（当該チップの内部配線領域）には保護膜Ｐが形成されている。本実施例では、長辺側における上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰと表示領域ＡＲから遠い側のダミーバンプＤ−ＢＵＭＰを橋絡するように短辺方向に沿った部分に接着面分割構造ＥＭを帯状に有している。
【００５２】
上記接着面分割構造ＥＭも、前記実施例と同様の異方性導電膜と界面接着性が悪いテフロン膜あるいは剥離剤等の塗布または貼付、またはドレインドライバの圧着時に破壊する材料の塗布または貼付で構成される。これらの接着面分割構造ＥＭは当該チップのバンプよりも低く塗布または貼付する。
【００５３】
本実施例では、表示パネルの基板面上の配線とドレインドライバのバンプとを実質的に接続する異方性導電膜は、実質的に図３の太い破線で示したサイズのドレインドライバと同等の面積を有する長辺方向に配置された２つの大きさとなる。なお、図３では接着面分割構造ＥＭが一つの帯状としてあるが、平行する複数の帯状、あるいは断続する１または複数の帯状、あるいはドット状配列に形成してもよい。
【００５４】
本実施例は、ドレインドライバ駆動信号及び階調電圧とをフレキシブルプリント基板から入力する方式に好適である。本実施例の構成により、駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の接着面が２つに分割されているため、基板とドレインドライバの間の残留応力が低減される。特に、接着面の長辺方向の長さが短くなっているので、残留応力の抑制効果が大きい。
【００５５】
図４は本発明による表示装置のさらに他の実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。図示した駆動回路チップも液晶パネルで言えばドレイン線（映像信号線）に駆動信号を与えるドレインドライバである。このドレインドライバの底部には入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰ、入出力バンプＩ／Ｏ−ＢＵＭＰおよびダミーバンプＤ−ＢＵＭＰが形成されている。
【００５６】
このドレインドライバは、液晶パネルの長辺に沿う方向（Ｘ方向）に配置される一方の長辺側（表示領域ＡＲ側）にはダミーバンプＤ−ＢＵＭＰを有する。また、他方の長辺側の中央領域には出力バンプＯ−ＢＵＭＰを有し、この出力バンプＯ−ＢＵＭＰの両側部分のターゲットＴＧの外側に入力バンプＩ−ＢＵＭＰを有する。チップの四隅には、圧着力を均一化するためにダミーバンプを備えている。
【００５７】
そして、短辺側（Ｙ方向辺）の前記表示領域ＡＲから遠い部分には入出力バンプＩ／Ｏ−ＢＵＭＰを有し、表示領域ＡＲに近い側にダミーバンプＤ−ＢＵＭＰを有している。この駆動回路チップの底部の回路部分（当該チップの内部配線領域）には保護膜Ｐが形成されている。本実施例では、上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰに近接して当該長辺に沿った位置と表示領域から遠い側の長辺の中央部分にあるダミーバンプＤ−ＢＵＭＰと上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰを橋絡するように短辺方向に沿った部分に接着面分割構造ＥＭを各帯状に有している。図４では、接着面分割構造ＥＭがＴ字形に形成されている。
【００５８】
上記接着面分割構造ＥＭは、前記実施例と同様の異方性導電膜と界面接着性が悪いテフロン膜、剥離剤が塗布または貼付される。また、ドレインドライバの圧着時に破壊する材料を塗布または貼付してもよい。これらの接着面分割構造ＥＭは当該チップのバンプよりも低く塗布または貼付する。
【００５９】
本実施例の接着面分割構造ＥＭは、図１および図３で説明した本発明の前記各実施例を組み合わせたものに相当する。したがって、基板面上の配線とドレインドライバのバンプとを実質的に接続する異方性導電膜は、実質的に図１の太い破線で示したサイズのドレインドライバと同等の面積を有する長辺方向に配置された２つの大きさとなる。なお、図４では接着面分割構造ＥＭのそれぞれが一つの帯状としてあるが、それぞれが平行する複数の帯状、あるいは断続する１または複数の帯状、あるいはドット状配列に形成してもよい。
【００６０】
表示パネルの基板に対するドレインドライバの接着面は表示領域ＡＲから遠いほど表示ムラの軽減に効果があるため、本実施例では、表示領域ＡＲ側長辺のバンプは全てダミーバンプＤ−ＢＵＭＰとし、表示領域ＡＲと反対側長辺と短辺とに入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰおよび入出力バンプＩ／Ｏ−ＢＵＭＰを配置している。しかし、図１や図３あるいは図１１で説明したものと同様のバンプ配置に本実施例の接着面分割構造ＥＭを設けることもできる。
【００６１】
本実施例は、図１と同様にドレイン駆動信号および階調電圧を表示パネルの基板上の配線で隣接するドレインドライバに転送する方式、所謂ドライバ間データ転送方式に好適である。本実施例の構成により、ドレインドライバの底面と表示パネルの基板の間に介在する異方性導電膜の接着面が長辺方向中央部で２つに分割されているため、基板とドレインドライバの間の残留応力が低減される。
【００６２】
本発明の各実施例における接着面分割構造は駆動回路チップの底部に有する保護膜の上に設けても、あるいは駆動回路チップの底部の配線領域に相当する底部に対向する表示パネルの基板面の上に設けても同様の前記した効果を得ることができる。なお、表示パネルの基板面の上に設ける場合は、駆動回路チップの搭載前の異方性導電膜の仮圧着可能が要件である。また、駆動回路チップの四隅に設けたダミーバンプ、あるいは接着面分割構造に隣接する位置に設けたダミーバンプは、接続信頼性が確保できれば不要である。
【００６３】
次に、以上説明した本発明の各実施例の構成としたことによる効果を数式で説明する。ドレインドライバの長手方向サイズをＸ、短手方向サイズをＹ、厚み（ＨＸ−Ｙ平面に垂直な方向のサイズ）をＺとしたとき、当該ドレインドライバの実装後の残留応力Ｆは次の関係式で表される。
【００６４】
Ｆ＝Ｘ・Ｙ・Ｚ・（弾性率）・Δα・ΔＴ
ここで、Δαはドレインドライバと硬化後の異方性導電膜の熱膨張率差
ΔＴは圧着温度と常温の温度差
である。
【００６５】
この関係式から、本発明の各実施例で説明した接着面分割構造により、ＸおよびＹ、またはＸとＹの双方を小さくできるので、表示ムラを改善することができる。特に、この接着面分割構造を表示領域に近い側に設けることで、接着面が表示領域から遠ざかることも表示ムラをより改善することに寄与する。
【００６６】
本発明は、上記したＦＣＡ実装方式で駆動回路チップやその他の半導体チップを実装するもの一般に適用できる。また、表示パネルの基板として一般的に用いられるガラス基板への実装に限るものではなく、フレキシブルプリント基板への実装、プリント回路ボードへの実装（ＣＯＢ）等、各種基板にベアチップを実装した回路装置、ＱＦＰ（四辺フラットパッケージ）、ＣＳＰ（チップサイズパッケージ）などの各種パッケージにも同様に適用できる。
【００６７】
次に、本発明の具体的な構成例について、上記実施例で説明した特徴以外の構成部分について液晶パネルを例として説明する。図５は液晶パネルの第１の基板上に駆動回路チップを搭載した様子を示す平面図、また図６は図５のＡ−Ａ線で切断した断面図である。図５、図６においてＰＮＬは液晶パネル、ＳＵＢ１は第１の基板、ＳＵＢ２は第２の基板、ＳＬは第１の基板と第２の基板を貼り合わせるシールパターン、ＡＲは表示領域、ＣＯＭは導電ビーズや銀ペースト等を介して上側基板ＳＵＢ２側の共通電極パターンに電気的に接続させる第１の基板ＳＵＢ１上の電極、ＤＴＭ，ＧＴＭは駆動回路チップＩＣ２からの出力信号を表示領域ＡＲ内の配線に供給する引出し配線、ＡＣＦ１，ＡＣＦ２は異方性導電膜、Ｔｄは駆動回路チップＩＣ２へ入力信号を供給する入力配線、ＡＬＣはフレキシブルプリント基板の位置合わせマークである。
【００６８】
また、ＰＳＶ１，ＰＳＶ２は保護被覆膜、ＳＩＬシリコーン樹脂層、ＬＣは液晶、ＢＭはブラックマトリクス、ＰＯＬ１，ＰＯＬ２は偏光板、ＥＰＸはエポキシ樹脂、Ｏ−ＢＵＭＰは駆動回路チップの出力バンプ（金バンプ）、ｄ１，ｄ２は電極（ＩＴＯ）、ＦＰＣ２はフレキシブル基板、ＢＦＩはベースフィルム、ＴＭは出力端子である。駆動回路チップＩＣ２の底部には保護膜Ｐを有し、入力バンプＩ−ＢＵＭＰおよび出力バンプＯ−ＢＵＮＰはＩＴＯからなる電極ｄ１、ｄ２にそれぞれ電気的に接続されている。
【００６９】
なお、図５では第２の基板ＳＵＢ２は一点鎖線で示してあるが、図６に示したように、第２の基板ＳＵＢ２は第１の基板ＳＵＢ１の上方に重なって位置し、シールパターンＳＬにより、表示領域ＡＲを含んで液晶ＬＣを封入している。異方性導電膜ＡＣＦは、一列に並んだ複数個の駆動回路チップＩＣ２部分に共通して細長い形状となったもの（ＡＣＦ２）と上記複数個の駆動回路チップＩＣ２への入力配線のパターン部分に共通して細長い形状となったもの（ＡＣＦ１）を別々に貼り付けている。
【００７０】
パッシベーション膜（保護被覆膜）ＰＳＶ１，ＰＳＶは、図６にも示したように、電食防止のためにできる限り配線部を被覆し、露出部分は異方性導電膜ＡＣＦ１にて覆うようにする。さらに、駆動回路チップＩＣ２の側面周辺は、シリコーン樹脂ＳＩＬが充填され、保護が多重化されている。
【００７１】
図７は本発明による液晶パネルにおける駆動回路チップの実装状態を説明する要部斜視図である。第１の基板ＳＵＢ１に駆動回路チップＩＣ１、ＩＣ２をＣＯＧ方式で実装し、この駆動回路チップＩＣ１、ＩＣ２に接続する外部回路と搭載するフレキシブル基板ＦＰＣ１，ＦＰＣ２は上記第１の基板ＳＵＢ１の端縁から同図の太矢印で示したように当該基板ＳＵＢ１の裏面に折り込まれる。これにより、液晶パネルの額縁を大幅に狭くすることができる。なお、同図のＡ−Ａ線は前記図５のＡ−Ａ線に相当する。図５、図６と同一符号は同一機能部分に対応する。
【００７２】
図８は液晶表示装置の等価回路例を示すブロック図である。この液晶パネルの表示領域ＡＲの下側にドレインドライバＩＣ２である複数の駆動回路チップからなる映像信号線駆動回路ＤＤＲが配置され、側面側にゲートドライバＩＣ１である複数の駆動回路チップからなる走査信号線駆動回路ＧＤＲ、およびコントローラ部と電源部ＷＯ搭載したインターフェース基板Ｉ／Ｆを有している。
【００７３】
上記したように、コントローラ部と電源部は多層プリント基板からなるインターフェース基板Ｉ／Ｆに搭載され、液晶パネルの額縁領域を縮小するために走査信号線駆動回路ＧＤＲの裏面に配置されている。アクティブ素子である薄膜トランジスタＴＦＴは隣接する２本のゲート信号線ＧＬの交差領域内に配置され、そのドレイン電極とゲート電極は、それぞれドレイン線ＤＬ、ゲート線ＧＬに接続されている。ＧＴＭはゲート線引出し配線（Ｇ−１，Ｇ０，Ｇ１，Ｇ２，・・Ｇｅｎｄ，Ｇｅｎｄ＋１）、ＤＴＭ（ＤｉＲ，ＤｉＧ，ＤｉＢ，・・Ｄｉ＋１Ｒ，Ｄｉ＋１Ｇ，Ｄｉ＋１Ｂ，・・）はドレイン線引出し配線、Ｃａｄｄは保持容量を示す。なお、ソース、ドレインは、本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路では、その極性が動作中反転するので、ソース電極とドレイン電極は動作中入れ替わると理解されたい。
【００７４】
図９はアクティブマトリクス型の液晶表示装置における駆動回路の構成例を説明するブロック図である。液晶表示装置は本体コンピュータ（図８のＨＯＳＴ）からの表示信号とクロック信号を含む制御信号を受けて液晶パネルＰＮＬに画素データ、各種クロック信号、各種の駆動電圧を印加するインターフェース回路を搭載したインターフェース基板Ｉ／Ｆを備えている。
【００７５】
インターフェース回路Ｉ／Ｆは、タイミングコンバータＴＣＯＮを備えた表示制御装置と電源回路を有し、表示制御装置は液晶パネルに表示信号から生成した表示データを転送するデータバス、ドレインドライバが表示データを取り込むためのクロック、ドレインドライバが液晶駆動信号を切り替えるためのクロック、ゲートドライバを駆動するフレーム開始指示信号とゲートクロックなどのタイミング信号を液晶パネルＰＮＬに出力する。
【００７６】
また、電源回路は正極階調電圧生成回路と負極階調電圧生成回路、対向電極電圧生成回路、ゲート用電圧生成回路で構成される。本体コンピュータからの表示信号と制御信号を受け取るインターフェース基板Ｉ／Ｆは、１画素単位、つまり赤（Ｒ）、緑（Ｇ）、青（ｂ）の各データ１つを組にし、図８に示したデータ線を介して単位時間に１画素分をドレインドライバに転送する。
【００７７】
単位時間の基準になるクロック信号は本体コンピュータＨＯＳＴから液晶表示装置に送られる。具体的には、例えば１０２４×７６８画素の液晶表示装置では、通常は６５ＭＨｚの周波数が用いられる。液晶パネルＰＮＬの構成としては、表示画面を基準に、横方向にドレインドライバを置き、このドレインドライバを薄膜トランジスタＴＦＴのドレイン線の引出し配線に接続して液晶を駆動するための電圧を供給する。また、ゲート線にはゲートドライバの引出し配線を接続し、ある一定時間（１水平動作時間）、薄膜トランジスタＴＦＴのゲートに電圧を供給する。
【００７８】
タイミングコンバ−タは半導体集積回路（ＬＳＩ、またはＩＣ）により構成され、本体コンピュータＨＯＳＴからの表示信号と各種制御信号を受取り、これを基にドレインドライバ、ゲートドライバへ必要な表示データと動作クロックを出力する。なお、この例では、１画素分のデータ線は１８ビット（Ｒ，Ｇ，Ｂ各６ビット）である。
【００７９】
本体コンピュータＨＯＳＴから液晶表示装置のタイミングコンバータＴＣＯＮへは、低電圧振幅差動信号である、所謂ＬＶＤＳで信号伝送を行う。タイミングコンバータＴＣＯＮからドレインドライバへはＣＭＯＳレベルの信号で伝送を行うが、この場合、６５ＭＨｚの画素クロックを供給することが困難なので、３２．５ＭＨｚのクロックの立上がりと立下がりの両エッジに同期して表示データの伝送を行う。
【００８０】
ゲートドライバへは１水平時間毎に薄膜トランジスタＴＦＴのゲート線に電圧を供給するように水平同期信号および表示タイミング信号（ディスプレイタイミング信号）に基づき、１水平時間周期のパルスを与える。１フレーム時間単位では第１ライン目からの表示になるよう、垂直同期信号を基にフレーム開始指示信号も与える。
【００８１】
電源回路の正極階調電圧生成回路と負極階調電圧生成回路は、同じ液晶に長時間同じ電圧が加わらないように、ある一定の時間毎に液晶に与える電圧を交流化するための基準電圧を生成する。実際の交流化は、ドレインドライバ内で正極階調電圧と負極階調電圧を切り替えて使用することで行われる。なお、ここで言う交流化とは、対向電極電圧を基準に、ドレインドライバへ与える電圧を一定時間毎に正電圧側／負電圧側に変化させることである。ここでは、この交流化の周期を１フレーム時間単位で行っている。
【００８２】
この液晶パネルにＣＯＧ方式で駆動回路チップを上記した各実施例で説明した接着面分割構造を設けた圧着実装により、表示ムラが抑制されて高品質の液晶表示装置が得られる。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の接着面を２つに分割することで、基板と駆動回路チップの間の残留応力を低減することができる。
【図面の簡単な説明】
【図１】本発明による表示装置の一実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。
【図２】本発明の一実施例における駆動回路チップのバンプを表示パネルの基板面に有する配線に接続した状態をフレキシブルプリント基板ＦＰＣの配線との接続状態と共に示す模式図である。
【図３】本発明による表示装置の他の実施例の構成を模式的に説明する駆動回路チップの底部構成の平面図である。
【図４】本発明による表示装置のさらに他の実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。
【図５】液晶パネルの第１の基板上に駆動回路チップを搭載した様子を示す平面図である。
【図６】図５のＡ−Ａ線で切断した断面図である。
【図７】本発明による液晶パネルにおける駆動回路チップの実装状態を説明する要部斜視図である。
【図８】液晶表示装置の等価回路例を示すブロック図である。
【図９】アクティブマトリクス型の液晶表示装置における駆動回路の構成例を説明するブロック図である。
【図１０】フリップチップ実装方式の液晶表示パネルの駆動回路チップの実装状態を説明する平面図である。
【図１１】従来の駆動回路チップの底部に設けられるバンプ等の構成を説明する底部平面図である。
【符号の説明】
ＳＵＢ１ 第１の基板
ＳＵＢ２ 第２の基板
ＩＣ１ 駆動回路チップ（ゲートドライバ）
ＩＣ２ 駆動回路チップ（ドレインドライバ）
ＦＰＣ１、ＦＰＣ２ フレキシブルプリント基板
Ｉ−ＢＵＭＰ 入力バンプ
Ｉ／Ｏ−ＢＵＭＰ 入出力バンプ
Ｏ−ＢＵＭＰ 出力バンプ
Ｄ−ＢＵＭＰ ダミーバンプ
Ｐ 保護膜
ＴＧ ターゲット
ＥＭ 接着面分割構造。
【発明の属する技術分野】
本発明は、表示装置における駆動回路チップ実装構造に係り、特にその表示パネルを構成する基板の周辺上に駆動回路チップを直接実装した、所謂フリップチップ実装方式の表示装置に関する。
【０００２】
【従来の技術】
画素毎に薄膜トランジスタＴＦＴなどのアクティブ素子を有し、このアクティブ素子をスイッチング駆動するアクティブ・マトリクス型の表示装置は、液晶表示装置や有機ＥＬ表示装置などのパネル型表示装置として知られている。本発明は、この種のパネル型表示装置に適用される表示パネルに対する駆動回路チップの実装構造に特徴を有する。パネル型表示装置の駆動回路はこの種の表示装置では同様であるので、以下では、液晶パネルを用いた液晶表示装置を例として説明する。
【０００３】
例えば、アクティブ素子に薄膜トランジスタを用いたアクティブ・マトリクス型液晶表示装置は、アクティブ素子を介して画素電極に液晶駆動電圧（階調電圧）を印加するため、各画素間のクロストークがなく、単純マトリクス型の液晶表示装置のようにクロストークを防止するための特殊な駆動方法を用いることなく多階調表示が可能である。
【０００４】
図１０はフリップチップ実装方式の液晶表示パネルの駆動回路チップの実装状態を説明する平面図である。液晶表示パネルＰＮＬは、アクティブ・マトリクス基板である第１の基板ＳＵＢ１と通常はカラーフィルタを有するカラーフィルタ基板である第２の基板ＳＵＢ２の貼り合わせ間隙に液晶層を封入して構成される。
【０００５】
第１の基板ＳＵＢ１は第２の基板ＳＵＢ２よりも外見が若干大きく、その周辺には駆動回路チップが直接実装されている。この駆動回路チップは、アクティブ素子として薄膜トランジスタを用いたものでは、薄膜トランジスタのゲート線の引出し配線に接続するゲート線の駆動回路チップ（以下、ゲートドライバとも言う）とドレイン線の引出し配線に接続するドレイン線の駆動回路チップ（以下、ドレインドライバとも言う）とからなる。ゲートドライバとドレインドライバを区別する必要が無い場合には駆動回路チップと記述する場合もある。
【０００６】
そして、これら駆動回路チップ（ゲートドライバとドレインドライバ）に表示のための各種信号を供給するためのフレキシブルプリント基板ＦＰＣ１，ＦＰＣ２が配置されている。フレキシブルプリント基板ＦＰＣ１，ＦＰＣ２は、液晶パネルの近傍に設けたインターフェース基板ＰＣＢに接続している。インターフェース基板ＰＣＢは本体コンピュータなどの外部信号源からの表示信号を液晶表示装置のための表示信号に変換するためのタイミングコンバータ等、各種半導体回路チップやその他の電子回路素子が搭載されている。
【０００７】
図１０において、第１の基板ＳＵＢ１の一縁（図では下縁、長手方向辺）にドレイン線側のフレキシブルプリント基板ＦＰＣ２が取り付けられ、その開口部ＨＯＰの配列に沿って液晶パネルＰＮＬの裏側に折り込まれる。また、左縁（図では左縁、短手方向辺）にゲート線側のフレキシブルプリント基板ＦＰＣ１が取り付けられ、そのコネクタＣＴ３とインターフェース基板ＰＣＢのコネクタＣＴＲ３およびドレイン線側のフレキシブルプリント基板ＦＰＣ２のコネクタＣＴ４と接続するコネクタＣＴＲ４とが結合される。
【０００８】
また、インターフェース基板ＰＣＢには、ホストコンピユータなどの外部信号源からの信号を接続するインターフェースコネクタＣＴ１、タイミングコンバ−タＴＣＯＮ等が取り付けられる。本構成例ではＬＶＤＳ方式のデータ伝送方式を採用しているが、この場合に必要となる受信側信号変換器（ＬＶＤＳ−Ｒ）はタイミングコンバータＴＣＯＮと同一のチップで一体化する方法を採ることで、インターフェース基板上の実装面積を低減している。
【０００９】
なお、液晶パネルＰＮＬの裏面側と表示面側（第２の基板ＳＵＢ２の表面）には下偏光板および上偏光板が積層されている。図１０では上偏光板ＰＯＬ１のみが図示されている。そして、上偏光板ＰＯＬ１の内方に表示領域ＡＲが形成される。第１の基板ＳＵＢ１の下辺の周縁に搭載された駆動回路チップＩＣ２はドレインドライバ、左辺の外縁に搭載された駆動回路チップＩＣ１はゲートドライバであり、それらの底部に入力バンプと出力バンプを有し、第１の基板ＳＵＢ１に配線に対して、所謂ＦＣＡ（Ｆｌｉｐ Ｃｈｉｐ Ａｔｔａｃｈ）実装されている。
【００１０】
第１の基板ＳＵＢ１の左辺と下辺の周縁には前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板ＦＰＣ１、ＦＰＣ２を介して外部から入力する表示のための各種信号を接続する多数の入力配線が形成されており、上記駆動回路チップＩＣ１とＩＣ２の各バンプを上記入力配線と出力配線に異方性導電膜を介して、ＦＣＡ実装で接続している。図中、ＦＧＰはフレームグランドパッド、ＦＨＬは位置合わせ穴である。この種の液晶表示装置の従来技術を開示したものとしては、例えば特開平６−１３７２４号公報、特開平１１−２９７７５８号公報等を挙げることができる。
【００１１】
【発明が解決しようとする課題】
図１１は従来の駆動回路チップの底部に設けられるバンプ等の構成を説明する底部平面図であり、ここでは駆動回路チップとしてドレインドライバＩＣ２について説明するが、ゲートドライバＩＣ１についても同様なので、ゲートドライバの場合については説明を省略する。図中、Ｘは当該駆動回路チップすなわちドレインドライバＩＣ２の長手方向、Ｙは同短手方向、ＺはＸ方向とＹ方向で形成される平面に垂直な方向を示す。
【００１２】
図１１において、ドレインドライバＩＣ２は、その底部の一方の長辺側（Ｘ方向側）には多数の入力バンプＩ−ＢＵＭＰを有し、他方の長辺側（液晶パネルの表示領域側）には多数の出力バンプＯ−ＢＵＭＰを有している。なお、底部の隅部には、実装時の圧着力を均一化して入力バンプや出力バプと配線の接続の信頼性を確保するためのダミーバンプＤ−ＢＵＭＰが形成されている。また、出力バンプＯ−ＢＵＭＰの配置密度（＝第１の基板上の配線密度）は入力バンプＩ−ＢＭＮＰのそれよりも高いので、隣接するバンプ同士は千鳥状に配列されている。
【００１３】
この構成例では、底部の入力バンプＩ−ＢＵＭＰと入出力バンプＯ−ＢＵＭＰを避けた回路面（チップの配線領域）の全面を覆うようにポリイミド等の有機絶縁材からなる保護膜Ｐが塗布されている。この保護膜Ｐの材料は、ＳｉＯ2 、ＳｉＮ等でもよく、駆動回路チップの取扱い時における特に回路部分に対する傷の発生を防止するものである。
【００１４】
液晶パネルの第１の基板ＳＵＢ１に形成された入力配線と出力配線に異方性導電膜を介してドレインドライバＩＣ２を実装する。異方性導電膜はエポキシ系を好適とする接着剤に導電粒子を混入したもので、熱圧着時に接着剤が溶融し、その中に含まれる導電粒子が入力配線および出力配線と対応する各バンプの間に捕捉されることで隣接するバンプおよび配線同志が電気的に隔離されて対応する配線とバンプ間が電気的に接続される。異方性導電膜との接着するドレインドライバＩＣ２の接着面は配線領域の全面となっている。
【００１５】
ドレインドライバＩＣ２を含めて、この種の駆動回路チップは小型化、薄肉化の傾向にあり、また製品の原材料低減や製造時間短縮のため、液晶パネルへの搭載数の削減が要求されている。そのため、特にドレインドライバＩＣ２の出力バンプの多端子化が要求されている。しかし、ドレインドライバＩＣ２のバンプと基板配線間の接続性を確保するためのバンプ面積、ピッチ、配列に限界がある。特に、主として高密度配置の出力バンプを設ける長辺サイズを大幅に短縮することは困難であり、多端子化に伴って短辺サイズに比べて長辺サイズが大きくなる。
【００１６】
異方性導電膜によるドレインドライバＩＣ２の実装では、第１の基板ＳＵＢ１と異方性導電膜およびドレインドライバＩＣ２の間の熱膨張差で、圧着後のドレインドライバＩＣ２の接着面に残留応力が生じ、表示ムラの発生を招くことがある。このことはゲートドライバＩＣ１についても同様である。
【００１７】
本発明の目的は、基板と駆動回路チップの間に介在する異方性導電膜による残留応力を低減して表示ムラを抑制し、高表示品質を実現した表示装置を提供することにある。本発明の上記目的と他の目的、および本発明の新規な特徴は、後述する本発明の詳細な記述および図面の記載から明らかになるであろう。
【００１８】
【課題を解決するための手段】
上記目的を達成するための本発明の基本的な思想は、駆動回路チップの底面と表示装置の基板との接着面を分割する構造とすることで、当該異方性導電膜の接着面積を低減して残留応力を小さくした点に特徴を有する。これにより、駆動回路チップと基板および異方性導電膜の熱膨張係数の差から生じる残留応力に起因する表示ムラの発生が抑制される。本発明の代表的な構成を記述すれば次のとおりである。なお、上記の接着面を分割した構造を「接着面分割構造」と称する。
【００１９】
（１）、複数のアクティブ素子を配置した一方の基板と、前記アクティブ素子と共に画素を構成する表示部材を有する他方の基板を貼り合わせた表示パネルを有し、
前記一方の基板の周辺部に有する前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板を介して外部から入力する表示のための各種信号を接続する多数の入力配線と、
前記一方の基板上に直接搭載して前記入力配線と前記引出し配線に橋絡し、前記フレキシブルプリント基板を介して入力する前記表示のための各種信号を前記表示データに変換して前記引出し配線に印加するための複数の駆動回路チップを実装した表示装置であって、
前記駆動回路チップの少なくとも前記一方の基板に実装される底部は前記一方の基板の縁辺方向に長軸をもつ略矩形形状であり、前記底部には異方性導電膜を介して前記入力配線に接続する入力バンプおよび前記引出し配線に接続する出力バンプおよびダミーバンプとを有し、
前記駆動回路チップの底部の最表面の一部に、接着面分割構造を設けたことを特徴とする。
【００２０】
上記接着面分割構造により駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の実質面積が削減されて当該基板と駆動回路チップの間の残留応力が低減されることで、表示ムラが抑制される。
【００２１】
（２）、（１）において、前記接着面分割構造が、前記異方性導電膜との界面接着性が疎である薄膜の塗布膜であることを特徴とする。
【００２２】
基板面と駆動回路チップの底面の間に塗布された異方性導電膜が圧着工程で溶融した際、当該異方性導電膜との界面接着性が疎である薄膜の塗布領域においては、基板面と薄膜との接着性が阻害される。したがって、基板と駆動回路チップと、硬化した異方性導電膜の熱膨張係数の差に起因する残留応力は、界面接着性が疎である薄膜の塗布領域を除いた領域にのみ存在し、実質的に小面積の駆動回路チップの実装と同様の残留応力を持つ。よって、大型チップサイズでも、上記の残留応力の増大は回避され、表示ムラは抑制される。
【００２３】
（３）、（１）において、前記接着面分割構造が、前記駆動回路チップの外形線の内側で、かつ長手方向に沿って設けたことを特徴とする。
【００２４】
この構成により、駆動回路チップと基板の接着面積が小さくなり、残留熱応力に起因する表示ムラの発生が抑制される。
【００２５】
（４）、（３）において、前記駆動回路チップの外形線の内側で、かつ長手方向の一辺に沿ってダミーバンプを有し、前記接着面分割構造が上記ダミーバンプ側に近接して設けたことを特徴とする。
【００２６】
この構成としたことで、駆動回路チップと基板の接着面積が小さくなり、残留熱応力に起因する表示ムラの発生が抑制される。
【００２７】
（５）、（１）において、前記接着面分割構造が、前記駆動回路チップの外形線の内側で、かつ長手方向略中央部で短手方向に沿って設けたことを特徴とする。
【００２８】
長手方向略中央部で短手方向に沿って設けた接着面分割構造は、当該駆動回路チップの長手方向にある異方性導電膜を分割する。分割された接着面は長手方向の長さが短くなるので、長手方向の残留応力は分割された個々の接着面で小さくなる。結果として、当該駆動回路チップと基板の接着面全域で見たときの残留応力の総量が小さくなる。表示ムラは短手方向の残留応力よりも長手方向の残留応力への依存度が高いので、長手方向の残留応力を小さくすることによって、表示ムラを低減できる。
【００２９】
（６）、（１）において、前記接着面分割構造が、前記駆動回路チップの外形線の内側で、かつ長手方向に沿った部分と当該長手方向の略中央部で短手方向に沿った部分とに設けたことを特徴とする。
【００３０】
長手方向略中央部で長手方向と短手方向に沿って設けた接着面分割構造は、当該駆動回路チップの長手方向と短手方向で異方性導電膜を分割するため、残留応力は分割された個々の異方性導電膜の接着面積で制限され、当該駆動回路チップの底面全域で見たときの残留応力の総量が小さくなる。
【００３１】
（７）、（１）乃至（６）の何れかにおいて、前記駆動回路チップの前記接着面分割構造の端部が近接する辺にダミーバンプを有することを特徴とする。
【００３２】
バンプと液晶パネルの引出し配線や入力配線との接続部は駆動回路チップの短辺近傍または長辺近傍に配置してある。異方性導電膜による端子接続は、異方性導電膜内の導電粒子を対向する接続端子の間ではさみ、導電粒子を変形させ、変形を異方性導電膜内の接着剤で保持し、導電粒子の反発力により電気的な接続を得ている。このため、各バンプ毎に、導電粒子を適正な範囲の中で均等に変形させることが大切である。すなわち、各バンプに均等に圧力をかけることが大切である。そのため、辺の片側のみに接続部を設けた場合や、チップ圧着時の圧力がバラツキやすいチップ４隅に接続部を配置すると、導電粒子を適正かつ均等に変形させることができず、接続不良となる可能性がある。この問題は、ダミーバンプを設けることで対策可能である。
【００３３】
（８）、（１）乃至（７）の何れかにおいて、前記駆動回路チップの少なくとも前記配線領域に相当する底部に保護膜を有し、上記保護膜の上に前記接着面分割構造を設けたことを特徴とする。
【００３４】
（９）、（１）乃至（７）の何れかにおいて、前記駆動回路チップの底部の少なくとも前記配線領域に保護膜を有し、この配線領域に相当する底部に対向する表示パネルの基板面の上に前記接着面分割構造を設けたことを特徴とする。
【００３５】
上記（８）と（９）のように、接着面分割構造は駆動回路チップの底部に有する保護膜の上に設けても、あるいは駆動回路チップの底部の配線領域に相当する底部に対向する表示パネルの基板面の上に設けても同様の前記した効果を得ることができる。
【００３６】
（１０）、（１）乃至（９）の何れかにおいて、前記一方の基板と他方の基板の間に液晶層を有することを特徴とする。
【００３７】
（１０）の構成は、表示パネルとして液晶パネルを有する表示装置であるが、他の表示装置、例えば有機ＥＬパネルを用いたものでも同様である。
【００３８】
なお、本発明は、上記の構成の各構成および後述する実施例の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であることは言うまでもない。
【００３９】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。以下の実施例でも、液晶パネルを備えた表示装置を想定して説明するが、他の形式のパネルを有する表示装置についても同様である。また、以下で説明する駆動回路チップは映像信号線（ドレイン線）駆動用のチップ（ドレインドライバ）を例として説明するが、動作信号線（ゲート線）駆動用のチップ（ゲートドライバ）についても同様である。
【００４０】
図１は本発明による表示装置の一実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。前記したように、図示した駆動回路チップすなわちドレインドライバは液晶パネルで言えばドレイン線（映像信号線）の駆動回路チップである。このドレインドライバの底部には入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰ、入出力バンプＩ／Ｏ−ＢＵＭＰおよびダミーバンプＤ−ＢＵＭＰが形成されている。
【００４１】
このドレインドライバは液晶パネルの長辺に沿う方向（Ｘ方向）に配置される一方の長辺側（表示領域ＡＲ側）にはダミーバンプＤ−ＢＵＭＰを有する。また、他方の長辺側の中央領域には出力バンプＯ−ＢＵＭＰを有し、この出力バンプＯ−ＢＵＭＰの両側部分のターゲットＴＧの外側に入力バンプＩ−ＢＵＭＰを有する。チップの四隅には、圧着力を均一化するためにダミーバンプＤ−ＢＵＭＰを備えている。
【００４２】
そして、短辺側（Ｙ方向辺）の前記表示領域ＡＲから遠い部分には入出力バンプＩ／Ｏ−ＢＵＭＰを有し、表示領域ＡＲに近い側にダミーバンプＤ−ＢＵＭＰを有している。この駆動回路チップの底部の回路部分（当該チップの内部配線領域）には保護膜Ｐが形成されている。本実施例では、上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰに近接して、かつこのダミーバンプＤ−ＢＵＭＰに沿った部分に接着面分割構造ＥＭを帯状に有している。
【００４３】
上記接着面分割構造ＥＭは、異方性導電膜と界面接着性が悪いテフロン（登録商標、以下同じ）膜の塗布または貼付で構成されている。なお、テフロン膜に代えてシリコーンオイル等の剥離剤を塗布または貼付してもよい。さらに、上記異方性導電膜と界面接着性が悪い材料や剥離剤の他、駆動回路チップの圧着時に破壊する材料を塗布または貼付してもよい。これらの接着面分割構造ＥＭは当該チップのバンプよりも低く塗布または貼付する。
【００４４】
したがって、基板面上の配線とドレインドライバのバンプとを実質的に接続する異方性導電膜は、実質的に図１の太い破線で示したサイズの駆動回路チップと同等の面積となる。なお、図１では接着面分割構造ＥＭが一つの帯状としてあるが、平行する複数の帯状、あるいは断続する１または複数の帯状、あるいはドット状配列に形成してもよい。
【００４５】
表示パネルの基板に対するドレインドライバの接着面は表示領域ＡＲから遠いほど表示ムラの軽減に効果があるため、本実施例では、表示領域ＡＲ側長辺のバンプは全てダミーバンプＤ−ＢＵＭＰとし、表示領域ＡＲと反対側長辺と短辺とに入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰおよび入出力バンプＩ／Ｏ−ＢＵＭＰを配置している。しかし、図１１で説明したものと同様のバンプ配置に本実施例の接着面分割構造ＥＭを設けることもできる。
【００４６】
図２は本発明の一実施例における駆動回路チップのバンプを表示パネルの基板面に有する配線に接続した状態をフレキシブルプリント基板ＦＰＣの配線との接続状態と共に示す模式図である。参照符号ＤＴＭは表示パネルの表示領域ＡＲから引き出されたドレイン線接続配線であり、このドレイン線接続配線ＤＴＭは駆動回路チップの当該表示領域ＡＲ側に近い長辺から底面をとおり、表示領域ＡＲ側から遠い側の長辺に有する出力バンプに接続している。
【００４７】
この出力バンプの両側にある電源入力用の入力バンプには、フレキシブルプリント基板ＦＰＣ２の電源配線端子が接続している。ドレインドライバ駆動信号及び階調電圧の入力は表示パネルの基板面に配線された配線ＬＬからドレインドライバの短辺の一方の入出力バンプに入力し、短辺の反対側に有する入出力バンプから次段の駆動回路チップに至る配線に出力する。
【００４８】
本実施例により、ドレインドライバである駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の実質面積が削減されて当該基板と駆動回路チップの間の残留応力が低減されることで、表示ムラが抑制される。
【００４９】
図３は本発明による表示装置の他の実施例の構成を模式的に説明する駆動回路チップの底部構成の平面図である。本実施例の駆動回路チップも液晶パネルのドレイン線（映像信号線）を駆動するドレインドライバであるが、ゲートドライバについても同様である。ドレインドライバの底部には入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰ、およびダミーバンプＤ−ＢＵＭＰが形成されている。
【００５０】
このドレインドライバは液晶パネルの長辺に沿う方向（Ｘ方向）に配置される一方の長辺側（表示領域ＡＲ側）には出力バンプＯ−ＢＡＭＰが設けられ、この出力バンプＯ−ＢＡＭＰの中央部分にはダミーバンプＤ−ＢＡＭＰを有する。また、他方の長辺側の中央領域にもダミーバンプＤ−ＢＡＭＰを有し、その両側に入力バンプＩ−ＢＵＭＰを有している。さらに、入力バンプＩ−ＢＵＭＰの最外側にもダミーバンプＤ−ＢＡＭＰを有している。そして、入力バンプＩ−ＢＵＭＰの配列の両側部分にターゲットＴＧを有している。
【００５１】
このドレインドライバの底部の回路部分（当該チップの内部配線領域）には保護膜Ｐが形成されている。本実施例では、長辺側における上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰと表示領域ＡＲから遠い側のダミーバンプＤ−ＢＵＭＰを橋絡するように短辺方向に沿った部分に接着面分割構造ＥＭを帯状に有している。
【００５２】
上記接着面分割構造ＥＭも、前記実施例と同様の異方性導電膜と界面接着性が悪いテフロン膜あるいは剥離剤等の塗布または貼付、またはドレインドライバの圧着時に破壊する材料の塗布または貼付で構成される。これらの接着面分割構造ＥＭは当該チップのバンプよりも低く塗布または貼付する。
【００５３】
本実施例では、表示パネルの基板面上の配線とドレインドライバのバンプとを実質的に接続する異方性導電膜は、実質的に図３の太い破線で示したサイズのドレインドライバと同等の面積を有する長辺方向に配置された２つの大きさとなる。なお、図３では接着面分割構造ＥＭが一つの帯状としてあるが、平行する複数の帯状、あるいは断続する１または複数の帯状、あるいはドット状配列に形成してもよい。
【００５４】
本実施例は、ドレインドライバ駆動信号及び階調電圧とをフレキシブルプリント基板から入力する方式に好適である。本実施例の構成により、駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の接着面が２つに分割されているため、基板とドレインドライバの間の残留応力が低減される。特に、接着面の長辺方向の長さが短くなっているので、残留応力の抑制効果が大きい。
【００５５】
図４は本発明による表示装置のさらに他の実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。図示した駆動回路チップも液晶パネルで言えばドレイン線（映像信号線）に駆動信号を与えるドレインドライバである。このドレインドライバの底部には入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰ、入出力バンプＩ／Ｏ−ＢＵＭＰおよびダミーバンプＤ−ＢＵＭＰが形成されている。
【００５６】
このドレインドライバは、液晶パネルの長辺に沿う方向（Ｘ方向）に配置される一方の長辺側（表示領域ＡＲ側）にはダミーバンプＤ−ＢＵＭＰを有する。また、他方の長辺側の中央領域には出力バンプＯ−ＢＵＭＰを有し、この出力バンプＯ−ＢＵＭＰの両側部分のターゲットＴＧの外側に入力バンプＩ−ＢＵＭＰを有する。チップの四隅には、圧着力を均一化するためにダミーバンプを備えている。
【００５７】
そして、短辺側（Ｙ方向辺）の前記表示領域ＡＲから遠い部分には入出力バンプＩ／Ｏ−ＢＵＭＰを有し、表示領域ＡＲに近い側にダミーバンプＤ−ＢＵＭＰを有している。この駆動回路チップの底部の回路部分（当該チップの内部配線領域）には保護膜Ｐが形成されている。本実施例では、上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰに近接して当該長辺に沿った位置と表示領域から遠い側の長辺の中央部分にあるダミーバンプＤ−ＢＵＭＰと上記表示領域ＡＲに近い側のダミーバンプＤ−ＢＵＭＰを橋絡するように短辺方向に沿った部分に接着面分割構造ＥＭを各帯状に有している。図４では、接着面分割構造ＥＭがＴ字形に形成されている。
【００５８】
上記接着面分割構造ＥＭは、前記実施例と同様の異方性導電膜と界面接着性が悪いテフロン膜、剥離剤が塗布または貼付される。また、ドレインドライバの圧着時に破壊する材料を塗布または貼付してもよい。これらの接着面分割構造ＥＭは当該チップのバンプよりも低く塗布または貼付する。
【００５９】
本実施例の接着面分割構造ＥＭは、図１および図３で説明した本発明の前記各実施例を組み合わせたものに相当する。したがって、基板面上の配線とドレインドライバのバンプとを実質的に接続する異方性導電膜は、実質的に図１の太い破線で示したサイズのドレインドライバと同等の面積を有する長辺方向に配置された２つの大きさとなる。なお、図４では接着面分割構造ＥＭのそれぞれが一つの帯状としてあるが、それぞれが平行する複数の帯状、あるいは断続する１または複数の帯状、あるいはドット状配列に形成してもよい。
【００６０】
表示パネルの基板に対するドレインドライバの接着面は表示領域ＡＲから遠いほど表示ムラの軽減に効果があるため、本実施例では、表示領域ＡＲ側長辺のバンプは全てダミーバンプＤ−ＢＵＭＰとし、表示領域ＡＲと反対側長辺と短辺とに入力バンプＩ−ＢＵＭＰ、出力バンプＯ−ＢＵＭＰおよび入出力バンプＩ／Ｏ−ＢＵＭＰを配置している。しかし、図１や図３あるいは図１１で説明したものと同様のバンプ配置に本実施例の接着面分割構造ＥＭを設けることもできる。
【００６１】
本実施例は、図１と同様にドレイン駆動信号および階調電圧を表示パネルの基板上の配線で隣接するドレインドライバに転送する方式、所謂ドライバ間データ転送方式に好適である。本実施例の構成により、ドレインドライバの底面と表示パネルの基板の間に介在する異方性導電膜の接着面が長辺方向中央部で２つに分割されているため、基板とドレインドライバの間の残留応力が低減される。
【００６２】
本発明の各実施例における接着面分割構造は駆動回路チップの底部に有する保護膜の上に設けても、あるいは駆動回路チップの底部の配線領域に相当する底部に対向する表示パネルの基板面の上に設けても同様の前記した効果を得ることができる。なお、表示パネルの基板面の上に設ける場合は、駆動回路チップの搭載前の異方性導電膜の仮圧着可能が要件である。また、駆動回路チップの四隅に設けたダミーバンプ、あるいは接着面分割構造に隣接する位置に設けたダミーバンプは、接続信頼性が確保できれば不要である。
【００６３】
次に、以上説明した本発明の各実施例の構成としたことによる効果を数式で説明する。ドレインドライバの長手方向サイズをＸ、短手方向サイズをＹ、厚み（ＨＸ−Ｙ平面に垂直な方向のサイズ）をＺとしたとき、当該ドレインドライバの実装後の残留応力Ｆは次の関係式で表される。
【００６４】
Ｆ＝Ｘ・Ｙ・Ｚ・（弾性率）・Δα・ΔＴ
ここで、Δαはドレインドライバと硬化後の異方性導電膜の熱膨張率差
ΔＴは圧着温度と常温の温度差
である。
【００６５】
この関係式から、本発明の各実施例で説明した接着面分割構造により、ＸおよびＹ、またはＸとＹの双方を小さくできるので、表示ムラを改善することができる。特に、この接着面分割構造を表示領域に近い側に設けることで、接着面が表示領域から遠ざかることも表示ムラをより改善することに寄与する。
【００６６】
本発明は、上記したＦＣＡ実装方式で駆動回路チップやその他の半導体チップを実装するもの一般に適用できる。また、表示パネルの基板として一般的に用いられるガラス基板への実装に限るものではなく、フレキシブルプリント基板への実装、プリント回路ボードへの実装（ＣＯＢ）等、各種基板にベアチップを実装した回路装置、ＱＦＰ（四辺フラットパッケージ）、ＣＳＰ（チップサイズパッケージ）などの各種パッケージにも同様に適用できる。
【００６７】
次に、本発明の具体的な構成例について、上記実施例で説明した特徴以外の構成部分について液晶パネルを例として説明する。図５は液晶パネルの第１の基板上に駆動回路チップを搭載した様子を示す平面図、また図６は図５のＡ−Ａ線で切断した断面図である。図５、図６においてＰＮＬは液晶パネル、ＳＵＢ１は第１の基板、ＳＵＢ２は第２の基板、ＳＬは第１の基板と第２の基板を貼り合わせるシールパターン、ＡＲは表示領域、ＣＯＭは導電ビーズや銀ペースト等を介して上側基板ＳＵＢ２側の共通電極パターンに電気的に接続させる第１の基板ＳＵＢ１上の電極、ＤＴＭ，ＧＴＭは駆動回路チップＩＣ２からの出力信号を表示領域ＡＲ内の配線に供給する引出し配線、ＡＣＦ１，ＡＣＦ２は異方性導電膜、Ｔｄは駆動回路チップＩＣ２へ入力信号を供給する入力配線、ＡＬＣはフレキシブルプリント基板の位置合わせマークである。
【００６８】
また、ＰＳＶ１，ＰＳＶ２は保護被覆膜、ＳＩＬシリコーン樹脂層、ＬＣは液晶、ＢＭはブラックマトリクス、ＰＯＬ１，ＰＯＬ２は偏光板、ＥＰＸはエポキシ樹脂、Ｏ−ＢＵＭＰは駆動回路チップの出力バンプ（金バンプ）、ｄ１，ｄ２は電極（ＩＴＯ）、ＦＰＣ２はフレキシブル基板、ＢＦＩはベースフィルム、ＴＭは出力端子である。駆動回路チップＩＣ２の底部には保護膜Ｐを有し、入力バンプＩ−ＢＵＭＰおよび出力バンプＯ−ＢＵＮＰはＩＴＯからなる電極ｄ１、ｄ２にそれぞれ電気的に接続されている。
【００６９】
なお、図５では第２の基板ＳＵＢ２は一点鎖線で示してあるが、図６に示したように、第２の基板ＳＵＢ２は第１の基板ＳＵＢ１の上方に重なって位置し、シールパターンＳＬにより、表示領域ＡＲを含んで液晶ＬＣを封入している。異方性導電膜ＡＣＦは、一列に並んだ複数個の駆動回路チップＩＣ２部分に共通して細長い形状となったもの（ＡＣＦ２）と上記複数個の駆動回路チップＩＣ２への入力配線のパターン部分に共通して細長い形状となったもの（ＡＣＦ１）を別々に貼り付けている。
【００７０】
パッシベーション膜（保護被覆膜）ＰＳＶ１，ＰＳＶは、図６にも示したように、電食防止のためにできる限り配線部を被覆し、露出部分は異方性導電膜ＡＣＦ１にて覆うようにする。さらに、駆動回路チップＩＣ２の側面周辺は、シリコーン樹脂ＳＩＬが充填され、保護が多重化されている。
【００７１】
図７は本発明による液晶パネルにおける駆動回路チップの実装状態を説明する要部斜視図である。第１の基板ＳＵＢ１に駆動回路チップＩＣ１、ＩＣ２をＣＯＧ方式で実装し、この駆動回路チップＩＣ１、ＩＣ２に接続する外部回路と搭載するフレキシブル基板ＦＰＣ１，ＦＰＣ２は上記第１の基板ＳＵＢ１の端縁から同図の太矢印で示したように当該基板ＳＵＢ１の裏面に折り込まれる。これにより、液晶パネルの額縁を大幅に狭くすることができる。なお、同図のＡ−Ａ線は前記図５のＡ−Ａ線に相当する。図５、図６と同一符号は同一機能部分に対応する。
【００７２】
図８は液晶表示装置の等価回路例を示すブロック図である。この液晶パネルの表示領域ＡＲの下側にドレインドライバＩＣ２である複数の駆動回路チップからなる映像信号線駆動回路ＤＤＲが配置され、側面側にゲートドライバＩＣ１である複数の駆動回路チップからなる走査信号線駆動回路ＧＤＲ、およびコントローラ部と電源部ＷＯ搭載したインターフェース基板Ｉ／Ｆを有している。
【００７３】
上記したように、コントローラ部と電源部は多層プリント基板からなるインターフェース基板Ｉ／Ｆに搭載され、液晶パネルの額縁領域を縮小するために走査信号線駆動回路ＧＤＲの裏面に配置されている。アクティブ素子である薄膜トランジスタＴＦＴは隣接する２本のゲート信号線ＧＬの交差領域内に配置され、そのドレイン電極とゲート電極は、それぞれドレイン線ＤＬ、ゲート線ＧＬに接続されている。ＧＴＭはゲート線引出し配線（Ｇ−１，Ｇ０，Ｇ１，Ｇ２，・・Ｇｅｎｄ，Ｇｅｎｄ＋１）、ＤＴＭ（ＤｉＲ，ＤｉＧ，ＤｉＢ，・・Ｄｉ＋１Ｒ，Ｄｉ＋１Ｇ，Ｄｉ＋１Ｂ，・・）はドレイン線引出し配線、Ｃａｄｄは保持容量を示す。なお、ソース、ドレインは、本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路では、その極性が動作中反転するので、ソース電極とドレイン電極は動作中入れ替わると理解されたい。
【００７４】
図９はアクティブマトリクス型の液晶表示装置における駆動回路の構成例を説明するブロック図である。液晶表示装置は本体コンピュータ（図８のＨＯＳＴ）からの表示信号とクロック信号を含む制御信号を受けて液晶パネルＰＮＬに画素データ、各種クロック信号、各種の駆動電圧を印加するインターフェース回路を搭載したインターフェース基板Ｉ／Ｆを備えている。
【００７５】
インターフェース回路Ｉ／Ｆは、タイミングコンバータＴＣＯＮを備えた表示制御装置と電源回路を有し、表示制御装置は液晶パネルに表示信号から生成した表示データを転送するデータバス、ドレインドライバが表示データを取り込むためのクロック、ドレインドライバが液晶駆動信号を切り替えるためのクロック、ゲートドライバを駆動するフレーム開始指示信号とゲートクロックなどのタイミング信号を液晶パネルＰＮＬに出力する。
【００７６】
また、電源回路は正極階調電圧生成回路と負極階調電圧生成回路、対向電極電圧生成回路、ゲート用電圧生成回路で構成される。本体コンピュータからの表示信号と制御信号を受け取るインターフェース基板Ｉ／Ｆは、１画素単位、つまり赤（Ｒ）、緑（Ｇ）、青（ｂ）の各データ１つを組にし、図８に示したデータ線を介して単位時間に１画素分をドレインドライバに転送する。
【００７７】
単位時間の基準になるクロック信号は本体コンピュータＨＯＳＴから液晶表示装置に送られる。具体的には、例えば１０２４×７６８画素の液晶表示装置では、通常は６５ＭＨｚの周波数が用いられる。液晶パネルＰＮＬの構成としては、表示画面を基準に、横方向にドレインドライバを置き、このドレインドライバを薄膜トランジスタＴＦＴのドレイン線の引出し配線に接続して液晶を駆動するための電圧を供給する。また、ゲート線にはゲートドライバの引出し配線を接続し、ある一定時間（１水平動作時間）、薄膜トランジスタＴＦＴのゲートに電圧を供給する。
【００７８】
タイミングコンバ−タは半導体集積回路（ＬＳＩ、またはＩＣ）により構成され、本体コンピュータＨＯＳＴからの表示信号と各種制御信号を受取り、これを基にドレインドライバ、ゲートドライバへ必要な表示データと動作クロックを出力する。なお、この例では、１画素分のデータ線は１８ビット（Ｒ，Ｇ，Ｂ各６ビット）である。
【００７９】
本体コンピュータＨＯＳＴから液晶表示装置のタイミングコンバータＴＣＯＮへは、低電圧振幅差動信号である、所謂ＬＶＤＳで信号伝送を行う。タイミングコンバータＴＣＯＮからドレインドライバへはＣＭＯＳレベルの信号で伝送を行うが、この場合、６５ＭＨｚの画素クロックを供給することが困難なので、３２．５ＭＨｚのクロックの立上がりと立下がりの両エッジに同期して表示データの伝送を行う。
【００８０】
ゲートドライバへは１水平時間毎に薄膜トランジスタＴＦＴのゲート線に電圧を供給するように水平同期信号および表示タイミング信号（ディスプレイタイミング信号）に基づき、１水平時間周期のパルスを与える。１フレーム時間単位では第１ライン目からの表示になるよう、垂直同期信号を基にフレーム開始指示信号も与える。
【００８１】
電源回路の正極階調電圧生成回路と負極階調電圧生成回路は、同じ液晶に長時間同じ電圧が加わらないように、ある一定の時間毎に液晶に与える電圧を交流化するための基準電圧を生成する。実際の交流化は、ドレインドライバ内で正極階調電圧と負極階調電圧を切り替えて使用することで行われる。なお、ここで言う交流化とは、対向電極電圧を基準に、ドレインドライバへ与える電圧を一定時間毎に正電圧側／負電圧側に変化させることである。ここでは、この交流化の周期を１フレーム時間単位で行っている。
【００８２】
この液晶パネルにＣＯＧ方式で駆動回路チップを上記した各実施例で説明した接着面分割構造を設けた圧着実装により、表示ムラが抑制されて高品質の液晶表示装置が得られる。
【００８３】
【発明の効果】
以上説明したように、本発明によれば、駆動回路チップの底面と表示パネルの基板の間に介在する異方性導電膜の接着面を２つに分割することで、基板と駆動回路チップの間の残留応力を低減することができる。
【図面の簡単な説明】
【図１】本発明による表示装置の一実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。
【図２】本発明の一実施例における駆動回路チップのバンプを表示パネルの基板面に有する配線に接続した状態をフレキシブルプリント基板ＦＰＣの配線との接続状態と共に示す模式図である。
【図３】本発明による表示装置の他の実施例の構成を模式的に説明する駆動回路チップの底部構成の平面図である。
【図４】本発明による表示装置のさらに他の実施例の構成を模式的に説明する駆動回路チップの底部構成を模式的に説明する平面図である。
【図５】液晶パネルの第１の基板上に駆動回路チップを搭載した様子を示す平面図である。
【図６】図５のＡ−Ａ線で切断した断面図である。
【図７】本発明による液晶パネルにおける駆動回路チップの実装状態を説明する要部斜視図である。
【図８】液晶表示装置の等価回路例を示すブロック図である。
【図９】アクティブマトリクス型の液晶表示装置における駆動回路の構成例を説明するブロック図である。
【図１０】フリップチップ実装方式の液晶表示パネルの駆動回路チップの実装状態を説明する平面図である。
【図１１】従来の駆動回路チップの底部に設けられるバンプ等の構成を説明する底部平面図である。
【符号の説明】
ＳＵＢ１ 第１の基板
ＳＵＢ２ 第２の基板
ＩＣ１ 駆動回路チップ（ゲートドライバ）
ＩＣ２ 駆動回路チップ（ドレインドライバ）
ＦＰＣ１、ＦＰＣ２ フレキシブルプリント基板
Ｉ−ＢＵＭＰ 入力バンプ
Ｉ／Ｏ−ＢＵＭＰ 入出力バンプ
Ｏ−ＢＵＭＰ 出力バンプ
Ｄ−ＢＵＭＰ ダミーバンプ
Ｐ 保護膜
ＴＧ ターゲット
ＥＭ 接着面分割構造。
Claims (10)
- 複数のアクティブ素子を配置した一方の基板と、前記アクティブ素子と共に画素を構成する表示部材を有する他方の基板を貼り合わせた表示パネルを有し、
前記一方の基板の周辺部に有する前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板を介して外部から入力する表示のための各種信号を接続する多数の入力配線と、
前記一方の基板上に直接搭載して前記入力配線と前記引出し配線に橋絡し、前記フレキシブルプリント基板を介して入力する前記表示のための各種信号を前記表示データに変換して前記引出し配線に印加するための複数の駆動回路チップを実装した表示装置であって、
前記駆動回路チップの少なくとも前記一方の基板に実装される底部は前記一方の基板の縁辺方向に長軸をもつ略矩形形状であり、前記底部には異方性導電膜を介して前記入力配線に接続する入力バンプおよび前記引出し配線に接続する出力バンプおよびダミーバンプとを有し、
前記駆動回路チップの基板に実装される底部の一部に、前記異方性導電膜との界面接着性が疎である薄膜の塗布膜を有した接着面分割構造を設けたことを特徴とする表示装置。 - 前記接着面分割構造内に設けられるバンプは、ダミーバンプであることを特徴とする請求項１に記載の表示装置。
- 前記接着面分割構造は、前記駆動回路チップの外形線の内側で、かつ長手方向に沿って設けられることを特徴とする請求項１に記載の表示装置。
- 前記接着面分割構造は、前記駆動回路チップの外形線の内側で、かつ長手方向略中央部で短手方向に沿って設けられたことを特徴とする請求項１に記載の表示装置。
- 前記接着面分割構造は、前記駆動回路チップの外形線の内側で、かつ長手方向に沿った部分と当該長手方向の略中央部で短手方向に沿った部分とに設けられたことを特徴とする請求項１に記載の表示装置。
- 前記接着面分割構造の塗布膜は、前記入力バンプ、出力バンプ、ダミーバンプの各バンプよりも低く塗布されることを特徴とする請求項１に記載の表示装置。
- 前記駆動回路チップの前記接着面分割構造の端部が近接する辺にダミーバンプを有することを特徴とする請求項１乃至６の何れかに記載の表示装置。
- 前記駆動回路チップの少なくとも前記配線領域に相当する底部に保護膜を有し、上記保護膜の上に前記接着面分割構造を設けたことを特徴とする請求項１乃至７の何れかに記載の表示装置。
- 前記駆動回路チップの少なくとも前記配線領域に相当する底部に保護膜を有し、この配線領域に相当する底部に対向する表示パネルの基板面の上に前記接着面分割構造を設けたことを特徴とする請求項１乃至７の何れかに記載の表示装置。
- 前記一方の基板と他方の基板の間に液晶層を有することを特徴とする請求項１乃至９の何れかに記載の表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063809A JP3895199B2 (ja) | 2002-03-08 | 2002-03-08 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063809A JP3895199B2 (ja) | 2002-03-08 | 2002-03-08 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003263117A JP2003263117A (ja) | 2003-09-19 |
| JP3895199B2 true JP3895199B2 (ja) | 2007-03-22 |
Family
ID=29196897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063809A Expired - Fee Related JP3895199B2 (ja) | 2002-03-08 | 2002-03-08 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3895199B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100857494B1 (ko) * | 2002-04-30 | 2008-09-08 | 삼성전자주식회사 | 구동 집적 회로 패키지 및 이를 이용한 칩 온 글래스액정표시장치 |
| JP3956903B2 (ja) | 2003-06-09 | 2007-08-08 | セイコーエプソン株式会社 | 半導体モジュール、電子機器および半導体モジュールの製造方法 |
| JP3835442B2 (ja) * | 2003-09-24 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
| KR101022278B1 (ko) * | 2003-12-15 | 2011-03-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| KR101051013B1 (ko) * | 2003-12-16 | 2011-07-21 | 삼성전자주식회사 | 구동 칩 및 이를 갖는 표시장치 |
| US20050253993A1 (en) * | 2004-05-11 | 2005-11-17 | Yi-Ru Chen | Flat panel display and assembly process of the flat panel display |
| JP4425264B2 (ja) * | 2006-12-15 | 2010-03-03 | Ｏｋｉセミコンダクタ株式会社 | 走査線駆動回路 |
| WO2010024015A1 (ja) * | 2008-09-01 | 2010-03-04 | シャープ株式会社 | 半導体素子およびそれを備えた表示装置 |
| JP2010177563A (ja) * | 2009-01-30 | 2010-08-12 | Renesas Electronics Corp | 表示駆動用半導体装置 |
| JP2012227480A (ja) * | 2011-04-22 | 2012-11-15 | Japan Display East Co Ltd | 表示装置及び半導体集積回路装置 |
| WO2014057908A1 (ja) * | 2012-10-11 | 2014-04-17 | シャープ株式会社 | 駆動チップ及び表示装置 |
| JP5805818B2 (ja) * | 2014-03-31 | 2015-11-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6653647B2 (ja) | 2016-12-21 | 2020-02-26 | 太陽誘電株式会社 | 弾性波デバイス |
| TWI749501B (zh) * | 2019-04-02 | 2021-12-11 | 力領科技股份有限公司 | 顯示裝置 |
| JP6781316B2 (ja) * | 2019-09-13 | 2020-11-04 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2002
- 2002-03-08 JP JP2002063809A patent/JP3895199B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003263117A (ja) | 2003-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3895199B2 (ja) | 表示装置 | |
| JP2005062582A (ja) | 表示装置 | |
| US7375787B2 (en) | Liquid crystal display devices | |
| US11215883B2 (en) | Chip on film package and display apparatus having ihe same | |
| US6738123B1 (en) | Drive circuit connection structure including a substrate, circuit board, and semiconductor device, and display apparatus including the connection structure | |
| WO2012006804A1 (zh) | 液晶显示器及其线路架构 | |
| TWM268600U (en) | Structure of chip on glass and liquid crystal display device using the structure | |
| US11877483B2 (en) | Display device with circuit film coupled to lateral surface of base substrate | |
| KR100447233B1 (ko) | 액정표시소자 | |
| US20050185127A1 (en) | Method of manufacturing liquid crystal display | |
| JP2006243724A (ja) | 駆動チップ、表示装置及びその製造方法 | |
| WO2019080290A1 (zh) | 显示面板及其应用的显示装置 | |
| JP3760282B2 (ja) | 液晶表示装置 | |
| KR100266213B1 (ko) | 패드마진을줄인cog형액정패널 | |
| US8421720B2 (en) | LCD and circuit architecture thereof | |
| JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP4067502B2 (ja) | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 | |
| KR20170038301A (ko) | 디스플레이 장치 | |
| WO2020220466A1 (zh) | 印刷电路板及显示装置 | |
| KR100266214B1 (ko) | 패드마진을줄인cog형액정패널 | |
| US20240006397A1 (en) | Display panel | |
| KR20070032463A (ko) | 하나의 이방성 전도필름을 이용하여 액정패널에 부착되는반도체칩 및 플렉시블 인쇄회로기판을 포함하는액정표시장치 및 그 제조방법 | |
| KR20080060436A (ko) | 액정표시장치 | |
| KR20080058840A (ko) | 액정표시장치 | |
| JP2009188202A (ja) | 基板実装構造及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060807 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061213 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3895199 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131222 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |