JP3760282B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3760282B2 JP3760282B2 JP2001268817A JP2001268817A JP3760282B2 JP 3760282 B2 JP3760282 B2 JP 3760282B2 JP 2001268817 A JP2001268817 A JP 2001268817A JP 2001268817 A JP2001268817 A JP 2001268817A JP 3760282 B2 JP3760282 B2 JP 3760282B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- drive circuit
- crystal display
- circuit chip
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特にその液晶パネルを構成する基板の周辺上に駆動回路チップを直接実装した、所謂フリップチップ実装方式の液晶表示装置に関する。
【0002】
【従来の技術】
画素毎に薄膜トランジスタTFTなどのアクティブ素子を有し、このアクティブ素子をスイッチング駆動するアクティブ・マトリクス型の液晶表示装置は、アクティブ素子を介して画素電極に液晶駆動電圧(階調電圧)を印加するため、各画素間のクロストークがなく、単純マトリクス型の液晶表示装置のようにクロストークを防止するための特殊な駆動方法を用いることなく多階調表示が可能である。
【0003】
図11はフリップチップ実装方式の液晶パネルを用いた液晶表示装置の駆動回路チップの実装状態の説明図である。液晶パネルPNLを構成する二枚の基板の一方の周辺には駆動回路チップが直接実装されている。この駆動回路チップは、アクティブ素子として薄膜トランジスタを用いたものでは、薄膜トランジスタのゲート線の引出し配線に接続するゲートドライバとドレイン線の引出し配線に接続するドレインドライバとからなる。
【0004】
そして、これらゲートドライバとドレインドライバに表示のための各種信号を供給するためのフレキシブルプリント基板FPC1、FPC2が配置されている。フレキシブルプリント基板FPC1、FPC2は、液晶パネルの近傍に設けたインターフェース基板PCBに接続している。インターフェース基板PCBは本体コンピュータなどの外部信号源からの表示信号を液晶表示装置のための表示信号に変換するための各種半導体回路チップやその他の電子回路が搭載されている。
【0005】
図11において、液晶パネルPNLは二枚の基板(下側基板SUB1と上側基板SUB2)の貼り合わせ間隙に液晶を封入して構成されている。二枚の基板のうちの下側基板SUB1の一縁(図では下縁、長手方向辺)にドレイン線側のフレキシブルプリント基板FPC2が取り付けられ、その開口部HOPの配列に沿って液晶パネルPNLの裏側に折り込まれる。
【0006】
また、左縁(図では左縁、短手方向辺)にゲート線側のフレキシブルプリント基板FPC1が取り付けられ、そのコネクタCT3とインターフェース基板PCBのコネクタCTR3およびドレイン線側のフレキシブルプリント基板FPC2のコネクタCT4と接続するコネクタCTR4とが結合される。また、インターフェース基板PCBには、ホストコンピユータからの信号を接続するインターフェースコネクタCT1、タイミングコンバ−タTCON等が取り付けられる。本構成例ではLVDS方式のデータ伝送方式を採用しているが、この場合に必要となる受信側信号変換器(LVDS−R)はタイミングコンバ−タTCONと同一のチップで一体化する方法を採ることで、インタ−フェ−ス基板上の実装面積を低減している。
【0007】
なお、液晶パネルPNLの表示面側(上側基板SUB2の表面)には上偏光板POL1が貼り合わせられ、その内方に表示領域ARが形成される。下側基板SUB1の下辺の周縁に搭載された駆動回路チップIC2はドレインドライバ、左辺の外縁に搭載された駆動回路チップIC1はゲートドライバであり、それらの底部に入力バンプと出力バンプを有する。下側基板SUB1の下辺の周縁には前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板を介して外部から入力する表示のための各種信号を接続する多数の入力配線が形成されており、上記駆動回路チップIC1とIC2の各バンプを上記入力配線と出力配線に異方性導電膜を介して接続して橋絡させている。図中、FGPはフレームグランドパッド、FHLは位置合わせ穴である。この種の液晶表示装置の従来技術を開示したものとしては、例えば特開平6−13724号公報、特開平11−297758号公報等を挙げることができる。
【0008】
【発明が解決しようとする課題】
図12は従来の駆動回路チップの底部に設けられるバンプ等の構成を説明する平面図であり、ここではドレインドライバを例としてある。以下の説明では、駆動回路チップとしてドレインドライバについて説明するが、ゲートドライバについても同様なので、ゲートドライバの場合については説明を省略する。
【0009】
図12において、駆動回路チップIC2は、全体として樹脂モールドされており、その底部の一方の長辺側には多数の入力バンプI−BUNPを有し、他方の長辺側には多数の出力バンプO−BUNPを有している。なお、底部にはダミーバンプD−BUMPも形成されている(同図では、代表的なダミーバンプにのみ符号を付した。この構成例では、底部の入出力バンプI−BUNP、O−BUNPを避けた回路面の全面を覆うように有機絶縁材からなる保護膜PIQが塗布されている。この保護膜はPIQの他、SiO2 、SiN等でもよく、駆動回路チップの取扱い時における特に回路部分に対する傷の発生を防止するものである。図中にサイズの一例を示す。
【0010】
通常、駆動回路チップは樹脂モールドされており、上記のバンプは当該駆動回路チップの底部から突出して形成されている。図中、参照符号SCは駆動回路チップの製作工程で個々のチップに分割するスクライブエリアを示す。液晶パネルの一方の基板である下側基板SUB1に形成された入力配線と出力配線に異方性導電膜を介して駆動回路チップICを実装する。異方性導電膜は熱圧着時に溶融し、その中に含まれる導電粒子が入力配線および出力配線各バンプの間に捕捉されることで隣接するバンプおよび配線同志が電気的に隔離されて対応する配線とバンプ間が電気的に接続される。そのため、配線とバンプの間に異方性導電膜の導電粒子が充分に捕捉されることが必要である。
【0011】
このとき、駆動回路チップのバンプの高さが高いと配線とバンプの間に捕捉される導電粒子数が多くなる。また、駆動回路チップの底部に傷防止のための保護膜を設けると、異方性導電膜に含まれる導電粒子数が減少する。この原因を検証したところ、駆動回路チップを実装する際に溶融した異方性導電膜の流動速度が導電粒子の捕捉数に関係していることが分かった。すなわち、流動速度が大きいと配線とバンプの間に捕捉される導電粒子の数が減少してしまう。配線とバンプの間に捕捉される導電粒子の数が減少すると、両者間の抵抗が大きくなり、あるいは接続不良が発生して、液晶表示装置の信頼性を損なう原因の一つとなる。
【0012】
駆動回路チップに設けるバンプの数は液晶表示装置を構成する液晶パネルの精細度の向上に伴って増加、バンプの面積も小さくなる。これに応じて各バンプと配線間に補足される導電粒子の数を確保するために、当該異方性導電膜に含ませる導電粒子を極端に増加させることも考えられる。しかし、駆動回路チップのバンプ数に応じて導電粒子数の含有量を変えた異方性導電膜を用いることは製造コストの面からも望ましいことではなく、汎用の異方性導電膜を用いることが望ましい。
【0013】
前掲の特開平11−297758号公報では、バンプの表面に凹凸を形成して導電粒子を捕捉するようにしているが、このような形状を形成するためのプロセスが必要となり、コスト高になる。このように、駆動回路チップのバンプの高さや表面形状を特に考慮することなく、かつバンプの面積にかかわりなく充分な導電粒子の捕捉を実現することが課題の一つとなっていた。また、駆動回路チップの底部に設ける保護膜を除去すると、作業中に傷が付き易いため、この保護膜を付けて実装するのが望ましいため、保護膜付きの状態で導電粒子を充分に捕捉できることが要求される。これも又、解決すべき課題の一つとなっていた。このような課題を解決すれば信頼性の高い液晶表示装置が得られる。
【0014】
本発明の目的は、上記した従来技術における課題を解消し、液晶パネルの基板上に有する配線と駆動回路チップのバンプの間に充分な量の導電粒子を捕捉させて、信頼性の高い液晶表示装置を提供することにある。本発明の上記目的と他の目的、および本発明の新規な特徴は、後述する本発明の詳細な記述および図面の記載から明らかになるであろう。
【0015】
【課題を解決するための手段】
上記目的を達成するために、本発明は、駆動回路チップの底部に溝を設け、駆動回路チップのバンプの形状を考慮することなく、また、高精細度の駆動回路に対しても異方性導電膜に含有する導電粒子の数を極端に増加させることなく、溶融した異方性導電膜の流動を制御することによって達成される。本発明の典型的な構成を記述すれば、次のとおりである。
【0016】
画素毎にアクティブ素子を配置した一方の基板とカラーフィルタを有する他方の基板を貼り合わせた液晶パネルを有し、
前記一方の基板の周辺部に有する前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板を介して外部から入力する表示のための各種信号を接続する多数の入力配線と、
前記一方の基板上に直接搭載して前記入力配線と前記引出し配線に橋絡し、前記フレキシブルプリント基板を介して入力する前記表示のための各種信号を前記表示データに変換して前記引出し配線に印加するための複数の駆動回路チップを実装した液晶表示装置であって、
前記駆動回路チップの少なくとも前記一方の基板に実装される底部は前記一方の基板の縁辺方向に長軸をもつ略矩形形状であり、前記底部には異方性導電膜を介して前記入力配線に接続する入力バンプおよび前記引出し配線に接続する出力バンプを有し、
前記駆動回路チップの底部に、前記一方の基板上に実装する際の加熱により流動化する前記異方性導電膜の余剰分を前記一方の基板と前記駆動回路チップの底部の間の流動の制御と前記一方の基板と前記駆動回路チップの底部の間からの排出を制御する溝を有することを特徴とする。
【0017】
上記の駆動回路チップの少なくとも前記底部の樹脂面を掘り下げて上記の溝を形成する。これは、駆動回路チップのモールド工程で用いるモールド型に対応する形状を設けておくことで実現できる。
【0018】
駆動回路チップの底部に保護膜を有する場合は、この保護膜の一部を除去することで上記の溝を形成する。溝の形状は配置は駆動回路チップのバンプ配列に応じて異方性導電膜が所望の方向と速度で流動するように決定する。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。図1は本発明による液晶表示装置の第1実施例の構成を模式的に説明する駆動回路チップの底部平面図である。図中、参照符号CH2はドレインドライバの駆動回路チップを示し、この駆動回路チップCH2の底部には入力バンプI−BUMP、出力バンプO−BUMP、およびダミーバンプD−BUMPが形成されている。同図では、代表的なダミーバンプのみに符号を付してある。
【0020】
この駆動回路チップCH2は図12と同様に、液晶パネルの長辺に沿う方向に配置される長辺側に入力バンプI−BUMPおよび出力バンプO−BUMPを有し、その底部の回路部分には保護膜PIQが形成されている。保護膜PIQの入力バンプI−BUMP側から出力バンプO−BUMP方向に向けて溝DITが形成されている。この溝DITは出力バンプO−BUMP側では当該出力バンプO−BUMPの配列方向に連続するように形成されている。駆動回路チップCH2を液晶パネルの基板上に形成された配線上に圧着する際に、当該駆動回路チップCH2の底部と基板の間の略全域に挟まれて溶融される異方性導電膜を当該チップの外側に流れる方向に形成されている。
【0021】
そして、溝DITの一部は溶融した異方性導電膜の殆どが出力バンプ0−BUMPと反対側に流れるように入力バンプI−BUMP側に開放した形状に保護膜PIQを除去して形成されている。なお、保護膜PIQの膜厚を溝部分で薄くしてもよいことはもちろんである。また、保護膜PIQの除去と共に、下層のモールドを掘り下げてもよい。溝DITの幅と間隔は主として入力バンプI−BUMPの大きさや配置の間隔に応じて形成される。他の構成は図12と同様である。
【0022】
このように構成したことで、溶融した異方性導電膜の流速は入力バンプI−BUMP側で速く、出力バンプO−BUMP側で遅くなる。そのため、異方性導電膜に含まれる導電粒子は出力バンプO−BUMP部分で滞留しがちになり、出力バンプO−BUMPと入力配線の間に捕捉される導電粒子の数を確保でき、接続不良等が回避される。
【0023】
また、保護膜PIQの出力バンプO−BUMP側が連続しているため、異方性導電膜は当該出力バンプO−BUMP側から駆動回路チップCH2の外側に流出し難く、当該出力バンプO−BUMPと入力配線の間での導電粒子の捕捉数を確保できる。実際の実装作業によれば、溝DITの駆動回路チップCH2の幅方向(短辺側)の長さは当該短辺長の1/3以上とすることで、溶融した異方性導電膜が出力バンプO−BUMPと反対側(入力バンプI−BUMP)に誘導されることが確認された。
【0024】
本実施例により、液晶パネルの基板上に有する配線と駆動回路チップのバンプの間に充分な量の導電粒子が捕捉され、両者間の電気的接続を充分に確保した信頼性の高い液晶表示装置を提供することができる。
【0025】
図2は本発明による液晶表示装置の第2実施例の構成を模式的に説明する駆動回路チップの底部平面図である。図中、図1と同一の参照符号は同一機能部分に対応する。本実施例は、入力バンプI−BUMPを駆動回路チップCH2の短辺側に設けた形式の駆動回路チップに本発明を適用したものである。駆動回路チップCH2の底部には保護膜PIQが形成され、この保護膜PIQには駆動回路チップCH2の出力バンプO−BUMPが配列された辺と対向する辺に向けて溝DITが形成されている。溝DITを形成した出力バンプO−BUMP側の保護膜PIQは連結されており、全体として櫛型の溝が形成されている。
【0026】
この出力バンプO−BUMPが配列された辺と対向する辺にはダミーバンプD−BUMPが設けられている。ダミーバンプD−BUMPには導電粒子を要しないので、溶融した異方性導電膜の流速が大きくてもよい。溝DITの作用効果は前記実施例と同様である。本実施例により、液晶パネルの基板上に有する配線と駆動回路チップのバンプの間に充分な量の導電粒子が捕捉され、両者間の電気的接続を充分に確保した信頼性の高い液晶表示装置を提供することができる。
【0027】
図3は本発明による液晶表示装置の第3実施例の構成を模式的に説明する駆動回路チップの底部平面図である。図中、図2と同一の参照符号は同一機能部分に対応する。本実施例は、図2の変形例に相当する。本実施例では、駆動回路チップCH2の回路部分でも最もダメージに弱いとされる領域(例えば、アンプ部)には保護膜PIQを残して図2と同様の溝DITを形成したものである。そして、この溝を横断して上記領域に有する保護膜PIQの出力バンプO−BUMP側にも溝を形成してある。本実施例によれば、保護膜PIQの本来の機能を抑制することなしに、第2実施例と同様の作用効果を奏することができる。
【0028】
図4は本発明による液晶表示装置の第4実施例の構成を模式的に説明する保護膜の溝形状の部分図である。本実施例の保護膜PIQに形成する溝DITは溶融した異方性導電膜の流れをさらに制御できるようにしたもので、溝DITが開いた方向により速く異方性導電膜が流れ易くなる。この溝形状は前記した各実施例に適用できる。本実施例により、液晶パネルの基板上に有する配線と駆動回路チップのバンプの間に充分な量の導電粒子が捕捉され、両者間の電気的接続を充分に確保した信頼性の高い液晶表示装置を提供することができる。
【0029】
図5は本発明による液晶表示装置の第5実施例の構成を模式的に説明する保護膜の溝形状の部分図である。本実施例の保護膜PIQに形成する溝DITも図4の実施例と同様に、溶融した異方性導電膜の流れをさらに制御できるようにしたもので、溝DITが開いた方向かつ溝の側壁が傾斜した方向により速く異方性導電膜が流れ易くなる。この溝形状は前記した各実施例に適用できる。本実施例により、液晶パネルの基板上に有する配線と駆動回路チップのバンプの間に充分な量の導電粒子が捕捉され、両者間の電気的接続を充分に確保した信頼性の高い液晶表示装置を提供することができる。
【0030】
保護膜PIQに形成する溝の形状は、上記した各実施例で説明したものに限るものではなく、駆動回路チップに有する入力バンプ、出力バンプの配置形式、配置密度などに応じて適宜設定できる。また、保護膜を有しない駆動回路チップでは、底部のモールドを前記各実施例と同様の形状に掘り下げ、あるいは畝を形成することで同様の作用効果を持たせることができる。
【0031】
図6は液晶パネルの下側基板上に駆動回路チップを搭載した様子を示す平面図、また図7は図6のA−A線で切断した断面図である。図6、図7においてPNLは液晶パネル、SUB1は下側基板、SUB2は上側基板、SLはシールパターン、ARは有効表示部(有効画面エリア)、COMは導電ビーズや銀ペースト等を介して上側基板SUB2側の共通電極パターンに電気的に接続させる下側基板SUB1上の電極、TDM,GTMは駆動回路チップIC2からの出力信号を有効表示部AR内の配線に供給する引出し配線、ACF1,ACF2は異方性導電膜、Tdは駆動回路チップIC2へ入力信号を供給する入力配線、ALCは位置合わせマークである。
【0032】
また、PSV1,PSV2は保護被覆膜、SILシリコーン樹脂層、LCは液晶、BMはブラックマトリクス、POL1,POL2は偏光板、EPXはエポキシ樹脂、I−BUMPは駆動回路チップの入力バンプ(金バンプ)、O−BUMPは同出力バンプ、d1,d2は電極(ITO)、FPC2はフレキシブル基板、BFIはベースフィルム、TMは出力端子である。駆動回路チップIC2の底部には保護膜PIQを有し、入力バンプI−BUMPおよび出力バンプO−BUNPはITOからなる電極d1、d2にそれぞれ電気的に接続されている。
【0033】
なお、図6では上側基板SUB2は一点鎖線で示してあるが、図7に示したように、上側基板SUB2は下側基板SUB1の上方に重なって位置し、シールパターンSLにより、有効表示部ARを含んで液晶LCを封入している。異方性導電膜ACFは、一列に並んだ複数個の駆動回路チップIC2部分に共通して細長い形状となったもの(ACF2)と上記複数個の駆動回路チップIC2への入力配線のパターン部分に共通して細長い形状となったもの(ACF1)を別々に貼り付ける。
【0034】
パッシベーション膜(保護被覆膜)PSV1,PSVは、図7にも示したように、電食防止のためにできる限り配線部を被覆し、露出部分は異方性導電膜ACF1にて覆うようにする。さらに、駆動回路チップIC2の側面周辺は、シリコーン樹脂SILが充填され、保護が多重化されている。
【0035】
図8は本発明による液晶表示装置における駆動回路チップの実装状態を説明する要部斜視図である。下側基板SUB1に駆動回路チップIC1、IC2をフリップチップ方式で実装し、この駆動回路チップIC1、IC2に接続する外部回路と搭載するフレキシブル基板FPC1,FPC2は上記下側基板SUB1の端縁から同図の太矢印で示したように当該基板SUB1の裏面に折り込まれる。これにより、液晶表示装置の額縁を大幅に狭くすることができる。なお、同図のA−A線は前記図6のA−A線に相当する。図6、図7と同一符号は同一機能部分に対応する。
【0036】
図9は液晶表示装置の等価回路例を示すブロック図である。この液晶表示装置は、表示部である液晶パネル(TFT−LCD)の下側にドレインドライバである複数の駆動回路チップからなる映像信号線駆動回路103が配置され、側面側にゲートドライバである複数の駆動回路チップからなる走査信号線駆動回路104、およびインターフェース基板に搭載されるコントローラ部101と電源部102が配置されている。
【0037】
上記したように、コントローラ部101と電源部102は多層プリント基板からなるインターフェース基板に搭載され、液晶表示モジュールの額縁領域を縮小するために走査信号線駆動回路104の裏面に配置されている。アクティブ素子である薄膜トランジスタTFTは隣接する2本のゲート信号線GLの交差領域内に配置され、そのドレイン電極とゲート電極は、それぞれドレイン線DL、ゲート線GLに接続されている。GTMはゲート線引出し配線(G−1,G0,G1,G2,・・Gend,Gend+1)、DiR,DiG,DiB,・・Di+1R,Di+1G,Di+1B,・・はドレイン線引出し配線、Caddは保持容量を示す。なお、ソース、ドレインは、本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路では、その極性が動作中反転するので、ソース電極とドレイン電極は動作中入れ替わると理解されたい。
【0038】
図10はアクティブマトリクス型の液晶表示装置における駆動回路の構成例を説明するブロック図である。液晶表示装置は本体コンピュータからの表示信号とクロック信号を含む制御信号を受けて液晶パネルPNLに画素データ、各種クロック信号、各種の駆動電圧を印加するインターフェース回路を搭載したインターフェース基板を備えている。
【0039】
インターフェース回路は、タイミングコンバータTCONを備えた表示制御装置と電源回路を有し、表示制御装置は液晶パネルに表示信号から生成した表示データを転送するデータバス、ドレインドライバが表示データを取り込むためのクロック、ドレインドライバが液晶駆動信号を切り替えるためのクロック、ゲートドライバを駆動するフレーム開始指示信号とゲートクロックなどのタイミング信号を液晶パネルPNLに出力する。
【0040】
また、電源回路は正極階調電圧生成回路と負極階調電圧生成回路、対向電極電圧生成回路、ゲート用電圧生成回路で構成される。本体コンピュータからの表示信号と制御信号を受け取るインターフェース基板は、1画素単位、つまり赤(R)、緑(G)、青(b)の各データ1つを組にし、図9に示したデータ線を介して単位時間に1画素分をドレインドライバに転送する。
【0041】
単位時間の基準になるクロック信号は本体コンピュータから液晶表示装置に送られる。具体的には、1024×768画素の液晶表示装置では、通常は65MHzの周波数が用いられる。液晶パネルPNLの構成としては、表示画面を基準に、横方向にドレインドライバを置き、このドレインドライバを薄膜トランジスタTFTのドレイン線の引出し配線に接続して液晶を駆動するための電圧を供給する。また、ゲート線にはゲートドライバの引出し配線を接続し、ある一定時間(1水平動作時間)、薄膜トランジスタTFTのゲートに電圧を供給する。
【0042】
タイミングコンバ−タは半導体集積回路(LSI)により構成され、本体コンピュータからの表示信号と各種制御信号を受取り、これを基にドレインドライバ、ゲートドライバへ必要な表示データと動作クロックを出力する。なお、この例では、1画素分のデータ線は18ビット(R,G,B各6ビット)である。
【0043】
本体コンピュータから液晶表示装置のタイミングコンバータへは、低電圧振幅差動信号である、所謂LVDSで信号伝送を行う。タイミングコンバータからドレインドライバへはCMOSレベルの信号で伝送を行うが、この場合、65MHzの画素クロックを供給することが困難なので、32.5MHzのクロックの立上がりと立下がりの両エッジに同期して表示データの伝送を行う。
【0044】
ゲートドライバへは1水平時間毎に薄膜トランジスタTFTのゲート線に電圧を供給するように水平同期信号および表示タイミング信号(ディスプレイタイミング信号)に基づき、1水平時間周期のパルスを与える。1フレーム時間単位では第1ライン目からの表示になるよう、垂直同期信号を基にフレーム開始指示信号も与える。
【0045】
電源回路の正極階調電圧生成回路と負極階調電圧生成回路は、同じ液晶に長時間同じ電圧が加わらないように、ある一定の時間毎に液晶に与える電圧を交流化するための基準電圧を生成する。実際の交流化は、ドレインドライバ内で正極階調電圧と負極階調電圧を切り替えて使用することで行われる。なお、ここで言う交流化とは、対向電極電圧を基準に、ドレインドライバへ与える電圧を一定時間毎に正電圧側/負電圧側に変化させることである。ここでは、この交流化の周期を1フレーム時間単位で行っている。
【0046】
液晶パネルにFCA方式で駆動回路チップを上記した各実施例で説明した実装構造により、信頼性の高い液晶表示装置が得られる。
【発明の効果】
以上説明したように、本発明によれば、駆動回路チップのバンプの形状を考慮することなく、また、高精細度の駆動回路に対しても異方性導電膜に含有する導電粒子の数を極端に増加させることなく、溶融した異方性導電膜の流動を制御することによって高信頼性の液晶表示装置を提供することができる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の第1実施例の構成を模式的に説明する駆動回路チップの底部平面図である。
【図2】本発明による液晶表示装置の第2実施例の構成を模式的に説明する駆動回路チップの底部平面図である。
【図3】本発明による液晶表示装置の第3実施例の構成を模式的に説明する駆動回路チップの底部平面図である。
【図4】本発明による液晶表示装置の第4実施例の構成を模式的に説明する保護膜の溝形状の部分図である。
【図5】本発明による液晶表示装置の第5実施例の構成を模式的に説明する保護膜の溝形状の部分図である。
【図6】液晶パネルの下側基板上に駆動回路チップを搭載した様子を示す平面図である。
【図7】図6のA−A線で切断した断面図である。
【図8】本発明による液晶表示装置における駆動回路チップの実装状態を説明する要部斜視図である。
【図9】液晶表示装置の等価回路例を示すブロック図である。
【図10】アクティブマトリクス型の液晶表示装置における駆動回路の構成例を説明するブロック図である。
【図11】フリップチップ実装方式の液晶パネルを用いた液晶表示装置の駆動回路チップの実装状態の説明図である。
【図12】従来の駆動回路チップの底部に設けられるバンプ等の構成を説明する平面図である。
【符号の説明】
SUB1 下側基板(薄膜トランジスタ基板)
SUB2 上側基板(カラーフィルタ基板)
TCON タイミングコンバータ
IC1 駆動回路チップ(ゲートドライバ)
IC2 駆動回路チップ(ドレインドライバ)
FPC1、FPC2 フレキシブルプリント基板
I−BUMP 入力バンプ
O−BUMP 出力バンプ
D−BUMP ダミーバンプ
PIQ 保護膜
DIT 溝。
Claims (9)
- 画素毎にアクティブ素子を配置した一方の基板とカラーフィルタを有する他方の基板を貼り合わせた液晶パネルを有し、
前記一方の基板の周辺部に有する前記アクティブ素子に表示データを供給する多数の引出し配線、およびフレキシブルプリント基板を介して外部から入力する表示のための各種信号を接続する多数の入力配線と、
前記一方の基板上に直接搭載して前記入力配線と前記引出し配線に橋絡し、前記フレキシブルプリント基板を介して入力する前記表示のための各種信号を前記表示データに変換して前記引出し配線に印加するための複数の駆動回路チップを実装した液晶表示装置であって、
前記駆動回路チップの少なくとも前記一方の基板に実装される底部は前記一方の基板の縁辺方向に長軸をもつ略矩形形状であり、前記底部には異方性導電膜を介して前記入力配線に接続する入力バンプおよび前記引出し配線に接続する出力バンプを有し、
前記駆動回路チップの底部に、前記一方の基板上に実装する際の加熱により流動化する前記異方性導電膜の余剰分を前記一方の基板と前記駆動回路チップの底部の間の流動の制御と前記一方の基板と前記駆動回路チップの底部の間からの排出を制御する溝を有することを特徴とする液晶表示装置。 - 前記駆動回路チップの少なくとも前記底部は樹脂面を有し、前記溝が前記樹脂面を掘り下げて形成されていることを特徴とする請求項1に記載の液晶表示装置。
- 前記駆動回路チップの少なくとも前記底部に保護膜を有し、前記溝が前記保護膜の一部の除去で形成されていることを特徴とする請求項1に記載の液晶表示装置。
- 前記溝は前記底部の前記長軸方向に交差する方向に長手方向を有することを特徴とする請求項2または3に記載の液晶表示装置。
- 前記溝は前記底部の前記長軸方向に交差する方向に長手方向を有すると共に、前記溝を前記長軸方向に連結する連結溝を有することを特徴とする請求項2または3に記載の液晶表示装置。
- 前記連結溝は前記溝の長手方向の端部もしくは端部近傍を連結していることを特徴とする請求項2または3に記載の液晶表示装置。
- 前記溝の幅が長手方向に一定であることを特徴とする請求項1〜6に記載の液晶表示装置。
- 前記溝の幅が長手方向に沿って漸次狭く形成されていることを特徴とする請求項1〜6に記載の液晶表示装置。
- 前記溝の間隔、長さおよび幅が前記入力バンプおよび出力バンプの配置に応じた分布であることを特徴とする請求項1〜8の何れかに記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001268817A JP3760282B2 (ja) | 2001-09-05 | 2001-09-05 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001268817A JP3760282B2 (ja) | 2001-09-05 | 2001-09-05 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003075860A JP2003075860A (ja) | 2003-03-12 |
JP3760282B2 true JP3760282B2 (ja) | 2006-03-29 |
Family
ID=19094748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001268817A Expired - Fee Related JP3760282B2 (ja) | 2001-09-05 | 2001-09-05 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3760282B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100943731B1 (ko) * | 2003-06-28 | 2010-02-23 | 엘지디스플레이 주식회사 | 씨오지 방식 디스플레이 장치 |
JP3979405B2 (ja) | 2004-07-13 | 2007-09-19 | セイコーエプソン株式会社 | 電気光学装置、実装構造体及び電子機器 |
JP2006053338A (ja) * | 2004-08-11 | 2006-02-23 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2008164787A (ja) | 2006-12-27 | 2008-07-17 | Epson Imaging Devices Corp | 液晶表示装置 |
JP4572376B2 (ja) | 2007-07-30 | 2010-11-04 | セイコーエプソン株式会社 | 半導体装置の製造方法および電子デバイスの製造方法 |
JP5246782B2 (ja) | 2008-03-06 | 2013-07-24 | 株式会社ジャパンディスプレイウェスト | 液晶装置および電子機器 |
-
2001
- 2001-09-05 JP JP2001268817A patent/JP3760282B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003075860A (ja) | 2003-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7283130B2 (en) | Display device | |
KR100341552B1 (ko) | 액정 표시 장치 | |
US6657696B2 (en) | Flexible substrate, electro-optical device and electronic equipment | |
JP2002244580A (ja) | 表示素子駆動装置およびそれを用いた表示装置 | |
JP2000171818A (ja) | 液晶表示装置 | |
KR20120031368A (ko) | 화상 표시 장치 | |
JP3895199B2 (ja) | 表示装置 | |
US5729316A (en) | Liquid crystal display module | |
KR100356988B1 (ko) | 액정표시장치 및 그 제조방법 | |
JP3760282B2 (ja) | 液晶表示装置 | |
KR101298156B1 (ko) | 드라이버 집적회로 칩 | |
JP2002311849A (ja) | 電極駆動装置及び電子機器 | |
JP2002311451A (ja) | 電極駆動装置及び電子機器 | |
KR100734927B1 (ko) | 액정표시장치 | |
KR101424037B1 (ko) | 액정표시장치 | |
KR100266213B1 (ko) | 패드마진을줄인cog형액정패널 | |
JP4067502B2 (ja) | 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置 | |
JP2006106077A (ja) | 電気光学装置及び電子機器 | |
JP2005301161A (ja) | 表示装置 | |
KR101033119B1 (ko) | 라인 온 글래스형 액정표시장치 | |
JP2005242392A (ja) | 液晶表示装置 | |
KR100266214B1 (ko) | 패드마진을줄인cog형액정패널 | |
JPH0675240A (ja) | 液晶表示装置 | |
KR100679514B1 (ko) | 액정표시장치 | |
JPH11126792A (ja) | フェースダウン用多出力ドライバの電極位置,フェースダウン用icの電極位置,配線基板およびディスプレイモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051220 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3760282 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110120 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120120 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130120 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140120 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |