TW200529139A - Driver chip and display apparatus having the same - Google Patents

Driver chip and display apparatus having the same Download PDF

Info

Publication number
TW200529139A
TW200529139A TW093138131A TW93138131A TW200529139A TW 200529139 A TW200529139 A TW 200529139A TW 093138131 A TW093138131 A TW 093138131A TW 93138131 A TW93138131 A TW 93138131A TW 200529139 A TW200529139 A TW 200529139A
Authority
TW
Taiwan
Prior art keywords
output
driver chip
long side
end region
output end
Prior art date
Application number
TW093138131A
Other languages
English (en)
Inventor
Seong-Yong Hwang
Weon-Sik Oh
Sung-Lak Choi
Chun-Ho Song
Ju-Young Yoon
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200529139A publication Critical patent/TW200529139A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Description

200529139 九、發明說明： 【發明戶斤屬之技術領域3 1.發明領域 本發明係有關於一種驅動器晶片以及具有該 5 驅動器晶片之顯示裝置。更特定言之，本發明係有關於一 種可增進驅動器晶片與顯示面板間之連接之可靠度的 驅動器晶片，以及一種具有該驅動器晶片的顯示裝置。 C先前技術】 2 .相關技藝描述 10 一般而言，行動電信裝置、數位相機、筆記型電腦、 監視器等等，係需要一顯示裝置。可使用各種型態之顯示 裝置。然而，平板型顯示裝置，例如一液晶顯示（LCD)裝 置，係因其優點而廣泛被使用。 液晶顯示裝置係藉由使用液晶而顯示影像。液晶顯示 15 裝置不但薄且輕，且具有低功率消耗以及低驅動電壓的特 性。 一習知液晶顯不裝置係包括一顯不影像之液晶 顯示面板以及一驅動該液晶顯示面板之驅動器晶片。 驅動器晶片係將外部影像數據轉換成驅動訊號，以將 20 該驅動訊號施加至該液晶顯不面板。驅動為晶片可以各種 方式而電氣連接至該液晶顯示面板。 近來，為了降低尺寸與製造花費，係廣泛使用玻璃上 晶片（COG)法，。根據該COG法，該驅動器晶片係直接安 裝至該液晶顯示面板上。詳言之，一各向異性導電性薄膜 200529139 (ACF)係插置於該驅動器晶片與該液晶顯示面板之間，而 該液晶顯示面板係於高溫下被壓縮。因此，該驅動器晶片 與該液晶顯不面板係相互電氣連接。 儘管COG法對於將驅動器晶片之端點連接至液晶顯示 5 面板係有效的’然而’該驅動晶片可能因驅動晶片與 液晶顯示面板間之熱膨脹係數差而產生變形。再者，壓力 係可能產於該驅動器晶片。因此，可能發生驅動器晶片與 液晶顯示面板間之電氣連接的缺陷。 【發明内容】 10 發明概要 本發明係提供一種可以增進驅動器晶片與液晶 顯示面板間之連接可靠度的驅動器晶片。 本發明亦提供一種具有該驅動器晶片之顯示裝置。 在根據本發明所例不之驅動晶片中^該驅動晶片 15 係包括一基體、一輸入端點區以及一第一輸出端點區。該 基體係包括一具有長側邊與一短側邊之面。該輸入端點區 係沿著該長側邊而形成在該面之第一邊緣部上。該第一輸 出端點區係沿著該短側邊而形成在相對於該第一邊緣部之 第二邊緣部上。該第一輸出端點區係沿著該長側邊而形 20 成。該輸入端點區與該第一輸出端點區係設置在由該長側 邊之中心朝向該短側邊之約9d/10内，其中、df表示該長 側邊之中心與該短側邊間的距離。 在根據本發明另一例示之驅動器晶片中，該驅動器晶 片係包括一基體、一輸入端點區、一第一輸出端點區以及 200529139 一虛設端點區。該基體純括_長側邊與_大體上垂直於 錢側邊之短側邊。該輸人端點區係沿著該 成 =:之第—邊緣上。該第一輪出端點區係沿著該= 5 10 15 邊而形成於相對於該第—邊緣之第二邊緣上。該第—輸出 端點區係沿著該長側邊而形成。該虛設端點區係沿著二長 侧邊而形成在該第一輸出端點區之—側邊上。 在根據本發明解之齡裝置巾，該_裝置係包 括-驅動器晶片與一顯示面板。該驅動器晶片係包括一基 體、一輸人端點區以及-第-輸出端點區。該基體係包ς -具有-長側邊與-短側邊之面。該輸人端點區係沿著該 長側邊而形成在該面之第-邊緣部上。該第—輸出端點區 係沿著該短側邊而形成在相對於該第一邊緣部之第二邊緣 部上。該第一輸出端點區係沿著該長側邊而形成。該輸入 端點區與該第一輸出端點區係設置在由該長側邊之中心朝 向該短側邊之約μ/10内，其中'π表示該長側邊之中心 與該短側邊間的距離。該顯示面板係包括一用於傳輸電氣 机5虎之導線與一使該驅動器晶片電氣連接至該導線之概塾 區0 根據本發明’輸入端點與輸出端點係形成在华中壓力 20之基體邊緣部以外的其他區域上。因此，可增進驅動5|晶 片與顯示面板間之電氣連接的可靠度。 圖式簡單說明 本發明之上述與其他特徵及優點將藉由參照附圖而 詳細描述其所例示之實施例而變得更清楚，其中： 200529139 第1圖係例示說明根據本發明第—例示實施例之 驅動器晶片的透視圖； 第2圖係顯示第！圖中之驅動器晶片之剪切應力圖； 第3圖係顯示第1圖中之驅動器晶片之正常應力圖； 5 ^圖係顯示在第1圖中之驅動器晶片與液晶顯示面 板間之接觸阻抗圖； 第5圖係例示說明第㈣中之驅動器晶片的平面圖； 第6圖係例示說明根據本發明第二例示實施例之 驅動器晶片的平面圖； 10 帛7圖係例示說明根據本發明第三例示實施例之 驅動器晶片的平面圖； 第8圖係例示說明根據本發明第四例示實施例之 驅動器晶片的平面圖； 第9圖係例示說明根據本發明第五例示實施例之顯示 15 裝置的透視圖； 第10圖係在第9圖中之第一基材之襯墊區的放大圖； 以及 第11圖係沿第9圖之線工―工'所取之截面圖。 I：實施方式1 20 實施例之描述 其後，將參照附圖而詳細描述本發明之實施例。 馬區動器晶片 <實施例 實施例1 第1圖係例示說明根據本發明第一例示實施例之 200529139 驅動器晶片的透視圖。 參照第1圖，-根據本發明第一例示實施例之驅動器 晶片⑽係包括-基體110、-輪入端點區12〇以及一 第一輸出端點區13 0。 5 該基體110係包括一絕緣材料，且該基體11〇係具有 一包括一面之平行六面體形狀。該面具有第一與第二 長側邊11〇a與110b，以及大體上與該第一與第二 長側邊與i邊垂直之第—與第二短側^與 il〇d〇 -用於將外部影像訊號轉換成驅動器訊號之半導體 10元件（未示出）係設置在該基體ι10内部。 該輸入端點區12 0係沿著該第一長側邊工工〇 a而形成 在該基體11〇之該面的第一邊緣部上。該輸入端點區12〇係 包括η個輸入端點工Τι_ΙΤη，其中、n，係為不小於2之自然 數。該輸入端點工Tl-ITn係排列在沿著該第一長側扪心 15 之單一線上。 ,S亥第一輸出端點區13 0係沿著該第二長側邊110 b而 形成在該基體110之該面的第二邊緣部上。該第一與 第二邊緣部係互相分離開來。該第一輸出端點區130係包 括m個輸出端點0TAi_〇TAm，其中、m，係為不小於2之自然 20數。該輸出端點〇ΤΑι_〇τ、係沿著該第二長侧邊工働而排 列成二線。排列在第一線上之第一輸出端點係相互分離開 來’而排列在大體上平行於第—線之第二線上的各 第輪出％點係设置在排列於在第一線上之該第一輸出 端點之間。 200529139 然而，該第一輸出端點OTArOTAm可排列成單一線， 或者該第一輸出端點OTAi-OTAm可排列成超過二線。 該驅動器晶片1◦◦係經由COG法而直接安裝於一 顯示面板（未示出）上。在該COG法中，該驅動器晶片1〇〇 5 係被加熱。當該驅動晶片10 ◦被冷卻時’該驅動裔晶片 1〇0係因驅動器晶片1〇0與顯示面板間之熱膨脹係數差而 變形。該驅動器晶片10 ◦係亦於應力下。該應力可分類成 一剪切應力與一正常應力，而該剪切應力與正常應力可以 Suhirf s模組模擬。 10 第2圖係顯示第1圖中之驅動器晶片之剪切應力圖，而 第3圖係顯示第1圖中之驅動器晶片之正常應力圖。第2與3 圖中之驅動器晶片的第一與第二長側邊ll〇a與110b係具 有約20mm之長度。 參照第2與3圖，施加至該驅動器晶片100之剪切應力 15 係於0至約8mm間形成一停滯期（plateau )，而在通過約 8mm距離之剪切應力係快速地下降。亦即，當於中央區與 和該中央區相隔之區域間的距離小於或等於約8mm時，係 未施加有剪切應力。然而，當於中央區與和該中央區相隔 之區域間的距離大於約8mm時，剪切應力係快速地增加。 20 特別是，當於中央區與和該中央區相隔之區域間的距離落 於約9mm至約10mm之範圍時，剪切應力係集中於與該中央 區相隔之區域上。 施加至該驅動器晶片10 0之正常應力係類似於剪切應 力。施加至該驅動器晶片100之正常應力係於0至約8mm間 10 200529139 形成一停滞期（plat 力係快速地W 咖），而在通過約8mm距離之正常應 r 、日"°亦即’當於中央區與和該中央區相隔之 區域間的距離小於或 祁1^之 力。然而，當㈣^約8咖時，係未施加有正常應 大於約8_時，正常二、和該中央區相隔之區域間的距離 止⑦應力係快速增加。 如第2與3圖戶斤；^ 集中於戟/ Μ該驅動器晶片1⑼之應力係 10 15 ”第二短側邊11〇c與ll〇d之一區域上，以降 氏搞動⑽片1QQ與顯示面板間之電氣連接的可靠产。 二圖係顯示在第1圖中之驅動器晶片與液晶顯二 f觸阻抗圖。該接觸阻抗係當該驅動器晶片100在 約85 〇之/皿度下執行可靠度測試50 0小時所量測者。 多、、、第圖w亥接觸阻抗於〇至約8mm並未改變，但當 。亥區域與該巾央區分隔—超過或等於約8_之距離時，該 接觸阻抗係增加。特別是，域與該中央區分隔-超過 或等於約9mm之距離時，該接觸阻抗係快速地增加。 亦即，當'd'表示驅動器晶片1〇〇之中心與該第一 短側邊l10c間之距離時，應力係集中於自約至約d 之區域上。 因此，該輸入端點區120與該第一輸出端點區13〇係 死^成在距該驅動恭晶片1〇〇之中心不超過約9d/i〇之處於 相當低應力的區域上。其結果，係增進該驅動器晶片1〇〇 與該顯示面板間之電氣連接的可靠度。 第5圖係例示說明第1圖中之驅動器晶片的平面圖。 參照第5圖，一輸入端點區12〇與一第一輸出端點區 200529139 130係形成在該基體ho之一表面上。 該輸入端點區12 0係沿著第一長側邊i χ 0a而形成在 第一邊緣部上。該輸入端點區12〇之一部分係沿著該 第一長側邊110 a而形成在自一中心朝向一第一短側邊 5 110c之約9d/l◦的區域内，而該輸入端點區120之剩餘部 分係沿著该第一長側邊11 〇 a而形成在自一中心朝向一第 二短側邊110d之約9d/10的區域内，其中、d，係自該 第一長側邊110a或該第二長側邊110]〇之中心至該第一 短側邊110c或該第二短側邊:Q〇d的距離。 10 該第一輸出端點區13〇係形成在與該第一邊緣部分離 開來之第二邊緣部上。該第一輸出端點區1:30之一部分係 沿著該第二長側邊1：L0b而形成在自一中心朝向該 第一短側邊110c之約9d/10的區域内，而該第一輸出 端點區13〇之剩餘部分係沿著該第二長側邊11〇]〇而形成在 15自一中心朝向該第二短側邊ll〇d之約9d/10的區域内。亦 即，鄰近該第一短側邊110C之該第一輸出端點區13〇的第 一端點〇TAl係以大於約d/io之距離而與該第一短側邊 ll〇c分離開來。鄰近該第二短側邊11〇d之最後端點ο?、 係以大於或等於約d/10之距離而與該第二短側邊11〇6分 20 離開來。 實施例2 第6圖係例示說明根據本發明第二例示實施例之 驅動器晶片的平面圖。 12 200529139 參照第6圖，一根據本發明第二例示實施例之 驅動器晶片20◦係包括一基體21〇、一輸入端點區—、一 第一輪出端點區23〇、_第二輸出端點區MO以及一第三 輸出端點區250。該基體210、該輸入端點區22〇以及該 5第一輸出端點區230係與第5圖中之驅動器晶片100所具有 者大體上相同。因此，將省略與此等構件有關之任何進一 步的解說。 10 15 邊第二輸出端點區24〇係形成在大體上垂直於該 第-端部之第三端部上。該第二輸出端點區24◦係沿著 弟短側邊210c而形成。该第二輸出端點區Μ。可具有與 該第一輸出端點區23Q大體上相同的高度。該第二輸出 端點區240係包括a數目的第二輸出端點〇％至〇1，其中 a係不小於2之自然數。該第二輸出端點〇τΒι至οτι係沿 著該第一短側邊210c而於該第三端部上排列成二線。該 第二輸出端點區24◦係設置在自該第_與第二長側邊2i〇a 與2i〇b之中心朝向該第一短側邊21〇c之約μ/ι〇的位置 處。亦即，該第二輸出端點區240係與該第一短侧邊21〇。 分隔不小於約d/10的距離。 該第三輸出端點區250係形成在與該第三端部分隔開 20來之第四端部上。該第三輸出端點區25〇係沿著第二 短侧邊2i〇d而形成。該第三輪出端點區2s〇可具有與該 第二輸出端點區240大體上相同的高度。該第三輸出端點 區250係包括b數目之第三輸出端點⑽匕至⑽。，其中、 係不小於2之自然數。該第三輪出端點〇7(^至〇(114係沿著 13 200529139 該第二短側邊210d而於該第四端部上排列成二線。該 第三輸出端點區250係設置在自該第—與第二長侧邊21〇a 與21〇]3之中心朝向該第二短側邊21〇廿之約如"〇的位置 處亦即，S亥第二輸出端點區250係與該第二短側邊21〇d 5分隔不小於約d/10的距離。 舉例而言，該第二與第三輪出端點區mo與25〇之該 第二輪出端點〇TBl至〇TBa與該第三輪出端點〇TCi至〇TCb 係排列成一線。然而，该第二輪出端點至〇TBa與該 第三輸出端點OTCjOTC^排列成單一線或超過二線。 10 f施例3 第7圖係例示說明根據本發明第三例示實施例之 驅動器晶片的平面圖。 參照第7圖，一根據本發明第三例示實施例之 15驅動器曰曰片3〇〇係包括一基體31〇、一輸入端點區32〇、一 第一輸出端點區330以及第一與第二虛設端點區“仏與 34〇b。該基體；310、該輸入端點區32〇以及該第一輸出端點 區330係與第5圖中之驅動器晶片1〇〇所具有者大體上相 同。因此，將省略與此等構件有關之任何進一步的解說。 該第一虛設端點區34〇a係具有一自該基體31〇之表 面之與該第一輸出端點區33〇大體上相同的高度。該 第一虛設端點區34〇a係自該第一輸出端點區33〇之第一端 而沿著一欲設置靠近第一短側邊31 〇 c之第二長側邊3丄⑽ 而延伸。該第一虛設端點區34〇a係包括多數個第一虛設 14 200529139 端點Dh。該第一虛設端點DTl係排列成二線，類似於該 第一輸出端點〇TA^〇TAm之排列。該第一虛設端點區340a 係形成於以不大於約^仞而與該第一短側邊31〇c分隔而 朝向該第二長侧邊31 〇b之中心的區域内。 5 該第二虛設端點區34 Ob係具有一自該基體310之表 面之與該第一輸出端點區330大體上相同的高度。該第二 虛設端點區34 Ob係自該第一輸出端點區330之第二端而沿 著一欲設置靠近第二短側邊31 〇d之第二長側邊31 〇b而延 伸。該第二虛設端點區34叱係包括多數個第二虛設 10端點DT2。該第二虛設端點DT2S排列成二線，類似於該 第一輸出端點OTAiS〇TAm之排列。該第二虛設端點區3 4〇b 係形成於以不大於約d/10而與該第二短側邊310d分隔而 朝向該第二長側邊3l〇b之中心的區域内。 未有電氣訊號施加至該第一與第二虛設端點區340a 15與34〇b。該第一與第二虛設端點DT:與DT2可具有與該 第一輸出端點OT^SOTAm大體上一致的形狀。然而，該 第一與第二虛設端點0*11與〇1*2可具有與該第一輸出端點 奶心至⑽义以不同的形狀。 根據本實施例，該驅動器晶片300進一步包括形成於 20其上應力集中之區域内的第一與第二虛設端點區340a與 34〇b。該第一與第二虛設端點區34〇3與34〇]3進一步緩和 或吸收應力’以增進驅動器晶片3 0 0與顯示面板間之連接 的可靠度。 15 200529139 實施例4 苐8圖係例示說明根據本發明第四例示實施例之 驅動器晶片的平面圖。 參照第8圖，一根據本發明第四例示實施例之 5驅動器晶片400係包括一基體4 1〇、一輸入端點區420、一 第一輸出端點區43〇、一第二輸出端點區WO、一第三輸出 端點區45〇以及第一與第二虛設端點區46〇3與46〇]^。該 基體4 10、該輸入端點區42〇以及該第一、第二與第三輸出 端點區430、440與450係與第6圖中之驅動器晶片2〇〇所具 10有者大體上相同。因此，將省略任何進一步的解說。 該第三虛設端點區4 60a係具有與該第二輸出端點區 44〇大體上相同的高度，而該第三虛設端點區ah係插置 於第短侧邊4l〇c與该第二輸出端點區4^0之間。詳言 之，该第二虛設端點區4 60a係形成於其上應力集中之區域 15内特別疋，5亥第二虛设端點區46〇a係形成於以不大於約 d/10而與忒第一短側邊4丄〇 c分隔而朝向該驅動器晶片 400之中心的區域内。該第三虛設端點區46〇己係包括 多數個第三虛設端點DT3。未有電氣訊號施加至該第三虛設 端點dt3。 20 該第四虛設端點區4 60b係具有與該第三輸出端點區 450大體上相同的高度，而該第四虛設端點區杯叱係插置 於一第二短側邊41〇d與該第三輸出端點區4s〇之間。詳言 之，該第四虛設端點區4 60b係形成於其上應力集中之區域 内特別疋，"亥第四虛设端點區4 6〇b係形成於以不大於約 16 200529139 c^lO而與該第二短側邊410d分隔而朝向該驅動器晶片 4〇0之中心的區域内。該第四虛設端點區4 6 Ob係包括 多數個第四虛設端點DT4。未有電氣訊號施加至該第四虛設 端點dt4。 5 該第三與第四虛設端點DT3與DT4可排列成二線。然 而，該第三與第四虛設端點DT3與DT4可排列成單一線或超 過二線。 於上文中，已解說根據本發明例示實施例之 驅動器晶片。於下文中，將解說使用該驅動器晶片之顯示 10 裝置。 顯示裝置之實施例 實施例5 第9圖係例示說明根據本發明第五例示實施例之顯示 15 裝置的透視圖，而第1◦圖係在第9圖中之第一基材之襯墊 區的放大圖。 參照第9與1◦圖，一根據本發明第五例示實施例之顯 示裝置500係包括一驅動器晶片200與一顯示面板60 0。 該驅動器晶片200係與第6圖中之驅動器晶片20◦相同。因 20 此，將省略關於該驅動器晶片200之任何進一步的解說。 該顯示面板600係包括一第一基材610、一面對該 第一基材610之第二基材620，以及一插置於該第一與 第二基材610與62〇間之液晶（未示出）。 該第一基材610係包括多數個用於傳輸電氣訊號之導 17 200529139 線612，以及一用於在該驅動器晶片200與該導線612間之 氣連接的的襯墊區614。 該導線612係包括一輸入線612a與一第一輸出線 612b。該輸入線612a係電氣連接至一撓性印刷電路 5 (FPC)，以接收外部輸入訊號。該第一輸出線612b係電氣 連接至閘極線（未示出）與數據線（未示出）。該閘極線與數 據線係形成在該第一基材61◦上。該閘極線係大體上垂直 於該數據線。 該導線612可進一步包括一第二輸出線612c與一 10 第三輸出線612d。該第二與第三輸出線612 c與612d係電 氣連接至該閘極線與該數據線。 該襯墊區614係包括多數個輸入襯墊工Pi SlPn以及 第一輸出襯墊OPAiSOPAm。 該輸入襯墊工P:至工Pn係電氣連接至於該第一基材 15 610上之該輸入線612a。該輸入襯墊IPiSlPn係以一對一 方式對應至該驅動器晶片200之輸入端點ITiSlTn，使得 施加至該輸入線612a之外部訊號係經由該輸入襯墊IP；lS 工Pn而傳輸至該驅動器晶片20〇。 該第一輸出襯墊ΟΡΑ:至0PAm係電氣連接至於該 20 第一基材610上之該第一輸出線612b。該第一輸出襯墊 0P&至〇PAm係以一對一方式對應至該第一輸出端點0TM 至〇TAm，使得自該驅動器晶片200輸出之輸出訊號係經由 該第一輸出線612b而傳輸至該閘極線與該數據線。 該襯墊區614可進一步包括第二輸出襯墊OPBi至 18 200529139 〇卩已3以及第三輸出襯墊〇PCj〇CPb。 該第二輸出襯墊OPBiSOPBa係形成於該輸入襯墊IPl 至工Pn與該第一輸出襯墊〇PAlS〇PAm之間，使得該第二 輸出襯墊OPBiSOPBjS設置在該輸入襯墊ΙΡι至ιΡη以及 5 該第一輸出襯墊OPAxSOPAmi第一邊緣部上。該第二輸出 襯墊0PB1至0PBa係電氣連接至該第二輸出線612c。該第二 輸出襯墊OPBiSOPBa係以一對一方式而對應至該第二 輸出端點OTBiSOTBa。 該第三輸出襯墊0?01至0?心係形成於該輸入襯墊工Pl 10至工Pn與該第一輸出襯墊OPMSOPAm之間，使得該第二 輸出襯墊OPBiSOPBa係設於該輸入襯墊工匕至^匕以及該 第一輸出襯墊OPAiSOPAmi第二邊緣部上。該第三輸出 襯墊〇PC：L至0PCb#電氣連接至該第三輸出線612d。該 第三輸出襯墊係以一對一方式而對應至該 15 第三輸出端點OTCiSOTCb。 該驅動器晶片20◦係電氣連接至具有上述解說結構之 該襯墊區614。 第11圖係沿第9圖之線工-!Τ所取之截面圖。 參照第11圖’ 一驅動裔晶片2 0 0係經由玻璃上g片 20 (COG)法而安裝於該襯墊區614上。亦即，一各向異性傳導 薄膜（ACF)7〇0係插置於該驅動器晶片200與該第—基材 610之間，使得該驅動器晶片200係於高溫下藉由壓縮而與 該第一基材610相結合。 該ACF 700係包括一樹脂710與多數個隨機分佈於兮 19 200529139 樹脂710内之傳導顆粒72〇。 名導V顆粒720係具有一球形。插置於該輸入端點工τ 與Α輸入襯塾IΡ間之傳導顆粒72 ◦係藉由壓縮而相互連 接使得忒輪入端點Ιτ與該輸入襯墊係相互電氣連接。 5插置於該第一輸出端點〇TA與該第一輸出襯塾〇pA間之傳 導顆粒720係藉由壓縮而相互連接，使得該第一輸出端點 OTA與该第一輸出襯墊〇pA係相互電氣連接。 樹脂7 10係對應於一熱固性塑料。因此，當於該 輸入端點IT與該輸入襯墊1?間，或者於該第一輸出端點 10 OTA與該第一輸出襯墊〇Pa間之電氣連接完成時，該樹脂 710係被硬化，以固定該驅動器晶片200與該第一基材 610 ° 儘管如第11圖所示，該第二輸出端點〇ΤΈ與該 第二輸出襯墊〇ρΒ係藉由該傳導顆粒72〇而相互電氣連 15接’該第三輸出端點OTC與該第三輸出襯墊〇PC亦藉由該傳 導顆粒72〇而相互電氣連接。 舉例而言，該顯示面板60 0係一液晶顯示面板。然而， 可使用一電漿顯示面板（PDP)、一電致發光（EL)等等作為 該顯不面板6〇〇。 20 根據本發明，輸入端點與輸出端點係形成於其上應力 集中之除了基體之邊緣部的其他區域上。因此’可增進 驅動器晶片與顯示面板間之電氣連接的可靠度。 已描述本發明所例示之實施例及其優點’要注意的 是，在未偏離以所附申請專利範圍所定義之本發明的精神 20 200529139 與範圍下，可完成本發明之各種變化、取代以及替換。 【圖式簡單說明3 第1圖係例示說明根據本發明第一例示實施例之 驅動晶片的透視圖， 5 第2圖係顯示第1圖中之驅動器晶片之剪切應力圖； 第3圖係顯示第1圖中之驅動器晶片之正常應力圖； 第4圖係顯示在第1圖中之驅動器晶片與液晶顯示面 板間之接觸阻抗圖； 第5圖係例示說明第1圖中之驅動器晶片的平面圖； 10 第6圖係例示說明根據本發明第二例示實施例之 驅動器晶片的平面圖； 第7圖係例示說明根據本發明第三例示實施例之 驅動為'晶片的平面圖， 第8圖係例示說明根據本發明第四例示實施例之 15 驅動器晶片的平面圖； 第9圖係例示說明根據本發明第五例示實施例之顯示 裝置的透視圖； 第10圖係在第9圖中之第一基材之襯墊區的放大圖； 以及 20 第11圖係沿第9圖之線工取之截面圖。 【主要元件符號說明】 100 驅動Is晶片 110b 第二長側邊 110 基體 110c 第一短側邊 110a 第一長側邊 110d 第二短側邊 21 200529139 120 輸入端點區 130 第一輸出端 點區 200 驅動晶片 210 基體 210a 第一長側邊 210b 第二長側邊 210c 第一短側邊 210d 第二短側邊 220 輸入端點區 230 第一輸出端點 區 240 第二輸出端點 區 250 第三輸出端點 區 300 驅動晶片 310 基體 310a 第一長側邊 310b 第二長側邊 310c 第一短側邊 310d 第二短側邊 320 輸入端點區 330 第一輸出端點 區 340a 第一虛設端點 區 340b 第二虛設端 點區 400 驅動器晶片 410 基體 410a 第一長側邊 410b 第二長側邊 410c 第一短側邊 410d 第二短側邊 420 輸入端點區 430 第一輸出端點 區 440 第二輸出端點 區 450 第三輸出端點 區 460a 第一虛設端點 區 460b 第二虛設端 點區 500 顯示裝置 600 顯示面板 22 200529139 610 第一基材 612 導線 612a 輸入線 612b 第一輸出線 612c 第二輸出線 612d 第三輸出線 614 襯墊區 700 各向異性傳 導薄膜(ACF) 710 樹脂 720 傳導顆粒 DTi 第一虛設端 點 dt2 第二虛設端 點 dt3 第三虛設端 點 dt4 第四虛設端 點 IPrIPn 輸入襯墊 ITrITn 輸入端點 OPArOPAm 第一輸出襯墊 OPBrOPBa 第二輸出襯墊 OPCr〇PCb 第三輸出襯墊 OTArOTAm 第一輸出端點 OTBrOTBa 第二輸出端點 OTCr〇TBb 第三輸出端點 23

Claims (1)

  1. 200529139 十、申請專利範圍： 1. 一種驅動器晶片，其包含： 一基體，其係包括一具有長側邊與一短側邊之面； 一輸入端點區，其係沿著該長側邊而形成在該面之 5 一第一邊緣部上；以及 一第一輸出端點區，其係沿著該短側邊而形成在一 相對於該第一邊緣部之第二邊緣部上，該第一輸出端點 區係沿著該長側邊而形成， 其中該輸入端點區與該第一輸出端點區係設置在 10 由該長側邊之中心朝向該短側邊之9d/10内，其中、df 表示該長側邊之中心與該短側邊間的距離。 2. 如申請專利範圍第1項之驅動器晶片，其中該第一輸出 端點區係包括多數個排列成多線之第一輸出端點。 3. 如申請專利範圍第1項之驅動器晶片，其中該第一輸出 15 端點區係包括多數個排列成二線之第一輸出端點。 4. 如申請專利範圍第3項之驅動器晶片，其中排列在一第 一線上之該等第一輸出端點係相互分隔開來，而排列在 大體上平行於該第一線之第二線上之各該第一輸出端 點係設置於該排列在第一線上之該等第一輸出端點之 20 間。 5. 如申請專利範圍第1項之驅動器晶片，其進一步包含： 一第二輸出端點區，其係沿著該短側邊而形成於一 大體上垂直於該第一邊緣部之第三邊緣部上；以及 一第三輸出端點區，其係沿者該長側邊而形成在相 24 200529139 於該第三邊緣部之第四邊緣部上，該第三輸出端點區係 沿著該短側邊而形成。 6·如申請專利範圍第5項之驅動器晶片，其中該第二與第 三輸出端點區係形成在自該長側邊之中心朝向該短側 5 邊之9d/l◦内。 7·如申請專利範圍第6項之驅動器晶片，其中該第二與第 三輸出端點區係排列成多線。 8·如申請專利範圍第5項之驅動器晶片，其進一步包括分 別以不大於cVlO而與該第三與第四邊緣部分隔開來之 10 第一與第二虛設端點區。 9·如申請專利範圍第1項之驅動器晶片，其進一步包括一 形成在該第一輸出端點區之一側邊上之虛設端點區。 10. 如申請專利範圍第9項之驅動器晶片，其中該虛設端 點區係設置在自該短側邊朝向該長側邊之中心的 15 d/l〇内。 11. 一種驅動器晶片，其包含： 一基體，其係包括一長側邊與一大體上垂直於該 長側邊之短側邊； 一輸入端點區，其係沿著該長側邊而形成於該基 20 體之一第一邊緣上； 一第一輸出端點區，其係沿著該短侧邊而形成於 相對於該第一邊緣之一第二邊緣上，該第一輸出端點 區係沿著該長側邊而形成；以及 一虛設端點區，其係沿著該長側邊而形成在該第 25 200529139 一輸出端點區之一側邊上。 12. 如申請專利範圍第11項之驅動器晶片，其中該輸入端 點區與該第一輸出端點區係設置在由該長側邊之中心 朝向該短側邊之9dA◦内，其中'V表示該長側邊之 5 中心與該短側邊間的距離。 13. 如申請專利範圍第12項之驅動器晶片，其中該虛設端 點區係設置在自該短側邊朝向該長側邊之中心的 d/l〇内。 14 ·如申請專利範圍第11項之驅動器晶片，其中該第一輸 10 出端點區係包括多數個排列成多線之第一輸出端點。 15. —種顯示裝置，其包含： 一驅動器晶片，其包括： 一基體，其係包括一具有長側邊與一短側邊 之面； 15 一輸入端點區，其係沿著該長側邊而形成在 該面之一第一邊緣部上；以及 一第一輸出端點區，其係沿著該短側邊而形 成在一相對於該第一邊緣部之第二邊緣部上，該 第一輸出端點區係沿著該長側邊而形成， 20 其中該輸入端點區與該第一輸出端點區係設 置在由該長側邊之中心朝向該短側邊之9d/1〇 内，其中、cT表示該長側邊之中心與該短側邊間的 距離；以及 一顯示面板，其包括一用於傳輸電氣訊號之導線 26 200529139 以及一襯墊區，經由該襯墊區，該驅動器晶片係電氣 連接至該導線。 16·如申請專利範圍第15項之顯示裝置，其中該襯墊區係 包括： 5 一輸入襯墊，其係電氣連接至該輸入端點區，以 將一外部輸入訊號施加至該驅動器晶片；以及 一輸出襯墊，其係電氣連接至該第一輸出端點 區，以將一自該驅動器晶片輸出之輸出訊號施加至該 顯示面板。 10 17.如申請專利範圍第15項之顯示裝置，其中該驅動器晶 片進一步包括一沿著該長側邊而設置在該第一輸出端 點區之各侧邊上的第一虛設輸出端點。 18.如申請專利範圍第15項之顯示裝置，其中該驅動器晶 片進一步包括： 15 一第二輸出端點區，其係沿著該短側邊而形成在 大體上垂直於該第一邊緣部之第三邊緣部上；以及 一第三輸出端點區，其係沿著該長側邊而形成在 相對於該第三邊緣部之第四邊緣部上，該第三輸出端 點區係沿著該短側邊而形成。 20 19.如申請專利範圍第18項之顯示裝置，其中該第二與第 三輸出端點區係設置在由該長側邊之中心朝向該短側 邊之9d/l〇内。 20.如申請專利範圍第19項之顯示裝置，其中該驅動器晶 片進一步包括一設置在該第二與第三輸出端點區與各 27 200529139 短側邊間之第二虛設端點區。 21.如申請專利範圍第19項之顯示裝置，其中該第一、第 二以及第三輸出端點區係包括分別排列成多線之第 一、第二以及第三輸出端點。 5 22.如申請專利範圍第15項之顯示裝置，其中該驅動器晶 片係經由一各向異性傳導薄膜而電氣連接至該顯示面 板。 23.如申請專利範圍第15項之顯示裝置，其中該顯示面板 係以液晶而顯示影像之液晶顯示面板。 28
TW093138131A 2003-12-15 2004-12-09 Driver chip and display apparatus having the same TW200529139A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091364A KR101022278B1 (ko) 2003-12-15 2003-12-15 구동 칩 및 이를 갖는 표시장치

Publications (1)

Publication Number Publication Date
TW200529139A true TW200529139A (en) 2005-09-01

Family

ID=34793177

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093138131A TW200529139A (en) 2003-12-15 2004-12-09 Driver chip and display apparatus having the same

Country Status (5)

Country Link
US (1) US7486284B2 (zh)
JP (1) JP4504795B2 (zh)
KR (1) KR101022278B1 (zh)
CN (1) CN100433083C (zh)
TW (1) TW200529139A (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
KR100736395B1 (ko) * 2005-07-07 2007-07-09 삼성전자주식회사 액정 표시 장치의 드라이버 ｉｃ 및 이를 위한 패드 배치방법
CN100397165C (zh) * 2005-12-02 2008-06-25 群康科技(深圳)有限公司 液晶显示装置
NL1031241C2 (nl) * 2006-02-24 2007-08-27 Wilmink Productontwikkeling Oorstukje voor inbrengen in een gehoorkanaal.
KR101241761B1 (ko) * 2006-07-18 2013-03-14 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
WO2010024015A1 (ja) 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
TWI418906B (zh) * 2009-10-06 2013-12-11 Au Optronics Corp 閘極驅動器之接墊佈局最佳化之顯示面板
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP2012227480A (ja) * 2011-04-22 2012-11-15 Japan Display East Co Ltd 表示装置及び半導体集積回路装置
KR102373907B1 (ko) * 2013-12-20 2022-03-15 데쿠세리아루즈 가부시키가이샤 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
JP2016029698A (ja) 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
CN104392976A (zh) * 2014-10-11 2015-03-04 合肥京东方光电科技有限公司 一种驱动芯片及显示装置
CN106571116A (zh) * 2015-10-13 2017-04-19 中华映管股份有限公司 显示面板
JP2017116798A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法、及びドライバｉｃ
CN107290885A (zh) * 2017-08-17 2017-10-24 京东方科技集团股份有限公司 一种集成电路芯片绑定结构及显示装置
CN107479276B (zh) 2017-08-28 2020-08-04 厦门天马微电子有限公司 触控显示面板及包含其的触控显示装置
CN109634003B (zh) * 2019-02-21 2021-12-07 厦门天马微电子有限公司 一种显示面板及显示装置
JP7267837B2 (ja) * 2019-05-20 2023-05-02 株式会社ジャパンディスプレイ 表示装置
CN113823241B (zh) * 2021-09-30 2022-09-27 武汉华星光电技术有限公司 驱动芯片及显示面板
CN114373390B (zh) * 2022-01-06 2023-06-02 武汉华星光电半导体显示技术有限公司 显示面板和驱动芯片

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920702779A (ko) * 1990-04-24 1992-10-06 아이지와 스스무 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치
US5386228A (en) * 1991-06-20 1995-01-31 Canon Kabushiki Kaisha Image pickup device including means for adjusting sensitivity of image pickup elements
US5335002A (en) * 1991-09-30 1994-08-02 Rohm Co., Ltd. Printing head and printer incorporating the same
JPH05326622A (ja) * 1992-05-22 1993-12-10 Toshiba Corp 液晶表示駆動用集積回路装置
JP2732553B2 (ja) * 1993-11-26 1998-03-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶ディスプレイ、接続方法、熱応力伝搬防止方法
JPH07333636A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 液晶表示装置
US6037654A (en) * 1995-01-13 2000-03-14 Seiko Epson Corporation Semiconductor device, tape carrier package, and display panel module
JP3556315B2 (ja) * 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
JP3509875B2 (ja) * 1995-06-16 2004-03-22 株式会社 日立製作所 狭額縁に適した液晶表示装置
JPH10319419A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
TW505803B (en) * 1997-10-20 2002-10-11 Citizen Watch Co Ltd Integrated circuit for driving liquid crystal
JPH11305254A (ja) * 1998-04-24 1999-11-05 Hitachi Ltd 液晶表示装置
JP3784177B2 (ja) * 1998-09-29 2006-06-07 株式会社沖データ ドライバｉｃ
JP3730037B2 (ja) * 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
EP1081739B1 (en) * 1999-03-05 2010-06-02 Canon Kabushiki Kaisha Image forming device
DE60027342T2 (de) * 1999-03-26 2007-01-04 Seiko Epson Corp. Flexible gedruckte Leiterplatte, elektrooptische Vorrichtung, und elektronisches Gerät
JP2000315058A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
JP2000347206A (ja) * 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001083546A (ja) * 1999-07-12 2001-03-30 Hitachi Ltd 液晶表示装置
JP3858135B2 (ja) 1999-08-17 2006-12-13 カシオ計算機株式会社 半導体装置の接合構造
JP4034915B2 (ja) * 1999-09-22 2008-01-16 株式会社ルネサステクノロジ 半導体チップおよび液晶表示装置
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
US6754802B1 (en) * 2000-08-25 2004-06-22 Micron Technology, Inc. Single instruction multiple data massively parallel processor systems on a chip and system using same
CN1237383C (zh) * 2000-09-08 2006-01-18 西铁城时计株式会社 液晶显示装置
JP2002217237A (ja) * 2001-01-17 2002-08-02 Toshiba Corp 平面表示装置
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
US7149090B2 (en) * 2001-09-11 2006-12-12 Brother Kogyo Kabushiki Kaisha Structure of flexible printed circuit board
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6984027B2 (en) * 2001-11-30 2006-01-10 Brother Kogyo Kabushiki Kaisha Ink-jet head and ink-jet printer having ink-jet head
JP4008245B2 (ja) * 2002-01-25 2007-11-14 シャープ株式会社 表示装置用駆動装置
JP3895199B2 (ja) * 2002-03-08 2007-03-22 株式会社 日立ディスプレイズ 表示装置
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate

Also Published As

Publication number Publication date
CN100433083C (zh) 2008-11-12
US7486284B2 (en) 2009-02-03
CN1629917A (zh) 2005-06-22
JP2005182012A (ja) 2005-07-07
KR20050059655A (ko) 2005-06-21
US20050195130A1 (en) 2005-09-08
KR101022278B1 (ko) 2011-03-21
JP4504795B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
TW200529139A (en) Driver chip and display apparatus having the same
JP4782410B2 (ja) 駆動チップ及びこれを有する表示装置
US7208835B2 (en) Integrated circuit package and assembly thereof
US20040262035A1 (en) Electronic component mounting structure
US20100321908A1 (en) Electronic circuit device, production method thereof, and display device
JP2003133677A (ja) フレキシブル回路基板の圧着構造
TW200816433A (en) Chip film package and display panel assembly having the same
US20070052344A1 (en) Flat panel display device and method of correcting bonding misalignment of driver IC and flat panel display
CN103140052B (zh) 电子模块
JP2004235353A (ja) 半導体装置およびそれを用いたディスプレイ装置
JP2003337346A (ja) 液晶表示装置およびその製造方法
KR20050015422A (ko) 저가형 플랙서블 필름 패키지 모듈 및 그 제조방법
TWI292836B (zh)
TWI364574B (en) Driver chip and display apparatus including the same
KR20080049912A (ko) 구동회로장치 및 이를 구비한 표시장치
JP2008256825A (ja) 表示装置
KR20090029084A (ko) 이방성 전도 필름 및 그를 포함하는 표시 장치
JP2004087940A (ja) 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器
JP2004140384A (ja) プリント配線基板の接続方法
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
TW201034543A (en) Display apparatus, display module and flexible circuit board
JP2004071857A (ja) 基板接続部の構造、並びに該構造を有する電子部品及び液晶表示装置
TWI288267B (en) Liquid crystal display panel and method of fabricating the circuit substrate of the liquid crystal display panel
JP2003234371A (ja) 半導体装置の実装構造
TW594324B (en) Liquid crystal display panel and substrate thereof