CN100490136C - 倒装芯片的装置 - Google Patents

倒装芯片的装置 Download PDF

Info

Publication number
CN100490136C
CN100490136C CN 200610000521 CN200610000521A CN100490136C CN 100490136 C CN100490136 C CN 100490136C CN 200610000521 CN200610000521 CN 200610000521 CN 200610000521 A CN200610000521 A CN 200610000521A CN 100490136 C CN100490136 C CN 100490136C
Authority
CN
China
Prior art keywords
chip
flip
projection
elastic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 200610000521
Other languages
English (en)
Other versions
CN1812080A (zh
Inventor
陈文志
杨省枢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TTLA
Industrial Technology Research Institute ITRI
Chunghwa Picture Tubes Ltd
Chi Mei Optoelectronics Corp
Hannstar Display Corp
AU Optronics Corp
Quanta Display Inc
TPO Displays Corp
Original Assignee
TTLA
Industrial Technology Research Institute ITRI
Toppoly Optoelectronics Corp
Chunghwa Picture Tubes Ltd
Chi Mei Optoelectronics Corp
Hannstar Display Corp
AU Optronics Corp
Quanta Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TTLA, Industrial Technology Research Institute ITRI, Toppoly Optoelectronics Corp, Chunghwa Picture Tubes Ltd, Chi Mei Optoelectronics Corp, Hannstar Display Corp, AU Optronics Corp, Quanta Display Inc filed Critical TTLA
Priority to CN 200610000521 priority Critical patent/CN100490136C/zh
Publication of CN1812080A publication Critical patent/CN1812080A/zh
Application granted granted Critical
Publication of CN100490136C publication Critical patent/CN100490136C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Wire Bonding (AREA)

Abstract

本发明为一种倒装芯片的装置，尤其是指一种使用于液晶显示器(LCD)玻璃覆晶(COG-chip on glass)的倒装芯片(Flip Chip)的装置。包括有一基板，和多数个芯片，在芯片表面具有多数个弹性凸块，这些弹性凸块集中及重布置对应于芯片上任一区域位置，使得重布置后凸块群所包围接合的范围面积较原为集中前凸块包围的范围面积小，以提供芯片与基板的电性连接，一接合胶，该接合胶涂布于基板与芯片的接合区域，用以接合基板与芯片。由改变多数个弹性凸块的位置，而集中对应布置于芯片上，其芯片的电气特性不变，而布线的难易度也不改变，用以节省成本、增加可靠度及降低弯曲量。

Description

倒装芯片的装置
技术领域
本发明为一种倒装芯片的装置，尤其是指一种使用于液晶显示器(LCD)玻璃覆晶(COG—chip on glass)的倒装芯片(Flip Chip)的装置。
背景技术
倒装芯片(Flip Chip)技术是以芯片与基板的接合面形成接合垫(pad)或是凸块(bump)来取代传统打线接合(wire bonding)构装技术所使用的导线架，再通过直接压合芯片与基板的接合面之间的凸块及接合垫来达成电路导电。近年来，由于电子产品朝向轻、薄、短、小的趋势发展，使得倒装芯片技术的应用日益增广，而在液晶显示器(LCD)的驱动IC的构装上，常利用倒装芯片技术将含有驱动IC线路的芯片直接设置于玻璃上，用以连接液晶显示器的单元(LCD cell)和驱动IC线路。
已知的倒装芯片方法，是于芯片和基板的表面形成凸块等结合结构，然后在基板表面涂布接着剂，再将芯片与基板的凸块经过对位压合以完成倒装芯片结构。在芯片与基板间使用接着剂接合时，由于芯片与基板的热膨胀系数存在差异，当接合时温度产生变化，热应力会使得芯片与基板产生不同程度的翘曲，进而产生变形。
为改善上述问题，因此发展出弹性导电凸块结构，美国第5508228号专利「用于覆晶集成电路装置的弹性电气连结凸块及其形成方法(Compliant Electrically Connective Bumps For An Adhesive Flip ChipIntegrated Circuit Device And Methods For Forming Same)」，如图1所示，揭示一种弹性凸块，包括有一芯片10，其上有一接合垫(bond pad)12，高分子聚合物(Polymer)形成一弹性凸块14于接合垫(bond pad)12上，在高分子聚合物(Polymer)的凸块14上，覆盖有一金(gold)制成的金属层16，由该弹性凸块14而组装于一玻璃基板18上。
另中国台湾专利公开号第200402859号「弹性凸块结构及其制造方法」，如图2所示，揭示一种弹性凸块，应用于电子元件的倒装芯片，包括有一芯片20，其表面具有多数个导电接点22，并于导电接点22的周围披覆保护膜26，以及一弹性凸块28。该弹性凸块28由一下金属层23、一高分子凸块21、一上金属层24及金属层25所构成。
然而，已知应用在液晶显示器(LCD)的驱动IC的构装上，不管是使用金凸块(gold bump)或弹性凸块(compliant bump)，受限制于IC初期布线设计，排列方式皆为四周环状排列，如图3所示，一芯片30，在其四周环状排列着多数个凸块31，此种排列方式在后段玻璃覆晶(COG)的接合应用上，会产生部分不良的影响，如图4所示，为传统上玻璃倒装芯片(COG)因热应力产生翘曲的示意图，当芯片34和玻璃基板35通过凸块36和导电接合胶37(如异方性导电膜—ACF)接合时，因芯片34的热膨胀系数(α＝3ppm)和玻璃基板35的热膨胀系数(α＝4.6ppm)不同，会产生相当程度的翘曲(warp)δ，造成IC中央与周边的间隙(gap)不均，而导致接合阻值升高及胶材脱层等不良的现象，且愈靠近周围的区域，脱层现象愈为严重，使产品可靠度降低。
发明内容
本发明的目的在于提供一种倒装芯片的装置，将凸块(bump)集中后重布置对应于芯片上任一区域位置，使得重布置后的凸块包围接合范围面积较原为集中前的凸块包围范围面积小，用以节省成本、增加可靠度及降低弯曲量。
为了达成上述目的，本发明提供一种倒装芯片的装置，包括有一基板，和至少一芯片，在该芯片表面具有多数个弹性凸块，这些弹性凸块是集中及重布置对应于芯片上任一区域位置，使得重布置后凸块群所包围接合的范围面积较原为集中前凸块包围的范围面积小，以提供该芯片与该基板的电性连接，一接合胶，置于该基板与该芯片的接合区域，用以接合该基板与该芯片。其中该多数个弹性凸块是由一第一金属层、一凸块及一第二金属层所构成，该第二金属层披覆于凸块相对的两侧面且连接于第一金属层，以提供基板与芯片的电性连结。由第一金属层延伸、第二金属层延伸或其两者同时延伸，可改变该些弹性凸块的位置，而集中对应布置于芯片上，其芯片的电气特性不变，而布线的难易度也不改变。
另，本发明提供的倒装芯片的装置，更可包括多数个非电性连结的弹性凸块(dummy bump)，这些非电性连结的弹性凸块布置于芯片的角落或该些弹性凸块的相对侧边，用以维持接合平行度。
附图说明
图1：已知倒装芯片的弹性导电凸块结构的示意图；
图2：另一已知倒装芯片的弹性导电凸块结构的示意图；
图3：已知倒装芯片的凸块的排列方式示意图；
图4：已知倒装芯片的玻璃倒装芯片(COG)因热应力产生翘曲的示意图；
图5：为本发明倒装芯片的装置结构示意图；
图6A：为本发明倒装芯片的装置的弹性凸块俯视图；
图6B：为本发明倒装芯片的装置的弹性凸块剖视图；
图6C：为本发明的第一实施例的弹性凸块延伸示意图；
图6D：为本发明的第二实施例的弹性凸块延伸示意图；
图6E：为本发明的第三实施例的弹性凸块延伸示意图；
图7：为本发明倒装芯片的装置的弹性凸块布置于芯片的第二实施例的结构示意图；
图8A：为本发明倒装芯片的装置的弹性凸块布置于芯片的第三实施例的结构示意图；
图8B：为本发明倒装芯片的装置的弹性凸块布置于芯片的第四实施例的结构示意图；
图9A：为本发明倒装芯片的装置的弹性凸块布置于芯片的第五实施例的结构示意图；
图9B：为本发明倒装芯片的装置的弹性凸块布置于芯片的第六实施例的结构示意图；
图10A：为本发明倒装芯片的装置的弹性凸块布置于芯片的第七实施例的结构示意图；
图10B：为本发明倒装芯片的装置的弹性凸块布置于芯片的第八实施例的结构示意图；
图11A：为本发明倒装芯片的装置的弹性凸块布置于芯片的第九实施例的结构示意图；
图11B：为本发明倒装芯片的装置的弹性凸块布置于芯片的第十实施例的结构示意图；
图11C：为本发明倒装芯片的装置的弹性凸块布置于芯片的第十一实施例的结构示意图。
附图标号：
芯片                         10、20、30、34
接合垫                       12
高分子聚合物形成的弹性凸块   14
金制成的金属层               16
玻璃基板                     18
高分子凸块                   21
导电接点                     22
下金属层                              23
上金属层                              24
金属层                                25
保护膜                                26
弹性凸块                              28、52、74、82、92、98、100
凸块                                  31、36、60
玻璃基板                              35
导电接合胶                            37
芯片                                  50、72、80
接合胶                                53
基板                                  54
非导电接合胶                          55
电极                                  56
第一金属层                            58
第二金属层                            62
非电性连结的弹性凸块                  76、84、94、99、102A、102B
具体实施方式
请参照图5所示，为本发明倒装芯片的装置结构示意图。该倒装芯片的装置包括有：一基板54，和至少一芯片50，在该芯片50表面具有多数个弹性凸块52，该些弹性凸块52集中及重布置对应于芯片50上任一区域位置，使得重布置后凸块群所包围接合的范围面积较原为集中前凸块包围的范围面积小，以提供该芯片50与该基板54的电性连接，一接合胶53，该接合胶53置于该基板54与该芯片50的接合区域，用以接合该基板54与该芯片50。该些弹性凸块52的集中对应位置之意，是该些弹性凸块52所包围(或分布)较原芯片的电极包围(或分布)的面积小。
其中该接合胶53可为异方性导电膜(Anisotropic Conductive Film)、UV胶和非导电胶，而该基板54可为有机基板、陶瓷基板、玻璃基板、硅基板或砷化镓基板，而该置于方式可为涂布步骤、黏贴步骤或其它结合步骤所达成。更可包括一非导电接合胶55，该非导电接合胶55置于该基板54与该芯片50的非导电接合区域，以减少该导电接合胶的使用量，可降低成本。
请参照图6A所示，为本发明的弹性凸块俯视图，由本图标中可看出该些弹性凸块52的一凸块60并未完全被一第二金属层62所包覆，而在另两相对的侧面上，并不披覆该第二金属层62，以阻绝相邻的弹性凸块的横向电性连结，使该些弹性凸块52集中布置于该芯片50中央时，不会产生短路的现象，然而本图标仅为一实施例的说明，在实际于实作该些弹性凸块时，可利用该第二金属层62来包覆该凸块60其中的一边、二边、三边或全部，其中实作时所使用的接合胶可为导电胶或非导电胶。
请参照图6B所示，为本发明的弹性凸块剖视图，该些弹性凸块52由一第一金属层58、一凸块60及一第二金属层62所构成，该第二金属层62披覆于该凸块60相对的两侧面而连接于该第一金属层58，以提供该基板54与该芯片50上的电极56的电性连结。其中该第一金属层58是一钛钨(Ti-W)金属层，该凸块60是由高分子聚合物(Polymer)所构成，而该第二金属层62是一金(Au)金属层。
请参照图6C所示，为本发明的第一实施例的弹性凸块延伸示意图，由延伸该第一金属层58，可改变该些弹性凸块52的位置，而集中对应布置于该芯片50上，其该芯片50的电气特性不变，而布线的难易度也不改变，凸块的制作方式可沿用弹性凸块(compliant bump)的工艺，掩膜数目不变，工艺道数也不变，仅需利用延伸该第一金属层58，即可将该些弹性凸块52移到芯片50的中心位置。
请参照图6D所示，为本发明的第二实施例的弹性凸块延伸示意图，由同时延伸该第一金属层58及该第二金属层62，可改变该些弹性凸块52的位置，而集中布置于该芯片50上，其该芯片50的电气特性不变，而布线的难易度也不改变，该凸块60的制作方式可沿用该弹性凸块的工艺，掩膜数目不变，工艺道数也不变，仅需利用延伸该第一金属层58及该第二金属层62，即可将该些弹性凸块52移到该芯片50的中心位置。
请参照图6E所示，为本发明的第三实施例的弹性凸块延伸示意图，由延伸该第二金属层62，可改变该些弹性凸块52的位置，而集中布置于该芯片50上，其该芯片50的电气特性不变，而布线的难易度也不改变，该凸块60的制作方式可沿用该弹性凸块的工艺，掩膜数目不变，工艺道数也不变，仅需利用延伸该第二金属层62，即可将该些弹性凸块52移到芯片50的中心位置。
请参照图7所示，为本发明倒装芯片的装置的弹性凸块布置于芯片的第二实施例的结构示意图，该倒装芯片的装置更包括有多数个非电性连结的弹性凸块76(dummy bump)。该些非电性连结的弹性凸块76包括有一芯片72，在该芯片72表面具有多数个弹性凸块74，该些弹性凸块74集中对应布置于该芯片72上，该些非电性连结的弹性凸块76，该些非电性连结的弹性凸块76布置于该芯片72的角落或该些弹性凸块的相对侧边，用以维持接合平行度。
请参照图8A所示，为本发明的弹性凸块布置于芯片的第三实施例的结构示意图，该倒装芯片的装置包括有一芯片80，在芯片80表面布置有多数个弹性凸块82，该些弹性凸块82集中布置于芯片80中心的一轴方向的退缩距离范围内，其中退缩距离范围为比原来的芯片面积还小。
请参照图8B所示，为本发明倒装芯片的装置的弹性凸块布置于芯片的第四实施例的结构示意图，该些弹性凸块82的布置可集中于该芯片80中心的一轴方向的退缩距离范围内，及有该些非电性连结的弹性凸块84。该倒装芯片的装置包括有一芯片80，在该芯片80表面具有该些弹性凸块82，该些弹性凸块82集中布置于该芯片80中央的一轴方向的退缩距离范围内，其中退缩距离范围为比原来的芯片面积还小，以及该些非电性连结的弹性凸块84，该些非电性连结的弹性凸块84布置于该芯片80的角落或该些弹性凸块的相对侧边，用以维持接合平行度。
请参照图9A，为本发明倒装芯片的装置的弹性凸块布置于芯片的第五实施例的结构示意图，该倒装芯片的装置包括有该芯片80，在芯片80表面布置有该些弹性凸块92，该些弹性凸块92集中布置于芯片80中心的另一轴方向的退缩距离范围内，其中退缩距离范围为比原来的芯片面积还小。
请参照图9B，为本发明倒装芯片的装置的弹性凸块布置于芯片的第六实施例的结构示意图，该倒装芯片的装置包括有该芯片80，在该芯片80表面具有多数个弹性凸块92，该些弹性凸块92集中布置于该芯片80中央的另一轴方向的退缩距离范围内，其中退缩距离范围为比原来的芯片面积还小，以及多数个非电性连结的弹性凸块94，该些非电性连结的弹性凸块94布置于该芯片80的角落或该些弹性凸块的相对侧边，用以维持接合平行度。
请参照图10A，为本发明倒装芯片的装置的弹性凸块布置于芯片的第七实施例的结构示意图，该倒装芯片的装置包括有该芯片80，在该芯片80表面布置有多数个弹性凸块98，该些弹性凸块98集中布置于该芯片80中心的一轴及另一轴方向的退缩距离范围内，其中退缩距离范围为比原来的芯片面积还小。
请参照图10B，为本发明倒装芯片的装置的弹性凸块布置于芯片的第八实施例的结构示意图，该倒装芯片的装置包括有该芯片80，在该芯片80表面具有多数个弹性凸块98，该些弹性凸块98集中布置于芯片80中央的一轴及另一轴方向的退缩距离范围内，其中退缩距离范围为比原来的芯片面积还小，以及多数个非电性连结的弹性凸块99，该些非电性连结的弹性凸块99布置于该芯片80的角落或该些弹性凸块的相对侧边，用以维持接合平行度。
请参照图11A，为本发明倒装芯片的装置的弹性凸块布置于芯片的第九实施例的结构示意图，该倒装芯片的装置包括有该芯片80，在该芯片80表面布置有多数个弹性凸块100，该些弹性凸块100集中布置于芯片80的一侧。
请参照图11B，为本发明倒装芯片的装置的弹性凸块布置于芯片的第十实施例的结构示意图，该倒装芯片的装置包括有该芯片80，在该芯片80表面具有多数个弹性凸块100，该些弹性凸块100集中布置于该芯片80的一侧，以及多数个非电性连结的弹性凸块102，该些非电性连结的弹性凸块102布置于该芯片80的角落或该些弹性凸块的相对侧边，用以维持接合平行度。
请参照图11C，为本发明倒装芯片的装置的弹性凸块布置于芯片的第十一实施例的结构示意图，该倒装芯片的装置包括有该芯片80，在该芯片80表面具有该些弹性凸块100，该些弹性凸块100集中布置于芯片80的电极外侧，以及该些非电性连结的弹性凸块102A与102B，该些非电性连结的弹性凸块102A布置于该芯片80的角落或该些弹性凸块102B的相对侧边，用以维持接合平行度。
上述的各种实施例，可用于多数个芯片的场合(未显示于图中)。
本发明所具有的特点及功效，可叙述如下：
1.凸块向内集中于芯片的中心位置，可防止因热应力而于芯片四周胶材脱层，可确保内部接点品质。
2.凸块接点向内群聚于芯片的中心位置，接点的阻值较为一致。
3.凸块位置向内缩移，延长环境空气经过胶材到接点的距离，可提供更长久的保护作用，可增加可靠度。
4.为节省导电接合胶材的使用量，在非导电区域可使用非导电接合胶材，可直接节省成本。
5.可避免溢胶造成弯曲方向不同。
虽然本发明已以具体实施例揭示，但其并非用以限定本发明，任何本领域的技术人员，在不脱离本发明的构思和范围的前提下所作出的等同组件的置换，或依本发明专利保护范围所作的等同变化与修饰，皆应仍属本专利涵盖之范畴。

Claims (13)

1.一种倒装芯片的装置，其特征在于，包括：
一基板；
至少一芯片，其表面具有多数个弹性凸块，将这些弹性凸块集中及重布置对应于芯片上任一区域位置，使得重布置后凸块群所包围接合的范围面积较原为集中前凸块包围的范围面积小，以提供该芯片与该基板的电性连接；
一接合胶，置于该基板与该芯片的接合区域，用以接合该基板与该芯片。
2.如权利要求1所述的倒装芯片的装置，其特征在于，其中这些弹性凸块由一第一金属层、一凸块及一第二金属层所构成，该第二金属层披覆于该凸块相对的两侧面且连接于该第一金属层，以提供该基板与该芯片的电性连结。
3.如权利要求2所述的倒装芯片的装置，其特征在于，其中该第一金属层为一钛钨金属层。
4.如权利要求2所述的倒装芯片的装置，其特征在于，其中该凸块由高分子聚合物所构成。
5.如权利要求2所述的倒装芯片的装置，其特征在于，其中该第二金属层为一金金属层。
6.如权利要求1所述的倒装芯片的装置，其特征在于，该装置还包括多个非电性连结的弹性凸块，该些非电性连结的弹性凸块布置于该芯片的角落，用以维持接合平行度。
7.如权利要求1所述的倒装芯片的装置，其特征在于，其中该基板为有机基板、陶瓷基板、玻璃基板、硅基板或砷化镓基板。
8.如权利要求1所述的倒装芯片的装置，其特征在于，其中该接合胶为异方性导电膜、UV胶或非导电胶。
9.如权利要求1所述的倒装芯片的装置，其特征在于，更包括一非导电接合胶，该非导电接合胶置于该基板与该芯片的非导电接合区域。
10.如权利要求1所述的倒装芯片的装置，其特征在于，其中该些弹性凸块布置于该芯片的一侧。
11.如权利要求10所述的倒装芯片的装置，其特征在于，该装置还包括多个非电性连结的弹性凸块，这些非电性连结的弹性凸块布置于该芯片的角落或这些位于芯片一侧的弹性凸块的相对侧边，用以维持接合平行度。
12.如权利要求1所述的倒装芯片的装置，其特征在于，其中这些弹性凸块布置于该芯片的电极外侧。
13.如权利要求12所述的倒装芯片的装置，其特征在于，该装置还包括多个非电性连结的弹性凸块，这些非电性连结的弹性凸块布置于该芯片的角落或这些位于芯片的电极外侧的弹性凸块的相对侧边，用以维持接合平行度。
CN 200610000521 2005-01-12 2006-01-09 倒装芯片的装置 Expired - Fee Related CN100490136C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200610000521 CN100490136C (zh) 2005-01-12 2006-01-09 倒装芯片的装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN200510002046.8 2005-01-12
CN200510002046 2005-01-12
CN 200610000521 CN100490136C (zh) 2005-01-12 2006-01-09 倒装芯片的装置

Publications (2)

Publication Number Publication Date
CN1812080A CN1812080A (zh) 2006-08-02
CN100490136C true CN100490136C (zh) 2009-05-20

Family

ID=36844893

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200610000521 Expired - Fee Related CN100490136C (zh) 2005-01-12 2006-01-09 倒装芯片的装置

Country Status (1)

Country Link
CN (1) CN100490136C (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101866899A (zh) * 2009-04-20 2010-10-20 奇景光电股份有限公司 半导体装置
CN107422551A (zh) * 2017-07-25 2017-12-01 武汉天马微电子有限公司 一种显示装置
CN107481988B (zh) * 2017-07-28 2020-09-01 永道无线射频标签(扬州)有限公司 一种未使用导电胶的覆晶芯片封装产品及其制作工艺
CN107290885A (zh) * 2017-08-17 2017-10-24 京东方科技集团股份有限公司 一种集成电路芯片绑定结构及显示装置

Also Published As

Publication number Publication date
CN1812080A (zh) 2006-08-02

Similar Documents

Publication Publication Date Title
US7208835B2 (en) Integrated circuit package and assembly thereof
WO2012121113A1 (ja) 電子回路基板、表示装置および配線基板
US10971465B2 (en) Driving chip, display substrate, display device and method for manufacturing display device
US7486284B2 (en) Driver chip and display apparatus having the same
JPH01227444A (ja) 接続構造
WO2007039960A1 (ja) 配線基板及びそれを備えた表示装置
KR970066683A (ko) 액정장치, 액정장치의 제조방법 및 전자기기
CN101317266A (zh) 具有适应的转接触点的无凸起的倒装芯片组件
CN103871990A (zh) 封装结构及封装方法
CN100490136C (zh) 倒装芯片的装置
US7638418B2 (en) Wiring substrate of a semiconductor component comprising rubber-elastic pads embedded in said wiring substrate and method for producing the same
CN110402492B (zh) 柔性导电粘合
US20090032944A1 (en) Electronic device, method of producing the same, and semiconductor device
US20020125564A1 (en) Semiconductor device reinforced by a highly elastic member made of a synthetic resin
US6802930B2 (en) Method of making a laminated structure
US20040007782A1 (en) Connecting circuit devices and assemblies thereof
KR20050017351A (ko) 유연성 필름을 이용한 반도체 패키지 및 그 제조방법
JPH03225934A (ja) 半導体集積回路素子の接続方法
JP7399059B2 (ja) 画像表示パネルの製造方法
JP4943959B2 (ja) 半導体装置
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
EP0389040A1 (en) Substrate comprising interconnection structures
US7119423B2 (en) Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument
JP4699089B2 (ja) チップオンフィルム半導体装置
CN100492631C (zh) 光学显示器构装结构及其方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090520

Termination date: 20200109