KR20050059655A - 구동 칩 및 이를 갖는 표시장치 - Google Patents

구동 칩 및 이를 갖는 표시장치 Download PDF

Info

Publication number
KR20050059655A
KR20050059655A KR1020030091364A KR20030091364A KR20050059655A KR 20050059655 A KR20050059655 A KR 20050059655A KR 1020030091364 A KR1020030091364 A KR 1020030091364A KR 20030091364 A KR20030091364 A KR 20030091364A KR 20050059655 A KR20050059655 A KR 20050059655A
Authority
KR
South Korea
Prior art keywords
long side
driving chip
output terminal
along
terminal portion
Prior art date
Application number
KR1020030091364A
Other languages
English (en)
Other versions
KR101022278B1 (ko
Inventor
황성용
오원식
최성락
송춘호
윤주영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030091364A priority Critical patent/KR101022278B1/ko
Priority to JP2004354058A priority patent/JP4504795B2/ja
Priority to TW093138131A priority patent/TW200529139A/zh
Priority to CNB2004100987908A priority patent/CN100433083C/zh
Priority to US11/011,746 priority patent/US7486284B2/en
Publication of KR20050059655A publication Critical patent/KR20050059655A/ko
Application granted granted Critical
Publication of KR101022278B1 publication Critical patent/KR101022278B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13456—Cell terminals located on one side of the display only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)

Abstract

구동 칩 및 이를 갖는 표시장치가 개시되어 있다. 구동 칩은 장변 및 단변을 갖는 베이스 몸체, 베이스 몸체의 장변을 따라 제1 단부에 형성되는 입력 단자부 및 제1 단부로부터 소정 거리로 이격되는 제2 단부에 장변을 따라 형성되는 출력 단자부를 포함한다. 입력 단자부 및 출력 단자부는 장변의 중앙으로부터 단변 방향으로 9d/10 거리의 범위에 형성된다. 여기서, d는 장변의 중앙으로부터 단변까지의 거리이다. 따라서, 구동 칩의 입력 단자부 및 출력 단자부는 스트레스가 집중되는 단변의 에지부를 제외한 영역에 형성됨으로써, 구동 칩과 표시패널 간의 결합 신뢰성을 향상시킬 수 있다.

Description

구동 칩 및 이를 갖는 표시장치{DRIVING CHIP AND DISPLAY APPARATUS HAVING THE SAME}
본 발명은 구동 칩 및 이를 갖는 표시장치에 관한 것으로, 더욱 상세하게는 구동 칩과 표시 패널 간의 결합 신뢰성을 향상시킬 수 있는 구동 칩 및 이를 갖는 표시장치에 관한 것이다.
일반적으로, 이동통신 단말기, 디지털 카메라, 노트북, 모니터 등 여러 가지 전자기기에는 영상을 표시하기 위한 영상표시장치가 포함된다. 상기 영상표시장치로는 다양한 종류가 사용될 수 있다. 그러나, 상기 전자기기의 특성상 평판 형상을 갖는 표시장치가 주로 사용되며, 평판표시장치 중에서도 특히 액정표시장치가 널리 사용되고 있다.
이러한 액정표시장치(Liquid Crystal Display)는 액정(Liquid Crystal)을 이용하여 영상을 표시하는 평판표시장치의 하나로써, 다른 표시장치에 비하여 얇고 가벼우며, 낮은 소비전력 및 낮은 구동전압을 갖는 장점이 있어, 산업 전반에 걸쳐 광범위하게 사용되고 있다.
종래의 액정표시장치는 영상을 표시하기 위한 액정표시패널 및 상기 액정표시패널을 구동하기 위한 구동 칩을 포함한다.
상기 구동 칩은 외부로부터 인가된 영상 데이터를 상기 액정표시패널을 구동하기에 적합한 구동 신호로 변환하여 적절한 타이밍에 맞추어 상기 액정표시패널에 인가한다. 이와 같은 역할을 수행하는 상기 구동 칩은 다양한 방법에 의하여 상기 액정표시패널에 연결될 수 있다.
최근에는 원가 절감 및 사이즈 감소를 위하여, 상기 구동 칩을 상기 액정표시패널 상에 직접적으로 실장하는 칩 온 글라스(Chip On Glass; 이하 COG) 실장 방식이 사용되고 있다. 이러한 COG 방식에 의하면, 상기 구동 칩과 상기 액정표시패널 사이에 이방성 도전 필름(Anisotropic Conductive Film; 이하 ACF)을 개재한 후 고온에서 압착함으로써, 상기 구동 칩과 상기 액정표시패널을 전기적으로 연결한다.
그러나, 이러한 COG 방식은 미세하게 형성된 단자들을 전기적으로 연결시키기에는 효과적이나, 결합 공정이 고온에서 이루어지기 때문에 구동 칩이 휘어지는 문제가 발생된다. 즉, 고온의 결합 공정 후, 상온으로 냉각되면서 상기 구동 칩과 상기 액정표시패널 간의 열팽창 계수의 차이에 의해 상기 구동 칩에는 휨(warpage)가 발생되며, 동시에 스트레스(stress)가 유발된다. 이러한, 상기 구동 칩의 휨 및 스트레스로 인해, 상기 구동 칩과 상기 액정표시패널 간의 접촉 불량이 발생하는 문제점이 있다.
따라서, 본 발명은 이와 같은 종래의 문제점을 감안한 것으로써, 본 발명의 목적은 구동 칩과 액정표시패널 간의 결합 신뢰성을 향상시킬 수 있는 구동 칩을 제공하는 것이다.
본 발명의 다른 목적은 상기한 구동 칩을 갖는 표시장치를 제공하는 것이다.
상술한 본 발명의 목적을 달성하기 위한 구동 칩은 베이스 몸체, 입력 단자부 및 제1 출력 단자부를 포함한다.
상기 베이스 몸체는 장변 및 상기 장변에 수직한 단변을 갖는 직육면체의 형상을 갖는다.
상기 입력 단자부는 상기 베이스 몸체의 일면으로부터 돌출되며, 상기 장변을 따라 제1 단부에 형성된다.
상기 제1 출력 단자부는 상기 제1 단부로부터 상기 단변을 따라 소정 거리로 이격되는 제2 단부에 상기 장변을 따라 형성된다.
상기 입력 단자부 및 상기 제1 출력 단자부는 상기 장변의 중앙으로부터 상기 단변 방향으로 9d/10 거리의 범위에 형성된다. 여기서, 상기 d는 상기 장변의 중앙으로부터 상기 단변까지의 거리이다.
또한, 본 발명의 목적을 달성하기 위한 구동 칩은 베이스 몸체, 입력 단자부, 제1 출력 단자부 및 더미 단자부를 포함한다.
상기 베이스 몸체는 장변 및 상기 장변에 수직한 단변을 갖는다.
상기 입력 단자부는 상기 장변을 따라 상기 베이스 몸체의 제1 단부에 형성된다.
상기 제1 출력 단자부는 상기 제1 단부로부터 소정 거리로 이격되는 제2 단부에 상기 장변을 따라 형성된다.
상기 더미 단자부는 상기 장변을 따라 상기 제1 출력 단자부의 양 측에 각각 형성된다.
본 발명의 다른 목적을 달성하기 위한 표시장치는 표시패널 및 구동 칩을 포함한다.
상기 표시패널은 전기 신호를 전송하는 도전 라인 및 상기 도전 라인의 끝단에 형성되는 패드부를 포함한다.
상기 구동 칩은 장변 및 상기 장변에 수직한 단변을 갖는 베이스 몸체, 상기 장변을 따라 상기 베이스 몸체의 제1 단부에 형성되는 입력 단자부 및 상기 제1 단부로부터 소정 거리로 이격되는 제2 단부에 장변을 따라 형성되는 제1 출력 단자부를 포함한다. 상기 입력 단자부 및 상기 제1 출력 단자부는 상기 장변의 중앙으로부터 상기 단변 방향으로 9d/10 거리의 범위에 형성된다. 여기서, 상기 d는 상기 장변의 중앙으로부터 상기 단변까지의 거리이다. 상기 입력 단자부 및 상기 제1 출력 단자부는 상기 패드부와 연결된다.
이러한 구동 칩 및 이를 갖는 표시장치에 따르면, 구동 칩에 형성되는 입력 단자부 및 출력 단자부를 장변의 중앙으로부터 일정 거리 이내에 형성함으로써, 구동 칩의 휨에 의한 접촉 불량을 감소시킬 수 있다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예들을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 구동 칩을 나타낸 사시도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 구동 칩(100)은 베이스 몸체(110), 입력 단자부(120) 및 제1 출력 단자부(130)를 포함한다.
베이스 몸체(110)는 절연 물질로 이루어지며, 제1 및 제2 장변(110a,110b)과 제1 및 제2 장변(110a, 110b)에 수직한 제1 및 제2 단변(110c, 110d)을 갖는 직육면체 형상으로 형성된다. 베이스 몸체(110)의 내부에는 외부로부터 입력되는 영상 신호를 구동에 필요한 구동 신호로 가공하기 위한 반도체 소자(미도시)가 구비된다.
입력 단자부(120)는 베이스 몸체(110)의 일면으로부터 돌출되며, 제1 장변(110a)을 따라 제1 단부에 형성된다. 입력 단자부(120)는 n개의 입력 단자(IT1 ~ ITn)로 이루어진다. 여기서, n은 2 이상의 자연수이다. n개의 입력 단자(IT1 ~ ITn)는 제1 장변(110a)을 따라 상기 제1 단부에 일렬로 배열된다.
제1 출력 단자부(130)는 베이스 몸체(110)의 일면으로부터 돌출되며, 제2 장변(110b)을 따라 제1 단부로부터 소정 거리로 이격되는 제2 단부에 형성된다. 제1 출력 단자부(130)는 m개의 제1 출력 단자(OTA1 ~ OTAm)로 이루어진다. 여기서, m은 2 이상의 자연수이다. m개의 제1 출력 단자(OTA1 ~ OTAm)는 제2 장변(110b)을 따라 제2 단부에 두 개의 열로 배열된다. 본 실시예에서, 제1 출력 단자부(130)는 m개의 제1 출력 단자(OTA1 ~ OTAm)가 두 개의 열로 배열되나, 하나의 열로 배열될 수 있으며, 경우에 따라서는 세 개 이상의 열로 배열될 수도 있다.
이러한 구성을 갖는 구동 칩(100)은 영상을 표시하는 표시패널(미도시)에 COG 공정을 통해 직접적으로 실장된다. COG 공정 중에 구동 칩(100)은 가열되며, COG 공정 후 냉각될 때, 구동 칩(100)과 상기 표시패널 간의 열팽창 계수의 차이에 의해 구동 칩(100)에는 휨이 발생되며, 동시에 스트레스(stress)가 유발된다. 구동 칩(100)이 받게되는 스트레스는 전단 응력(shear stress) 및 수직 응력(normal stress)으로 구분될 수 있으며, Suhir's Model에 의해 유추될 수 있다.
도 2는 도 1에 도시된 구동 칩의 전단 응력을 나타낸 그래프이며, 도 3은 도 1에 도시된 구동 칩의 수직 응력을 나타낸 그래프이다. 도 2 및 도 3에 도시된 그래프는 구동 칩(100)의 제1 및 제2 장변(110a, 110b)의 길이가 20mm인 경우를 나타낸다.
도 2 및 도 3을 참조하면, 구동 칩(100)이 받게되는 전단 응력은 구동 칩(100)의 중앙으로부터의 거리가 약 8mm 될 때까지는 거의 변화가 없다가, 8mm 이상에서는 전단 응력의 변화가 발생된다. 특히, 중앙으로부터의 거리가 9mm ~ 10mm 인 경우에 전단 응력의 변화가 급격히 발생된다. 이는 구동 칩(100)의 제1 및 제2 단변(110c, 110d) 부위에 스트레스가 집중되는 것을 의미한다.
또한, 구동 칩(100)이 받게되는 수직 응력도 상기 전단 응력과 마찬가지로, 중앙으로부터의 거리가 9mm ~ 10mm 인 경우에 급격한 변화가 발생되며, 이 또한, 구동 칩(100)의 제1 및 제2 단변(110c, 110d) 부위에 스트레스가 집중되는 것을 나타낸다.
도 2 및 도 3에 도시된 바와 같이, 구동 칩(100)이 받게되는 스트레스가 제1 및 제2 단변(110c, 110d) 부위에 집중됨으로 인해, 구동 칩(100)과 표시패널 간의 결합 신뢰성에 문제가 발생된다.
도 4는 도 1에 도시된 구동 칩과 표시패널 간의 접촉 저항을 나타낸 그래프이다. 도 4에 도시된 그래프는 구동 칩과 표시 패널을 결합한 상태에서, 85℃로 500시간 동안 신뢰성 테스트를 진행한 후에 구동 칩과 표시패널 간의 접촉 저항을 측정한 그래프이다.
도 4를 참조하면, 구동 칩(100)의 중앙으로부터 제1 단변(110c) 방향으로의 거리가 약 8mm가 될 때까지는 접촉 저항에 거의 변화가 없다가, 8mm 이상부터 접촉 저항이 증가된다. 특히, 9mm 이상되는 거리에서는 접촉 저항이 급격히 증가되는 것을 볼 수 있다. 구동 칩(100)의 중앙으로부터 제1 단변(110c)까지의 거리를 d라 하면, 9d/10 ~ d 사이의 영역에 스트레스가 집중된다.
따라서, 본 발명의 일 실시예에 따른 구동 칩(100)은 스트레스를 상대적으로 덜 받는 영역에 입력 단자부(120) 및 제1 출력 단자부(130)를 형성함으로써, 구동 칩(100)과 표시패널 간의 결합 신뢰성을 향상시킬 수 있다.
도 5는 도 1에 도시된 구동 칩의 일면을 나타낸 평면도이다.
도 5를 참조하면, 베이스 몸체(110)의 일면에는 입력 단자부(120) 및 제1 출력 단자부(130)가 형성된다.
입력 단자부(120)는 제1 장변(110a)을 따라 제1 단부에 형성된다. 입력 단자부(120)의 일부는 제1 장변(110a)의 중앙으로부터 제1 단변(110c) 방향으로 9d/10 거리의 범위에 형성된다. 또한, 입력 단자부(120)의 나머지 일부는 제1 장변(110a)의 중앙으로부터 제2 단변(110d) 방향으로 9d/10 거리의 범위에 형성된다. 여기서, d는 제1 및 제2 장변(110a, 110b)의 중앙으로부터 제1 또는 제2 단변(110c, 110d)까지의 거리이다.
제1 출력 단자부(120)는 제2 장변(110b)을 따라 상기 제1 단부로부터 소정 거리로 이격되는 제2 단부에 형성된다. 제1 출력 단자부(130)의 일부는 제2 장변(110b)의 중앙으로부터 제1 단변(110c) 방향으로 9d/10 거리의 범위에 형성된다. 또한, 제1 출력 단자부(130)의 나머지 일부는 제2 장변(110b)의 중앙으로부터 제2 단변(110d) 방향으로 9d/10 거리의 범위에 형성된다. 즉, 제1 출력 단자부(130)에 포함되는 m개의 제1 출력 단자(OTA1 ~ OTAm) 중에서 제1 단변(110c)과 가장 인접한 제1 출력 단자(OTA1)는 제1 단변(110c)과 d/10의 거리 이상으로 이격되도록 형성되며, 제2 단변(110d)과 가장 인접한 제1 출력 단자(OTAm)는 제2 단변(110d)과 d/10의 거리 이상으로 이격되도록 형성된다.
도 6은 본 발명의 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 6을 참조하면, 본 발명의 다른 실시예에 따른 구동 칩(200)은 베이스 몸체(210), 입력 단자부(220), 제1 출력 단자부(230), 제2 출력 단자부(240) 및 제3 출력 단자부(250)를 포함한다. 베이스 몸체(210), 입력 단자부(220) 및 제1 출력 단자부(230)는 도 5에 도시된 구동 칩(100)과 동일한 구조를 가짐으로, 그 중복된 설명은 생략하기로 한다.
제2 출력 단자부(240)는 베이스 몸체(210)의 일면으로부터 제1 출력 단자부(230)와 동일한 높이로 돌출되며, 제1 단변(210c)을 따라 제1 단부에 수직한 제3 단부에 형성된다. 제2 출력 단자부(240)는 a개의 제2 출력 단자(OTB1 ~ OTBa)로 이루어진다. 여기서, a는 2 이상의 자연수이다. a개의 제2 출력 단자(OTB1 ~ OTBa)는 제1 단변(210c)을 따라 제3 단부에 두 개의 열로 배열된다. 제2 출력 단자부(240)는 제1 및 제2 장변(210a, 210b)의 중앙으로부터 제1 단변(210c) 방향으로 9d/10 거리의 범위에 형성된다. 즉, 제2 출력 단자부(240)는 제1 단변(210c)으로부터 d/10의 거리만큼 이격되도록 형성된다.
제3 출력 단자부(250)는 베이스 몸체(210)의 일면으로부터 제2 출력 단자부(240)와 동일한 높이로 돌출되며, 제3 단부로부터 소정 거리로 이격되는 제4 단부에 제2 단변(210d)을 따라 형성된다. 제3 출력 단자부(250)는 b개의 제3 출력 단자(OTC1 ~ OTCb)로 이루어진다. 여기서, b는 2 이상의 자연수이다. b개의 제3 출력 단자(OTC1 ~ OTCb)는 제2 단변(210d)을 따라 제4 단부에 두 개의 열로 배열된다. 제3 출력 단자부(250)는 제1 및 제2 장변(210a, 210b)의 중앙으로부터 제2 단변(210b) 방향으로 9d/10 거리의 범위에 형성된다. 즉, 제3 출력 단자부(250)는 제2 단변(210d)으로부터 d/10의 거리만큼 이격되도록 형성된다.
본 실시예에서, 제2 및 제3 출력 단자부(240, 250)는 제2 및 제3 출력단자(OTB1 ~ OTBa, OTC1 ~ OTCb)가 각각 두 개의 열로 배열되나, 하나의 열로 배열될 수 있으며, 경우에 따라서는 세 개 이상의 열로 배열될 수도 있다.
도 7은 본 발명의 또 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 7을 참조하면, 본 발명의 또 다른 실시예에 따른 구동 칩(300)은 베이스 몸체(310), 입력 단자부(320), 제1 출력 단자부(330), 제1 및 제2 더미 단자부(340a, 340b)를 포함한다. 본 실시예에서, 베이스 몸체(310), 입력 단자부(320) 및 제1 출력 단자부(330)는 도 5에 도시된 구동 칩(100)과 동일한 구조를 가짐으로, 그 중복된 설명은 생략하기로 한다.
제1 더미 단자부(340a)는 베이스 몸체(310)의 일면으로부터 제1 출력 단자부(330)와 동일한 높이로 돌출되며, 제1 출력 단자부(330)의 일측으로부터 제2 장변(310b)을 따라 연장되어 제1 단변(310c) 측에 형성된다. 제1 더미 단자부(340a)는 복수의 제1 더미 단자(DT1)로 이루어진다. 복수의 제1 더미 단자(DT1)는 제2 장변(310b)을 따라 제1 출력 단자(OTA1 ~ OTAm)와 마찬가지로 두 개의 열로 배열된다. 제1 더미 단자부(340a)는 제1 단변(310c)으로부터 제2 장변(310b)의 중앙 방향으로 d/10 거리의 범위에 형성된다.
제2 더미 단자부(340b)는 베이스 몸체(310)의 일면으로부터 제1 더미 단자부(340a)와 동일한 높이로 돌출되며, 제1 출력 단자부(330)의 타측으로부터 제2 장변(310b)을 따라 연장되어 제2 단변(310d) 측에 형성된다. 제2 더미 단자부(340b)는 복수의 제2 더미 단자(DT2)로 이루어진다. 복수의 제2 더미 단자(DT2)는 제2 장변(310b)을 따라 제1 출력 단자(OTA1 ~ OTAm)와 마찬가지로 두 개의 열로 배열된다. 제2 더미 단자부(340b)는 제2 단변(310d)으로부터 제2 장변(310b)의 중앙 방향으로d/10 거리의 범위에 형성된다.
제1 및 제2 더미 단자(DT1, DT2)에는 전기 신호가 인가되지 않는다. 제1 및 제2 더미 단자(DT1, DT2)는 제1 출력 단자(OTA1 ~ OTAm)와 동일한 형상으로 형성되거나, 다른 형상으로 형성될 수도 있다.
이와 같이, 본 발명의 또 다른 실시예에 따른 구동 칩(300)은 스트레스가 집중되는 영역에 형성된 제1 및 제2 더미 단자부(340a, 340b)를 포함한다. 제1 및 제2 더미 단자부(340a, 340b)는 구동 칩(300)에 가해지는 스트레스를 완충하는 역할을 수행하여 결합의 신뢰성을 향상시킨다.
도 8은 본 발명의 또 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 구동 칩(400)은 베이스 몸체(410), 입력 단자부(420), 제1 출력 단자부(430), 제2 출력 단자부(440), 제3 출력 단자부(450), 제3 및 제4 더미 단자부(460a, 460b)를 포함한다. 본 실시예에서, 베이스 몸체(410), 입력 단자부(420), 제1, 제2 및 제3 출력 단자부(430, 440, 450)는 도 6에 도시된 구동 칩(200)과 동일한 구조를 가짐으로, 그 중복된 설명은 생략하기로 한다.
제3 더미 단자부(460a)는 베이스 몸체(410)의 일면으로부터 제2 출력 단자부(440)와 동일한 높이로 돌출되며, 제1 단변(410c)과 제2 출력 단자부(440) 사이에 형성된다. 즉, 제3 더미 단자부(460a)는 스트레스가 집중되는 제1 단변(410c)으로부터 구동 칩(400)의 중앙 방향으로 d/10 거리의 범위에 형성된다. 제3 더미 단자부(460a)는 복수의 제3 더미 단자(DT3)로 이루어진다. 제3 더미 단자(DT3)에는 전기 신호가 인가되지 않는다.
제4 더미 단자부(460b)는 베이스 몸체(410)의 일면으로부터 제3 더미 단자부(460a)와 동일한 높이로 돌출되며, 제2 단변(410d)과 제3 출력 단자부(450) 사이에 형성된다. 즉, 제4 더미 단자부(460b)는 스트레스가 집중되는 제2 단변(410d)으로부터 구동 칩(400)의 중앙 방향으로 d/10 거리의 범위에 형성된다. 제4 더미 단자부(460b)는 복수의 제4 더미 단자(DT4)로 이루어진다. 제4 더미 단자(DT4)에는 제3 더미 단자(DT3)와 동일하게 전기 신호가 인가되지 않는다.
제3 및 제4 더미 단자부(460a, 460b)는 두 개의 열로 형성될 수 있으나, 하나 또는 두 개 이상의 열로 형성될 수도 있다.
이상, 본 발명에 따른 구동 칩의 다양한 실시예들에 대하여 설명하였다. 이하, 상기한 구동 칩을 갖는 표시장치에 대하여 설명한다.
도 9는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이며, 도 10은 도 9에 도시된 제1 기판의 패드부를 확대한 부분 확대도이다.
도 9 및 도 10을 참조하면, 본 발명의 일 실시예에 따른 표시장치(500)는 구동 칩(200) 및 표시패널(600)을 포함한다. 본 실시예에서, 구동 칩(200)은 도 6에 도시된 구동 칩(200)과 동일하므로, 그 중복되는 설명은 생략하기로 한다.
표시패널(600)은 제1 기판(610), 제1 기판(610)과 대향하여 결합되는 제2 기판(620) 및 제1 기판(610)과 제2 기판(620) 사이에 개재되는 액정(미도시)을 포함하는 액정표시패널이다.
제1 기판(610)은 전기 신호를 전송하기 위한 다수의 도전 라인(612) 및 구동 칩(200)과의 연결을 위한 패드부(614)를 포함한다.
도전 라인(612)은 입력 라인(612a) 및 제1 출력 라인(612b)을 포함한다. 입력 라인(612a)은 외부로부터 인가되는 입력 신호를 인가받기 위하여 연성인쇄회로기판(미도시)과 연결된다. 제1 출력 라인(612b)은 제1 기판(610) 상에서 제1 방향으로 연장되는 게이트 라인(미도시) 및 상기 제1 방향과 직교하는 제2 방향으로 연장되어 상기 게이트 라인과 절연되어 교차되는 데이터 라인(미도시)과 각각 연결된다.
도전 라인(612)는 제2 출력 라인(612c) 및 제3 출력 라인(612d)을 더 포함할 수 있다. 제2 및 제3 출력 라인(612c, 612d)은 제1 출력 라인(612b)과 함께 상기 게이트 라인 및 데이터 라인에 연결된다.
패드부(614)는 입력 패드(IP1 ~ IPn) 및 제1 출력 패드(OPA1 ~ OPAm )를 포함한다.
입력 패드(IP1 ~ IPn)는 제1 기판(610) 상에서 입력 라인(612a)과 연결된다. 입력 패드(IP1 ~ IPn)는 외부로부터 입력 라인(612a)을 통해 인가된 입력 신호를 구동 칩(200)의 입력 단자(IT1 ~ ITn)에 인가하기 위하여 입력 단자(IT1 ~ ITn)와 일대일 대응되도록 형성된다.
제1 출력 패드(OPA1 ~ OPAm)는 제1 기판(610) 상에서 제1 출력 라인(612b)과 연결된다. 제1 출력 패드(OPA1 ~ OPAm)는 구동 칩(200)으로부터 출력되는 출력 신호를 제1 출력 라인(612b)을 통해 상기 게이트 및 데이터 라인에 인가하기 위하여 제1 출력 단자(OTA1 ~ OTAm)와 일대일 대응되도록 형성된다.
패드부(614)는 제2 출력 패드(OPB1 ~ OPBa) 및 제3 출력 패드(OPC1 ~ OPC b)를 더 포함할 수 있다.
제2 출력 패드(OPB1 ~ OPBa)는 입력 패드(IP1 ~ IPn)와 제1 출력 패드(OPA1 ~ OPAm)의 사이에서 일측으로 치우쳐 형성되며, 제2 출력 라인(612c)과 연결된다. 제2 출력 패드(OPB1 ~ OPBa)는 제2 출력 단자(OTB1 ~ OTBa)와의 연결을 위하여 일대일 대응되도록 형성된다.
제3 출력 패드(OPC1 ~ OPCb)는 입력 패드(IP1 ~ IPn)와 제1 출력 패드(OPA1 ~ OPAm)의 사이에서 제2 출력 패드(OPB1 ~ OPBa)와 소정 거리 이격되도록 타측으로 치우쳐 형성되며, 제3 출력 라인(612d)과 연결된다. 제3 출력 패드(OPC1 ~ OPCb)는 제3 출력 단자(OTC1 ~ OTCb)와의 연결을 위하여 일대일 대응되도록 형성된다.
이러한 구조를 갖는 패드부(614)에는 구동 칩(200)이 결합된다.
도 11은 도 9의 A1-A2 선을 따라 절단한 단면도이다.
도 11을 참조하면, 구동 칩(200)은 COG 공정에 의하여 제1 기판(610)의 패드부(614)에 실장된다. 즉, 구동 칩(200)은 제1 기판(610)과의 사이에 이방성 도전 필름(700)을 개재한 후, 외부로부터 가해진 적절한 온도 및 압력에 의하여 제1 기판(610)에 결합된다.
이방성 도전 필름(700)은 접착 수지(710) 및 접착 수지(710) 내에 불규칙적으로 분포되는 다수의 도전 입자(720)로 이루어진다.
도전 입자(720)는 작은 구 형상을 갖는다. 입력 단자(IT)와 입력 패드(IP)의 사이 및 제1 출력 단자(OTA)와 제1 출력 패드(OPA)의 사이에 위치하는 도전 입자(720)는 외부로부터 가해진 압력에 의해 변형되면서, 입력 단자(IT)와 입력 패드(IP) 및 제1 출력 단자(OTA)와 제1 출력 패드(OPA)를 각각 전기적으로 연결한다.
접착 수지(710)는 열 경화성 수지로 이루어지며, 외부로부터 가해진 열에 의해 경화되어 구동 칩(200)을 제1 기판(610)에 고정시킨다.
도시되지는 않았으나, 제2 출력 단자(OTB)와 제2 출력 패드(OPB) 및 제3 출력 단자(OTC)와 제3 출력 패드(OPC) 또한, 서로의 사이에 개재된 도전 입자(720)에 의하여 각각 전기적으로 연결된다.
본 실시예에서, 표시패널(600)은 액정표시패널을 일 예로하여 설명하였으나, 표시패널(600)은 이 외에도, 플라즈마 디스플레이 패널(Plasma Display Panel : PDP), 유기 EL(Electroluminescence) 등의 다양한 표시패널을 포함할 수 있다.
이와 같은 구동 칩 및 이를 갖는 표시장치에 따르면, 구동 칩의 입력 단자 및 출력 단자는 스트레스가 집중되는 단변의 에지부를 제외한 영역에 형성된다. 따라서, 구동 칩과 표시패널 간의 결합 신뢰성을 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 구동 칩을 나타낸 사시도이다.
도 2는 도 1에 도시된 구동 칩의 전단 응력을 나타낸 그래프이다.
도 3은 도 1에 도시된 구동 칩의 수직 응력을 나타낸 그래프이다.
도 4는 도 1에 도시된 구동 칩과 표시패널 간의 접촉 저항을 나타낸 그래프이다.
도 5는 도 1에 도시된 구동 칩의 일면을 나타낸 평면도이다.
도 6은 본 발명의 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 구동 칩을 나타낸 평면도이다.
도 9는 본 발명의 일 실시예에 따른 표시장치를 나타낸 사시도이다.
도 10은 도 9에 도시된 제1 기판의 패드부를 확대한 부분 확대도이다.
도 11은 도 9의 A1-A2 선을 따라 절단한 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300, 400 : 구동 칩 110, 210, 310, 410 : 베이스 몸체
IT1 ~ ITn : 입력 단자 OTA1 ~ OTAm : 제1 출력 단자
OTB1 ~ OTBa : 제2 출력 단자 OTC1 ~ OTCb : 제3 출력 단자
DT1, DT2, DT3, DT4 : 제1 내지 제4 더미 단자
600 : 표시패널 610 : 제1 기판
612 : 도전 라인 614 : 패드부
IP1 ~ IPn : 입력 패드 OPA1 ~OPAm : 제1 출력 패드
OPB1 ~ OPBa : 제2 출력 패드 OPC1 ~ OPCb : 제3 출력 패드
700 : 이방성 도전 필름 710 : 접착 수지
720 : 도전 입자

Claims (22)

  1. 장변 및 상기 장변에 수직한 단변을 갖는 베이스 몸체;
    상기 베이스 몸체의 일면으로부터 돌출되며, 상기 장변을 따라 제1 단부에 형성되는 입력 단자부; 및
    상기 제1 단부로부터 상기 단변을 따라 소정 거리로 이격되는 제2 단부에 상기 장변을 따라 형성되는 제1 출력 단자부를 포함하며,
    상기 입력 단자부 및 제1 출력 단자부는 상기 장변의 중앙으로부터 상기 단변 방향으로 9d/10 거리의 범위에 형성되는 것을 특징으로 하는 구동 칩.
    (단, 상기 d는 상기 장변의 중앙으로부터 상기 단변까지의 거리이다.)
  2. 제1항에 있어서, 상기 제1 출력 단자부는 상기 장변을 따라 복수의 열로 배열되는 것을 특징으로 하는 구동 칩.
  3. 제1항에 있어서, 상기 제1 출력 단자부는 상기 장변을 따라 2 열로 배열되는 것을 특징으로 하는 구동 칩.
  4. 제3항에 있어서, 상기 2 열로 배열되는 제1 출력 단자부 중에서 제1 열에 배치된 출력 단자는 서로 일정 간격 이격되며, 제2 열에 배치된 출력 단자는 상기 제1 열에 배치된 출력 단자의 사이에 대응하여 배치되는 것을 특징으로 하는 구동 칩.
  5. 제1항에 있어서,
    상기 단변을 따라 상기 제1 단부에 수직한 제3 단부에 형성되는 제2 출력 단자부; 및
    상기 제3 단부로부터 상기 장변을 따라 소정 거리로 이격되는 제4 단부에 상기 단변을 따라 형성되는 제3 출력 단자부를 더 포함하는 것을 특징으로 하는 구동 칩.
  6. 제5항에 있어서, 상기 제2 및 제3 출력 단자부는 상기 장변의 중앙으로부터 상기 단변 방향으로 9d/10 거리의 범위에 형성되는 것을 특징으로 하는 구동 칩.
  7. 제6항에 있어서, 상기 제2 및 제3 출력 단자부는 상기 단변을 따라 각각 복수의 열로 배열되는 것을 특징으로 하는 구동 칩.
  8. 제1항에 있어서, 상기 장변을 따라 상기 제1 출력 단자부의 양 측에 각각 형성되는 더미 단자부를 더 포함하는 것을 특징으로 하는 구동 칩.
  9. 제8항에 있어서, 상기 더미 단자부는 상기 단변으로부터 상기 장변의 중앙 방향으로 d/10 거리의 범위에 형성되는 것을 특징으로 하는 구동 칩.
  10. 장변 및 상기 장변에 수직한 단변을 갖는 베이스 몸체;
    상기 장변을 따라 상기 베이스 몸체의 제1 단부에 형성되는 입력 단자부;
    상기 제1 단부로부터 상기 단변을 따라 소정 거리로 이격되는 제2 단부에 상기 장변을 따라 형성되는 제1 출력 단자부; 및
    상기 장변을 따라 상기 제1 출력 단자부의 양 측에 각각 형성되는 더미 단자부를 포함하는 구동 칩.
  11. 제10항에 있어서, 상기 입력 단자부 및 상기 제1 출력 단자부는 상기 장변의 중앙으로부터 상기 단변 방향으로 9d/10 거리의 범위에 형성되는 것을 특징으로 하는 구동 칩.
    (단, 상기 d는 상기 장변의 중앙으로부터 상기 단변까지의 거리이다.)
  12. 제11항에 있어서, 상기 더미 단자부는 상기 단변으로부터 상기 장변의 중앙 방향으로 d/10 거리의 범위에 형성되는 것을 특징으로 하는 구동 칩.
  13. 제10항에 있어서, 상기 제1 출력 단자부는 상기 장변을 따라 복수의 열로 배열되는 것을 특징으로 하는 구동 칩.
  14. 장변 및 상기 장변에 수직한 단변을 갖는 베이스 몸체, 상기 장변을 따라 상기 베이스 몸체의 제1 단부에 형성되는 입력 단자부 및 상기 장변을 따라 상기 제1 단부와 소정 거리로 이격되는 제2 단부에 형성되는 제1 출력 단자부를 포함하며, 상기 입력 단자부 및 상기 제1 출력 단자부는 상기 장변의 중앙으로부터 상기 단변 방향으로 9d/10 거리의 범위에 형성되는 구동 칩; 및
    전기 신호를 전송하기 위한 도전 라인 및 상기 도전 라인과 연결되며 상기 구동 칩과의 연결을 위한 패드부를 포함하는 표시패널을 포함하는 표시장치.
    (여기서, 상기 d는 상기 장변의 중앙으로부터 상기 단변까지의 거리이다.)
  15. 제14항에 있어서, 상기 패드부는
    외부로부터 인가된 입력 신호를 상기 구동 칩에 입력하기 위하여 상기 입력 단자부와 연결되는 입력 패드; 및
    상기 구동 칩으로부터 출력되는 출력 신호를 상기 표시패널에 출력하기 위하여 상기 제1 출력 단자부와 연결되는 출력 패드를 포함하는 것을 특징으로 하는 표시장치.
  16. 제14항에 있어서, 상기 구동 칩은 상기 장변을 따라 상기 제1 출력 단자부의 양 측에 각각 형성되는 제1 더미 단자부를 더 포함하는 것을 특징으로 하는 표시장치.
  17. 제14항에 있어서, 상기 구동 칩은
    상기 단변을 따라 상기 제1 단부에 수직한 제3 단부에 형성되는 제2 출력 단자부; 및
    상기 제3 단부로부터 상기 장변을 따라 소정 거리로 이격되는 제4 단부에 상기 단변을 따라 형성되는 제3 출력 단자부를 더 포함하는 것을 특징으로 하는 표시장치.
  18. 제17항에 있어서, 상기 제2 및 제3 출력 단자부는 상기 장변의 중앙으로부터 상기 단변 방향으로 9d/10 거리의 범위에 형성되는 것을 특징으로 하는 표시장치.
  19. 제18항에 있어서, 상기 구동 칩은 상기 제2 및 제3 출력 단자부와 양 단변 사이에 각각 형성되는 제2 더미 단자부를 더 포함하는 것을 특징으로 하는 표시장치.
  20. 제18항에 있어서, 상기 제1, 제2 및 제3 출력 단자부는 각각 복수의 열로 배열되는 것을 특징으로 하는 표시장치.
  21. 제14항에 있어서, 상기 구동 칩은 이방성 도전 필름을 매개로 상기 표시패널에 전기적으로 연결되는 것을 특징으로 하는 표시장치.
  22. 제14항에 있어서, 상기 표시패널은 액정의 배열을 변경하여 영상을 표시하는 액정표시패널인 것을 특징으로 하는 표시장치.
KR1020030091364A 2003-12-15 2003-12-15 구동 칩 및 이를 갖는 표시장치 KR101022278B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020030091364A KR101022278B1 (ko) 2003-12-15 2003-12-15 구동 칩 및 이를 갖는 표시장치
JP2004354058A JP4504795B2 (ja) 2003-12-15 2004-12-07 駆動チップ及びこれを有する表示装置
TW093138131A TW200529139A (en) 2003-12-15 2004-12-09 Driver chip and display apparatus having the same
CNB2004100987908A CN100433083C (zh) 2003-12-15 2004-12-14 驱动芯片及具有该驱动芯片的显示装置
US11/011,746 US7486284B2 (en) 2003-12-15 2004-12-15 Driver chip and display apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030091364A KR101022278B1 (ko) 2003-12-15 2003-12-15 구동 칩 및 이를 갖는 표시장치

Publications (2)

Publication Number Publication Date
KR20050059655A true KR20050059655A (ko) 2005-06-21
KR101022278B1 KR101022278B1 (ko) 2011-03-21

Family

ID=34793177

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030091364A KR101022278B1 (ko) 2003-12-15 2003-12-15 구동 칩 및 이를 갖는 표시장치

Country Status (5)

Country Link
US (1) US7486284B2 (ko)
JP (1) JP4504795B2 (ko)
KR (1) KR101022278B1 (ko)
CN (1) CN100433083C (ko)
TW (1) TW200529139A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736395B1 (ko) * 2005-07-07 2007-07-09 삼성전자주식회사 액정 표시 장치의 드라이버 ｉｃ 및 이를 위한 패드 배치방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051013B1 (ko) * 2003-12-16 2011-07-21 삼성전자주식회사 구동 칩 및 이를 갖는 표시장치
CN100397165C (zh) * 2005-12-02 2008-06-25 群康科技(深圳)有限公司 液晶显示装置
NL1031241C2 (nl) * 2006-02-24 2007-08-27 Wilmink Productontwikkeling Oorstukje voor inbrengen in een gehoorkanaal.
KR101241761B1 (ko) * 2006-07-18 2013-03-14 삼성디스플레이 주식회사 구동 칩, 이를 구비한 표시 장치 및 리페어 방법
JP4116055B2 (ja) * 2006-12-04 2008-07-09 シャープ株式会社 半導体装置
TWI373107B (en) 2008-04-24 2012-09-21 Hannstar Display Corp Chip having a driving integrated circuit and liquid crystal display having the same
WO2010024015A1 (ja) 2008-09-01 2010-03-04 シャープ株式会社 半導体素子およびそれを備えた表示装置
WO2010146884A1 (ja) * 2009-06-16 2010-12-23 シャープ株式会社 半導体チップおよびその実装構造
TWI418906B (zh) * 2009-10-06 2013-12-11 Au Optronics Corp 閘極驅動器之接墊佈局最佳化之顯示面板
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
JP2012227480A (ja) * 2011-04-22 2012-11-15 Japan Display East Co Ltd 表示装置及び半導体集積回路装置
KR102373907B1 (ko) * 2013-12-20 2022-03-15 데쿠세리아루즈 가부시키가이샤 전자 부품, 접속체, 접속체의 제조 방법 및 전자 부품의 접속 방법
JP2016029698A (ja) 2014-07-22 2016-03-03 デクセリアルズ株式会社 接続体、及び接続体の製造方法
CN104392976A (zh) * 2014-10-11 2015-03-04 合肥京东方光电科技有限公司 一种驱动芯片及显示装置
CN106571116A (zh) * 2015-10-13 2017-04-19 中华映管股份有限公司 显示面板
JP2017116798A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法、及びドライバｉｃ
CN107290885A (zh) * 2017-08-17 2017-10-24 京东方科技集团股份有限公司 一种集成电路芯片绑定结构及显示装置
CN107479276B (zh) 2017-08-28 2020-08-04 厦门天马微电子有限公司 触控显示面板及包含其的触控显示装置
CN109634003B (zh) * 2019-02-21 2021-12-07 厦门天马微电子有限公司 一种显示面板及显示装置
JP7267837B2 (ja) * 2019-05-20 2023-05-02 株式会社ジャパンディスプレイ 表示装置
CN113823241B (zh) * 2021-09-30 2022-09-27 武汉华星光电技术有限公司 驱动芯片及显示面板
CN114373390B (zh) * 2022-01-06 2023-06-02 武汉华星光电半导体显示技术有限公司 显示面板和驱动芯片

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920702779A (ko) * 1990-04-24 1992-10-06 아이지와 스스무 회로 셀·어레이를 갖춘 반도체 장치 및 데이타 입출력 장치
US5386228A (en) * 1991-06-20 1995-01-31 Canon Kabushiki Kaisha Image pickup device including means for adjusting sensitivity of image pickup elements
US5335002A (en) * 1991-09-30 1994-08-02 Rohm Co., Ltd. Printing head and printer incorporating the same
JPH05326622A (ja) * 1992-05-22 1993-12-10 Toshiba Corp 液晶表示駆動用集積回路装置
JP2732553B2 (ja) * 1993-11-26 1998-03-30 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶ディスプレイ、接続方法、熱応力伝搬防止方法
JPH07333636A (ja) * 1994-06-07 1995-12-22 Hitachi Ltd 液晶表示装置
US6037654A (en) * 1995-01-13 2000-03-14 Seiko Epson Corporation Semiconductor device, tape carrier package, and display panel module
JP3556315B2 (ja) * 1995-03-20 2004-08-18 株式会社東芝 表示装置及び半導体素子
JP3509875B2 (ja) * 1995-06-16 2004-03-22 株式会社 日立製作所 狭額縁に適した液晶表示装置
JPH10319419A (ja) * 1997-05-19 1998-12-04 Matsushita Electric Ind Co Ltd 液晶表示装置
TW505803B (en) * 1997-10-20 2002-10-11 Citizen Watch Co Ltd Integrated circuit for driving liquid crystal
JPH11305254A (ja) * 1998-04-24 1999-11-05 Hitachi Ltd 液晶表示装置
JP3784177B2 (ja) * 1998-09-29 2006-06-07 株式会社沖データ ドライバｉｃ
JP3730037B2 (ja) * 1998-11-20 2005-12-21 株式会社 日立ディスプレイズ 液晶表示装置
EP1081739B1 (en) * 1999-03-05 2010-06-02 Canon Kabushiki Kaisha Image forming device
DE60027342T2 (de) * 1999-03-26 2007-01-04 Seiko Epson Corp. Flexible gedruckte Leiterplatte, elektrooptische Vorrichtung, und elektronisches Gerät
JP2000315058A (ja) * 1999-04-30 2000-11-14 Toshiba Corp 表示装置用アレイ基板
JP2000347206A (ja) * 1999-06-02 2000-12-15 Hitachi Ltd 液晶表示装置
JP2001083546A (ja) * 1999-07-12 2001-03-30 Hitachi Ltd 液晶表示装置
JP3858135B2 (ja) 1999-08-17 2006-12-13 カシオ計算機株式会社 半導体装置の接合構造
JP4034915B2 (ja) * 1999-09-22 2008-01-16 株式会社ルネサステクノロジ 半導体チップおよび液晶表示装置
US6433414B2 (en) * 2000-01-26 2002-08-13 Casio Computer Co., Ltd. Method of manufacturing flexible wiring board
US6754802B1 (en) * 2000-08-25 2004-06-22 Micron Technology, Inc. Single instruction multiple data massively parallel processor systems on a chip and system using same
CN1237383C (zh) * 2000-09-08 2006-01-18 西铁城时计株式会社 液晶显示装置
JP2002217237A (ja) * 2001-01-17 2002-08-02 Toshiba Corp 平面表示装置
JP3744450B2 (ja) * 2001-05-09 2006-02-08 セイコーエプソン株式会社 電気光学装置、駆動用ｉｃ及び電子機器
TW506103B (en) * 2001-08-06 2002-10-11 Au Optronics Corp Bump layout on a chip
US7149090B2 (en) * 2001-09-11 2006-12-12 Brother Kogyo Kabushiki Kaisha Structure of flexible printed circuit board
JP3645511B2 (ja) * 2001-10-09 2005-05-11 株式会社ルネサステクノロジ 半導体装置の製造方法
US6984027B2 (en) * 2001-11-30 2006-01-10 Brother Kogyo Kabushiki Kaisha Ink-jet head and ink-jet printer having ink-jet head
JP4008245B2 (ja) * 2002-01-25 2007-11-14 シャープ株式会社 表示装置用駆動装置
JP3895199B2 (ja) * 2002-03-08 2007-03-22 株式会社 日立ディスプレイズ 表示装置
JP4006284B2 (ja) * 2002-07-17 2007-11-14 株式会社 日立ディスプレイズ 液晶表示装置
US6992001B1 (en) * 2003-05-08 2006-01-31 Kulicke And Soffa Industries, Inc. Screen print under-bump metalization (UBM) to produce low cost flip chip substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736395B1 (ko) * 2005-07-07 2007-07-09 삼성전자주식회사 액정 표시 장치의 드라이버 ｉｃ 및 이를 위한 패드 배치방법

Also Published As

Publication number Publication date
CN100433083C (zh) 2008-11-12
US7486284B2 (en) 2009-02-03
CN1629917A (zh) 2005-06-22
JP2005182012A (ja) 2005-07-07
US20050195130A1 (en) 2005-09-08
KR101022278B1 (ko) 2011-03-21
TW200529139A (en) 2005-09-01
JP4504795B2 (ja) 2010-07-14

Similar Documents

Publication Publication Date Title
KR101022278B1 (ko) 구동 칩 및 이를 갖는 표시장치
JP4782410B2 (ja) 駆動チップ及びこれを有する表示装置
US20020012096A1 (en) Manufacturing method for manufacturing electro-optical device, connection method for connecting terminals, electro-optical device, and electronic equipment
US6061246A (en) Microelectric packages including flexible layers and flexible extensions, and liquid crystal display modules using the same
JP2003133677A (ja) フレキシブル回路基板の圧着構造
KR101000455B1 (ko) 구동 칩 및 이를 갖는 표시장치
KR100266892B1 (ko) 표시 장치용 전기 회로 기판
US20060086532A1 (en) PCB capable of releasing thermal stress
US6738121B2 (en) Tape carrier package with dummy bending part and liquid crystal display employing the same
KR20240012820A (ko) 필름 패키지 및 이를 포함하는 패키지 모듈
KR20050003260A (ko) 액정표시장치
KR100510439B1 (ko) 더미돌출패드를 구비한 액정구동칩의 칩온글라스 패키지 구조 및 패키징 방법
KR20060034034A (ko) 구동칩 및 이를 갖는 표시장치
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
KR100654568B1 (ko) 액정표시장치
JPH11174483A (ja) 液晶表示装置
KR101034683B1 (ko) 액정표시장치
KR100194689B1 (ko) 액정 표시 모듈
JP2003322870A (ja) 液晶表示素子
KR20030030330A (ko) 액정표시장치
KR20050106843A (ko) 구동회로와의 오정열을 방지할 수 있는 인쇄회로기판
JP2001134210A (ja) 表示装置
JPH0588195A (ja) Ｌｃｄ駆動回路基板
JPH02186653A (ja) 接続構造体

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee