KR20240012820A - 필름 패키지 및 이를 포함하는 패키지 모듈 - Google Patents

필름 패키지 및 이를 포함하는 패키지 모듈 Download PDF

Info

Publication number
KR20240012820A
KR20240012820A KR1020220090263A KR20220090263A KR20240012820A KR 20240012820 A KR20240012820 A KR 20240012820A KR 1020220090263 A KR1020220090263 A KR 1020220090263A KR 20220090263 A KR20220090263 A KR 20220090263A KR 20240012820 A KR20240012820 A KR 20240012820A
Authority
KR
South Korea
Prior art keywords
area
film substrate
disposed
film
semiconductor chip
Prior art date
Application number
KR1020220090263A
Other languages
English (en)
Inventor
김영배
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220090263A priority Critical patent/KR20240012820A/ko
Priority to US18/336,096 priority patent/US20240032195A1/en
Publication of KR20240012820A publication Critical patent/KR20240012820A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0277—Bendability or stretchability details
    • H05K1/028—Bending or folding regions of flexible printed circuits
    • H05K1/0281—Reinforcement details thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/147—Structural association of two or more printed circuits at least one of the printed circuits being bent or folded, e.g. by using a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명의 일 실시예는, 제1 방향을 따라 연장되며 서로 대향하도록 배치된 제1 측 및 제2 측을 가지며, 상기 제1 측 및 상기 제2 측의 사이에 배치되는 소자 영역과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 소자 영역의 적어도 일 측에 인접하여 배치되는 보강 영역이 정의된 필름 기판; 긴 막대 형상을 가지며, 상기 필름 기판의 상기 소자 영역 상에 상기 제1 방향을 따라 배치되는 반도체 칩; 상기 반도체 칩과 전기적으로 연결되고, 상기 필름 기판 상에서 상기 제1 측으로 연장된 입력 패턴들, 및 상기 필름 기판 상에서 상기 제2 측으로 연장된 출력 패턴들을 포함하는 배선 패턴들; 및 상기 배선 패턴들의 적어도 일부를 덮도록 상기 필름 기판 상에 배치되고 상기 소자 영역에 상기 반도체 칩이 배치되는 개구부를 갖는 보호층을 포함하며, 상기 배선 패턴들은 각각 10㎛ 내지 40㎛의 피치로 배치되며, 상기 입력 패턴들 중 적어도 일부는 상기 보강 영역 상에서 상기 제2 방향을 기준으로 40° 내지 90°중 소정의 각도로 절곡된 영역을 갖는 필름 패키지를 제공한다.

Description

필름 패키지 및 이를 포함하는 패키지 모듈{FILM PACKAGE AND PACKAGE MODULE INCLUDING THE SAME}
본 발명은 필름 패키지 및 이를 포함하는 패키지 모듈에 관한 것이다.
최근 전자 제품의 소형화, 박형화 및 경량화 추세에 대응하기 위하여, 플렉서블(flexible) 필름 기판을 이용한 칩 온 필름(chip on film; 이하, COF) 패키지 기술이 제안된 바 있다. COF 패키지 기술은 반도체칩이 플립 칩 본딩 방식으로 필름 기판에 실장되고, 배선 라인에 의해 외부 장치에 접속될 수 있다. 이러한, COF 패키지는 셀룰러 폰 및 피디에이와 같은 휴대용 단말 장치, 랩탑 컴퓨터, 또는 디스플레이 장치의 패널에 적용될 수 있다.
본 발명이 해결하고자 하는 과제 중 하나는, 필름 기판의 수축이 완화되어 반도체 칩의 본딩 불량이 감소되는 필름 패키지 및 패키지 모듈을 제공하는 것이다.
본 발명의 일 실시예는, 제1 방향을 따라 연장되며 서로 대향하도록 배치된 제1 측 및 제2 측을 가지며, 상기 제1 측 및 상기 제2 측의 사이에 배치되는 소자 영역과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 소자 영역의 적어도 일 측에 인접하여 배치되는 보강 영역이 정의된 필름 기판; 긴 막대 형상을 가지며, 상기 필름 기판의 상기 소자 영역 상에 상기 제1 방향을 따라 배치되는 반도체 칩; 상기 반도체 칩과 전기적으로 연결되고, 상기 필름 기판 상에서 상기 제1 측으로 연장된 입력 패턴들, 및 상기 필름 기판 상에서 상기 제2 측으로 연장된 출력 패턴들을 포함하는 배선 패턴들; 및 상기 배선 패턴들의 적어도 일부를 덮도록 상기 필름 기판 상에 배치되고 상기 소자 영역에 상기 반도체 칩이 배치되는 개구부를 갖는 보호층을 포함하며, 상기 배선 패턴들은 각각 10㎛ 내지 40㎛의 피치로 배치되며, 상기 입력 패턴들 중 적어도 일부는 상기 보강 영역 상에서 상기 제2 방향을 기준으로 40° 내지 90°중 소정의 각도로 절곡된 영역을 갖는 필름 패키지를 제공한다.
본 발명의 일 실시예는, 디스플레이 패널; 상기 디스플레이 패널의 하부에 배치되는 구동 인쇄회로기판; 및 상기 디스플레이 패널과 상기 구동 인쇄회로 기판의 사이에서 벤딩되며 상기 디스플레이 패널과 상기 구동 인쇄회로 기판을 연결하며, 상기 구동 인쇄회로기판에서 출력되는 신호를 입력받아, 상기 디스플레이 패널로 전송하는 필름 패키지를 포함하며, 상기 필름 패키지는, 제1 방향을 따라 연장되며 서로 대향하도록 배치된 제1 측 및 제2 측을 가지며, 상기 제1 측 및 상기 제2 측의 사이에 배치되는 소자 영역과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 소자 영역의 적어도 일 측에 인접하여 배치되는 보강 영역이 정의된 필름 기판; 긴 막대 형상을 가지며, 상기 필름 기판의 상기 소자 영역 상에 상기 제1 방향을 따라 배치되는 반도체 칩; 상기 반도체 칩과 전기적으로 연결되고, 상기 필름 기판 상에서 상기 제1 측으로 연장된 입력 패턴들, 및 상기 필름 기판 상에서 상기 제2 측으로 연장된 출력 패턴들을 포함하는 배선 패턴들; 및 상기 배선 패턴들의 적어도 일부를 덮도록 상기 필름 기판 상에 배치되고 상기 소자 영역에 상기 반도체 칩이 배치되는 개구부를 갖는 보호층을 포함하며, 상기 배선 패턴들은 각각 10㎛ 내지 40㎛의 피치로 배치되며, 상기 입력 패턴들 중 적어도 일부는 상기 보강 영역 상에서 상기 제2 방향을 기준으로 40° 내지 90°중 소정의 각도로 절곡된 영역을 가지며, 상기 보강 영역은 상기 디스플레이 패널과 상기 구동 인쇄회로 기판의 사이에서 벤딩되는 패키지 모듈을 제공한다.
본 발명은 필름 기판의 수축이 완화되어 반도체 칩의 본딩 불량이 감소되는 필름 패키지 및 패키지 모듈을 제공할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1는 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다.
도 2는 도 1의 A부분의 확대도이다.
도 3은 도 2의 I-I'선에 따른 절단면을 도시하는 단면도이다.
도 4는 배선 패턴의 각도와 필름 패키지의 팽창량/수축량 간의 관계를 도시한 그래프이다.
도 5는 배선 패턴의 각도와 필름 패키지의 유효 탄성 계수 간의 관계를 도시한 그래프이다.
도 6은 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다.
도 7은 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다.
도 8은 도 7의 B부분의 확대도이다.
도 9는 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다.
도 10은 도 9의 C부분의 확대도이다.
도 11a는 본 발명의 일 실시예에 따른 필름 패키지를 포함하는 패키지 모듈을 도시하는 사시도이고, 도 11b는 도 11a의 패키지 모듈의 사용 상태를 도시하는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명하기로 한다.
도 1는 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다. 도 2는 도 1의 A부분의 확대도이고, 도 3은 도 2의 I-I'선에 따른 절단면을 도시하는 단면도이다.
도 1 내지 도 3을 참조하면, 일 실시예의 필름 패키지(100A)는 필름 기판(110), 배선 패턴들(120), 반도체 칩(130), 및 보호층(140)을 포함할 수 있다.
필름 기판(110)은 반도체 칩(130)이 실장되는 지지 기판으로서, 제1 방향(X 방향)을 따라 서로 대향하도록 배치된 제1 측(110S1) 및 제2 측(110S2)을 가질 수 있다. 제1 측(110S1) 및 제2 측(110S2)은 배선 패턴들(120)이 연장된 방향으로 이격된 필름 기판(110)의 측면일 수 있다.
필름 기판(110)은 제1 방향(X 방향)과 직교하는 제2 방향(Y 방향)을 따라, 소자 영역(DA), 보강 영역(RA), 연결 영역(EA), 및 접속 영역(OP1, OP2)이 정의될 수 있다.
소자 영역(DA)은 반도체 칩(130)이 실장되는 영역으로, 필름 기판(110)의 제1 측(110S1) 및 제2 측(110S2)의 사이에 배치될 수 있다.
보강 영역(RA)은 소자 영역(DA)의 변형을 방지하기 위한 영역으로, 제2 방향(Y 방향)을 따라 소자 영역(DA)의 적어도 일 측에 인접하여 배치될 수 있다. 일 실시예는 보강 영역(RA)이 소자 영역(DA)의 일 측에 배치된 경우이다. 실시예에 따라서, 보강 영역(RA)은 소자 영역(DA)의 양 측에 배치될 수 있다. 보강 영역(RA)은 배선 패턴들(120)이 절곡된 영역을 포함하는 영역으로, 절곡된 영역은 필름 기판(110)을 보강하여, 필름 기판(110)의 변형을 완화시킬 수 있다. 이에 대해서는 후술한다.
연결 영역(EA)은 소자 영역(DA) 및 보강 영역(RA)을, 제1 접속 영역(OP1) 및 제2 접속 영역(OP2)과 각각 연결하는 영역이다. 제1 접속 영역(OP1) 및 제2 접속 영역(OP2)은 외부 장치(예를 들어, 인쇄회로기판)과 접하는 영역으로, 필름 기판(110)의 제1 측(110S1) 또는 제2 측(110S2)을 포함하도록, 제2 방향(Y 방향)에 대하여 필름 기판(110)의 양단에 배치될 수 있다.
필름 기판(110)은 열팽창 계수(coefficient of thermal expansion) 및 내구성이 우수한 재질인 폴리이미드(polyimide)를 포함하는 플렉서블(flexible) 필름일 수 있다. 필름 기판(110)의 재질이 이에 한정되는 것은 아니고, 예를 들어, 에폭시계 수지, 아크릴(acrylic), 폴리에테르 니트릴(polyether nitrile), 폴리에테르 술폰(polyether sulfone), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리에틸렌 나프탈레이드(polyethylene naphthalate) 등의 합성수지로 형성될 수도 있다.
도 1 내지 도 3을 참조하면, 반도체 칩(130)은 필름 기판(110) 상의 소자 영역(DA)에 배치되고, 제1 측(110S1) 및 제2 측(110S2)을 각각 마주하도록 제1 방향(X 방향)으로 연장된 제1 측면(130S1), 및 제2 측면(130S2)을 가질 수 있다. 예를 들어, 반도체 칩(130)은 일 방향으로 긴 막대 형상으로 형성될 수 있다. 반도체 칩(130)은 입력 패턴들(121) 및 출력 패턴들(122)과 전기적으로 연결될 수 있다. 반도체 칩(130)은 플립칩 본딩 방식으로 필름 기판(110) 상의 소자 영역(DA)에 제1 방향(X 방향)으로 길게 배치되도록 실장될 수 있다. 반도체 칩(130)은 연결 범프(131)(예를 들어, 솔더볼)를 통해서 배선 패턴들(120)에 물리적 및 전기적으로 연결될 수 있다. 반도체 칩(130)과 필름 기판(110)의 사이에는 연결 범프(131)를 밀봉하는 언더필 수지(132)가 형성될 수 있다. 언더필 수지(132)는 예를 들어, 에폭시 수지와 같은 절연성 수지를 이용하여 형성될 수 있다. 언더필 수지(132)는 보호층(140)의 제1 개구부(140H1) 내에서 연결 범프(131)를 둘러싸도록 형성될 수 있다.
반도체 칩(130)은 디스플레이를 구동시키는데 이용되는 디스플레이 구동 칩(display driver IC, DDI)일 수 있다. 일례로, 반도체 칩(130)은 타이밍 컨트롤러로부터 전송된 데이터 신호를 이용하여 화상 신호를 생성하고, 디스플레이 패널(도 11a의 '500' 참조)로 화상 신호를 출력하는 적어도 하나의 소스 구동 회로, 및 트랜지스터의 온/오프 신호가 포함된 스캔 신호를 디스플레이 패널(도 12a의 '500' 참조)로 출력하는 적어도 하나의 게이트 구동 회로를 포함할 수 있다. 실시예에 따라서, 반도체 칩(130)은 소스 구동 회로, 및 게이트 구동 회로를 각각 포함하는 복수의 반도체 칩들로 제공될 수 있다.
반도체 칩(130)을 필름 기판(110)에 실장 하기 위한 리플로우(reflow) 공정 시에, 반도체 칩(130)은 약 400 ~ 약 500℃로 가열되고, 필름 기판(110)은 약 70 ~ 약 100℃로 가열된다. 반도체 칩(130)의 열 팽창률은 필름 기판(110)의 열 팽창률 보다 작으나, 필름 기판(110) 보다 상대적으로 높은 온도로 가열된 상태에서 본딩되므로, 본딩 공정 후 냉각하는 과정에서, 반도체 칩(130)의 수축량은 필름 기판(110)의 수축량보다 크게 된다. 따라서, 반도체 칩(130)에는 필름 기판(110)에 인가되는 응력(S2) 보다 큰 응력(S1)이 인가된다(도 2 참조). 이러한 응력의 차이로 인해, 필름 기판(110)이 냉각되며 수축되는 과정에서, 반도체 칩(130)과 인접한 영역은, 반도체 칩(130)에 의해 변형이 발생되게 된다. 특히, 반도체 칩(130)이 막대 형상인 경우, 길이 방향을 따라 수축되는 수축량이 상대적으로 크게 되므로, 반도체 칩(130)의 길이 방향으로 필름 기판(110)의 변형이 더 크게 발생한다. 필름 기판(110)은 표면에 굴곡을 형성하며 변형되는 데, 이 경우, 반도체 칩(130)의 범프가 필름 기판(110)과 오정렬(mis-align)되어, 본딩 불량이 발생할 수 있다.
본 발명은 필름 기판(110)의 보강 영역(RA)에 반도체 칩(130)의 길이 방향을 따라 절곡된 영역을 갖는 배선 패턴들(120)을 형성하여, 반도체 칩(130)과 필름 기판(110)의 외력 차를 완화시킬 수 있다. 따라서, 필름 기판(110)의 변형을 감소되어, 반도체 칩(130)의 본딩 불량이 감소될 수 있다. 보강 영역(RA)에 의해 반도체 칩(130)과 필름 기판(110)의 외력 차가 완화되는 점에 대해서는 후술한다.
배선 패턴들(120)은 반도체 칩(130)과 전기적으로 연결되고, 필름 기판(110)의 칩 실장면 상에서 필름 기판(110)의 모서리로 연장되는 도전성 패턴들일 수 있다. 예를 들어, 배선 패턴들(120)은 필름 기판(110)의 제1 측(110S1)으로 연장되는 입력 패턴들(121) 및 필름 기판(110)의 제2 측(110S2)으로 연장되는 출력 패턴들(122)을 포함할 수 있다. 입력 패턴들(121)이 배치된 영역의 폭(W1)은 출력 패턴들(122)이 배치된 영역의 폭(W2) 보다 클 수 있으며, 출력 패턴들(122)이 배치된 영역의 폭(W2)은 반도체 칩(130)의 길이(W3) 보다 작을 수 있다. 배선 패턴들(120)의 선폭(W4)은 균일한 폭을 가질 수 있으나, 이에 한정하는 것은 아니며, 배선 패턴들(120)의 일부 영역은 더 두꺼운 선폭을 가질 수도 있다. 입력 패턴들(121)은 각각 제1 피치(pitch)(P1)로 배치될 수 있으며, 출력 패턴들(122)은 각각 제2 피치(P2)로 배치될 수 있다. 제1 피치(P1) 및 제2 피치(P2)는 약 40㎛ 이하, 예를 들어, 약 10㎛ ~ 약 40㎛의 범위일 수 있다. 더욱 구체적으로는, 제1 피치(P1) 및 제2 피치(P2)는 약 10㎛ ~ 약 30㎛의 범위일 수 있다. 배선 패턴들(120)은 예를 들어, 알루미늄 호일(foil) 또는 구리 호일로 형성될 수 있다. 일례로, 배선 패턴들(120)은 캐스팅(casting), 라미네이팅(laminating), 또는 전기 도금(electroplating)과 같은 공정에 의하여 필름 기판(110) 상에 형성된 금속막을 패터닝함으로써 형성할 수 있다. 실시예에 따라서, 배선 패턴들(120)은 필름 기판(110)의 상면 및 하면에 각각 형성된 패턴들, 및 필름 기판(110)을 관통하여 패턴들을 상호 연결하는 배선 비아를 포함할 수도 있다.
도 1 및 도 2를 참조하면, 입력 패턴들(121)은 일단이 필름 기판(110)의 제1 측(110S1)에 인접하고, 타단이 반도체 칩(130)의 접속 패드와 연결되어, 외부 장치와 반도체 칩(130)을 전기적으로 연결할 수 있다. 즉, 입력 패턴들(121)은 필름 기판(110)의 제1 접속 영역(OP1), 제1 연결 영역(EA1), 및 보강 영역(RA) 상에 배치되며, 필름 기판(110)의 제1 측(110S1)과 소자 영역(DA)의 반도체 칩(130)을 연결할 수 있다.
입력 패턴들(121)은, 필름 기판(110)의 제1 접속 영역(OP1) 상에서 외부로 노출되고, 연결 영역(EA) 상에서 제2 방향을 따라 배치될 수 있다. 입력 패턴들(121) 중 일부(121B, 121C)는 보강 영역(RA) 상에서 절곡된 영역을 포함할 수 있다. 실시예에 따라서, 입력 패턴들(121) 중 일부(121A)는 절곡된 영역을 가지지 않는 직선으로 형성될 수도 있다. 예를 들어, 입력 패턴들(121)은 제1 연결 영역(EA1) 상에 제1 부분(L1)이 배치되고, 보강 영역(RA)에서 제2 부분(L2), 제3 부분(L3), 및 제4 부분(L4)이 배치될 수 있다. 제1 부분(L1), 제2 부분(L2), 및 제4 부분(L4)은 제2 방향을 따라 배치될 수 있으며, 제3 부분(L3)은 제2 부분(L2)에 대하여 제1 방향(X 방향)을 기준으로 소정의 각도를 가지고, 필름 기판(110)의 내측 방향으로 절곡된 영역일 수 있다. 소정의 각도는 약 40° ~ 약 90°의 범위 중 한 각도일 수 있다. 입력 패턴들(121B)이 제1 입력 패턴(121B1), 제2 입력 패턴(121B2), 및 제3 입력 패턴(121B3)을 포함하는 경우, 각각이 보강 영역(RA)에서 굴절되는 제1 내지 제3 각도(Θ1, Θ2, Θ3)는 서로 같을 수 있으나, 이에 한정하는 것은 아니며, 제1 내지 제3 각도(Θ1, Θ2, Θ3)는 약 40° ~ 약 90°의 범위 내에서 서로 다른 각도일 수 있다. 필름 기판(110)의 보강 영역(RA)은 입력 패턴들(121)의 절곡된 영역으로 인해, 그 외의 영역들(예를 들어, 소자 영역)에 비해 더 높은 유효 탄성 계수를 가질 수 있다. 다시 말해, 필름 기판(110)의 보강 영역(RA) 상에 배치된 입력 패턴들(121)의 제3 부분(L3)은, 반도체 칩(130)이 길이 방향으로 배치된 제1 방향(X 방향)과 직교하는 제2 방향(Y 방향)으로 배치되어, 보강 영역(RA)의 유효 탄성 계수를 향상시킬 수 있다. 보강 영역(RA)은 필름 기판(110)의 변형을 완화시킬 수 있다. 도 4 및 도 5를 참조하여, 보강 영역(RA)이 필름 기판(110)의 변형을 완화하는 효과에 대해 설명한다. 도 4는 배선 패턴의 각도와 필름 패키지의 팽창량/수축량 간의 관계를 도시한 그래프이고, 도 5는 배선 패턴의 각도와 필름 패키지의 유효 탄성 계수 간의 관계를 도시한 그래프이다.
도 4를 참조하면, 절곡된 영역의 각도가 0°에서 40°로 증가함에 따라, 필름 기판(110)의 팽창량/수축량은 점점 감소하고, 절곡된 영역의 각도가 40° 이상이 되면, 팽창량/수축량의 증가가 30% 이상 감소되는 것을 볼 수 있다. 이는, 절곡된 영역의 각도가 40° 이상이 되면, 필름 기판(110)의 반도체 칩(130)의 길이 방향(X 방향)으로의 유효 탄성계수가 증가하여, 팽창량/수축량이 감소되기 때문이다. 도 5를 참조하면, 절곡된 영역의 각도가 0°에서 40°로 증가함에 따라, 필름 기판(110)의 유효 탄성 계수는 거의 변화가 없으나, 절곡된 영역의 각도가 40° ~ 90°인 범위에서는, 유효 탄성 계수가 점점 증가하는 것을 볼 수 있다.
출력 패턴들(122)은 일단이 필름 기판(110)의 제2 측(110S2)에 인접하고, 타단이 반도체 칩(130)의 접속 패드와 연결되어, 외부 장치(예를 들어, 디스플레이 패널)와 반도체 칩(130)을 전기적으로 연결할 수 있다. 출력 패턴들(122)은 필름 기판(110)의 제2 접속 영역(OP2) 및 제2 연결 영역(EA2)에 배치될 수 있다.
보호층(140)은 외부의 물리적 및/또는 화학적 손상으로부터 배선 패턴들(120)을 보호하기 위해서, 배선 패턴들(120)의 적어도 일부를 덮도록 필름 기판(110) 상에 배치될 수 있다. 보호층(140)은 반도체 칩(130)이 배치되는 개구부(110H)를 가질 수 있다. 보호층(140)은 제1 측(110S1)에 인접한 입력 패턴들(121)의 적어도 일부를 노출시키는 제1 영역(140OP3), 및 제2 측(110S2)에 인접한 출력 패턴들(122)의 적어도 일부를 노출시키는 제2 영역(140OP4)을 포함할 수 있다. 보호층(140)은 절연 물질, 예를 들어, 솔더 레지스트(solder resist) 또는 드라이 필름 레지스트(dry film resist)로 형성될 수도 있다.
도 6을 참조하여, 일 실시예에 의한 필름 패키지(100B)에 대해 설명한다. 도 6은 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이다. 도 6의 필름 패키지(100B)는 앞서 설명한 실시예의 필름 패키지(100A)와 비교하여, 출력 패턴들(122)에 보강 영역(RA2)이 더 배치되고, 입력 패턴들(121) 중 일부의 입력 패턴들(121E, 121D)가 반도체 칩(130)의 제2 측면(110S2)에 연결된 차이점이 있다. 그 외의 구성은, 앞서 설명한 실시예와 동일한 구성이므로, 설명이 반복되는 방지하기 위해 구체적인 설명은 생략한다.
일 실시예의 필름 패키지(100B)는 제2 방향(Y 방향)을 따라, 소자 영역(DA)의 양측에 각각 제1 보강 영역(RA1) 및 제2 보강 영역(RA2)이 배치될 수 있다. 따라서, 소자 영역(DA)에 배치된 반도체 칩(130)의 양측에 각각 제1 보강 영역(RA1) 및 제2 보강 영역(RA2)이 배치되므로, 필름 기판(110)의 변형을 완화시키는 효과가 더욱 향상될 수 있다.
도 7 및 도 8을 참조하여, 일 실시예에 의한 필름 패키지(100C)에 대해 설명한다. 도 7은 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이고, 도 8은 도 7의 B부분의 확대도이다.
도 7의 필름 패키지(100C)는 앞서 설명한 실시예의 필름 패키지(100A)와 비교하여, 보강 영역(RA)에 배치된 입력 패턴들(121)이 2단계로 절곡된 차이점이 있다. 다시 말해, 입력 패턴들(121)의 제3 부분(L3)이 제3-1 부분(L3A)과 제3-2 부분(LA3B)을 포함하고, 제3-2 부분(LA3B)은 제3-1 부분(L3A)에 비하여, 제2 방향(Y 방향)을 기준으로, 작은 제1 내지 제3 각도(Θ1, Θ2, Θ3)로 절곡될 수 있다. 입력 패턴들(121)은 각각 제3 피치(P3)로 배치될 수 있으며, 출력 패턴들(122)은 각각 제4 피치(P4)로 배치될 수 있다. 제3 피치(P3) 및 제4 피치(P4)는 약 40㎛ 이하, 예를 들어, 약 10㎛ ~ 약 40㎛의 범위일 수 있다. 더욱 구체적으로는, 제3 피치(P3) 및 제4 피치(P4)는 약 10㎛ ~ 약 30㎛의 범위일 수 있다. 그 외의 구성은, 앞서 설명한 실시예와 동일한 구성이므로, 설명이 반복되는 방지하기 위해 구체적인 설명은 생략한다.
도 9 및 도 10을 참조하여, 일 실시예에 의한 필름 패키지(100D)에 대해 설명한다. 도 9은 본 발명의 일 실시예에 따른 필름 패키지를 도시하는 평면도이고, 도 10은 도 9의 C부분의 확대도이다.
도 9의 필름 패키지(100D)는 앞서 설명한 실시예의 필름 패키지(100A)와 비교하여, 보강 영역(RA)에 배치된 입력 패턴들(121)의 일 부분이 다른 부분에 비해 더 두꺼운 선폭을 가지며, 보강 영역(RA)에 입력 패턴들(121)과 분리된 더미 패턴들(DP)이 더 배치된 차이점이 있다. 입력 패턴들(121)의 절곡된 부분은 그 외의 부분보다 더 두꺼운 선폭(W5)을 가질 수 있다. 다시 말해, 입력 패턴들(121)의 제3 부분(L3)은 제1 부분(L1), 제2 부분(L2), 및 제3 부분(L3)의 선폭(W4) 보다 더 두꺼운 선폭(W5)을 가질 수 있다. 따라서, 보강 영역(RA)에서 반도체 칩(130)의 응력을 분산시키는 효과가 더욱 향상될 수 있다. 또한, 더미 패턴들(DP)은 보강 영역(RA)의 제1 방향(X 방향)을 따라 배치되어, 보강 영역(RA)에서 반도체 칩(130)의 응력을 분산시키는 효과를 더욱 향상시킬 수 있다. 실시예에 따라서, 더미 패턴들(DP)의 선폭은 제3 부분(L3)의 선폭(W5)과 같을 수 있다. 입력 패턴들(121)은 각각 제5 피치(P5)로 배치될 수 있으며, 출력 패턴들(122)은 각각 제6 피치(P6)로 배치될 수 있다. 제5 피치(P5) 및 제6 피치(P6)는 약 40㎛ 이하, 예를 들어, 약 10㎛ ~ 약 40㎛의 범위일 수 있다. 더욱 구체적으로는, 제5 피치(P5) 및 제6 피치(P6)는 약 10㎛ ~ 약 30㎛의 범위일 수 있다. 그 외의 구성은, 앞서 설명한 실시예와 동일한 구성이므로, 설명이 반복되는 방지하기 위해 구체적인 설명은 생략한다.
도 11a는 본 발명의 일 실시예에 따른 필름 패키지를 포함하는 패키지 모듈을 도시하는 사시도이고, 도 11b는 도 11a의 패키지 모듈의 사용 상태를 도시하는 단면도이다. 도 11b는 도 11a의 패키지 모듈(1000)에서 필름 패키지(100)를 벤딩(bending)시킨 상태를 도시한다.
도 11a 및 11b를 참조하면, 패키지 모듈(1000)은 적어도 하나의 필름 패키지(100), 구동 인쇄회로기판(400), 및 디스플레이 패널(500)을 포함할 수 있다. 디스플레이 패널(500)은 구동 인쇄회로기판(400) 상에 중첩하여 배치될 수 있으며, 필름 패키지(100)는 벤딩되며 디스플레이 패널(500)과 구동 인쇄회로기판(400)을 연결할 수 있다. 일 실시예의 필름 패키지(100)는 앞서 도 1에서 설명한 필름 패키지(100A)와 동일한 구성으로 이해될 수 있다. 일 실시예의 필름 패키지(100)의 벤딩된 영역은 앞서 도 1에서 설명한 필름 패키지(100A)의 보강 영역(RA)일 수 있다.
필름 패키지(100)는 디스플레이 구동 칩(DDI)을 포함할 수 있다. 일례로, 반도체 칩(130)은 타이밍 컨트롤러로부터 전송된 데이터 신호를 이용하여 화상 신호를 생성하고, 디스플레이 패널(500)로 화상 신호를 출력하는 적어도 하나의 소스 구동 회로, 및 트랜지스터의 온/오프 신호가 포함된 스캔 신호를 디스플레이 패널(500)로 출력하는 적어도 하나의 게이트 구동 회로를 포함할 수 있다. 실시예에 따라서, 반도체 칩(130)은 소스 구동 회로, 및 게이트 구동 회로를 각각 포함하는 복수의 반도체 칩들로 제공될 수 있다.
필름 패키지(100)는 구동 인쇄회로기판(400)과 디스플레이 패널(500) 각각에 접속될 수 있다. 필름 패키지(100)의 배선 패턴들(120)은 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 전기적으로 연결될 수 있다. 필름 패키지(100)는 구동 인쇄회로기판(400)에서 출력되는 신호를 입력받아, 이를 디스플레이 패널(500)로 전송할 수 있다.
일 실시예에서, 패키지 모듈(1000)은 하나의 필름 패키지(100)를 포함할 수 있다. 예를 들어, 디스플레이 패널(500)이 휴대폰과 같은 작은 면적의 화면을 제공하기 위한 것이거나 상대적으로 저해상도를 지원하는 경우에는, 구동 인쇄회로기판(400)과 디스플레이 패널(500)은 하나의 필름 패키지(100)를 통해 상호 연결될 수 있다. 이 경우, 필름 패키지(100)는 디스플레이 패널(500)의 일 측변에 연결될 수 있다.
실시예에 따라서, 패키지 모듈(1000)은 복수의 필름 패키지(100)를 포함할 수 있다. 예를 들어, 디스플레이 패널(500)이 텔레비전과 같은 큰 면적의 화면을 제공하기 위한 것이거나 상대적으로 고해상도를 지원하는 경우에는, 구동 인쇄회로기판(400)과 디스플레이 패널(500)은 복수의 필름 패키지들(100)을 통해 상호 연결될 수 있다. 이 경우, 복수의 필름 패키지들(100)은 디스플레이 패널(500)의 2개 이상의 측변 각각에 하나 또는 복수개가 연결될 수도 있다.
필름 패키지(100)는 일단에 입력 패턴(또는 패드)(121)이 노출되고, 타단에 출력 패턴(또는 패드)(122)가 형성될 수 있다. 입력 패턴들(121) 및 출력 패턴들(122) 각각은 이방성 도전층(anisotropic conductive layer)(600)에 의하여 구동 인쇄회로기판(400)의 구동 연결 배선(430) 및 디스플레이 패널(500)의 패널 연결 배선(530) 각각에 연결될 수 있다. 이방성 도전층(600)은 절연 접착층 내에 도전 입자가 분산된 이방성 도전 필름 또는 이방성 도전 페이스트일 수 있다. 이방성 도전층(600)은 마주보는 전극들 사이에 개재되어, 전극들이 마주보는 방향(Z축 방향)으로만 통전이 되고, 이웃하는 전극과 전극의 사이 방향(X축 방향)으로는 절연되는 이방성의 전기적 특성을 가질 수 있다.
구동 인쇄회로기판(400) 상에는 필름 패키지(100)에 전원과 신호를 동시에 또는 순차적으로 인가할 수 있는 하나 이상의 구동 회로 칩(410)이 실장될 수 있다.
디스플레이 패널(500)은 예를 들어, LCD(liquid crystal display) 패널, LED(light emitting diode) 패널, OLED(organic LED) 패널, 플라즈마 디스플레이 패널(plasma display panel, PDP) 등일 수 있다.
디스플레이 패널(500)은 투명 기판(510), 투명 기판(510) 상에 형성된 화상 영역(520), 및 패널 연결 배선(530)을 포함할 수 있다. 투명 기판(510)은 예를 들어, 유리 기판 또는 투명 플렉서블 기판일 수 있다. 화상 영역(520)은 영상을 표시하는 표시 영역(A1) 및 표시 영역(A1)에 구동 신호를 인가하는 주변 영역(A2)을 가질 수 있다. 표시 영역(A1) 내의 복수의 화소는 대응하는 복수의 패널 연결 배선(530)과 연결되어, 필름 패키지(100)에 실장된 디스플레이 구동 칩(DDI)이 제공하는 신호에 따라서 동작될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100, 100A, 100B, 100C, 100D: 필름 패키지
110: 필름 기판
120: 배선 패턴
121: 입력 패턴
122: 출력 패턴
130: 반도체 칩
140: 보호층
400: 구동 인쇄회로기판
430: 구동 연결 배선
500: 디스플레이 패널
530: 패널 연결 배선
1000: 패키지 모듈

Claims (10)

  1. 제1 방향을 따라 연장되며 서로 대향하도록 배치된 제1 측 및 제2 측을 가지며, 상기 제1 측 및 상기 제2 측의 사이에 배치되는 소자 영역과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 소자 영역의 적어도 일 측에 인접하여 배치되는 보강 영역이 정의된 필름 기판;
    긴 막대 형상을 가지며, 상기 필름 기판의 상기 소자 영역 상에 상기 제1 방향을 따라 배치되는 반도체 칩;
    상기 반도체 칩과 전기적으로 연결되고, 상기 필름 기판 상에서 상기 제1 측으로 연장된 입력 패턴들, 및 상기 필름 기판 상에서 상기 제2 측으로 연장된 출력 패턴들을 포함하는 배선 패턴들; 및
    상기 배선 패턴들의 적어도 일부를 덮도록 상기 필름 기판 상에 배치되고 상기 소자 영역에 상기 반도체 칩이 배치되는 개구부를 갖는 보호층을 포함하며,
    상기 배선 패턴들은 각각 10㎛ 내지 40㎛의 피치로 배치되며,
    상기 입력 패턴들 중 적어도 일부는 상기 보강 영역 상에서 상기 제2 방향을 기준으로 40° 내지 90°중 소정의 각도로 절곡된 영역을 갖는 필름 패키지.
  2. 제1항에 있어서,
    상기 절곡된 영역은,
    상기 제2 방향을 따라 배치된 제1 부분;
    상기 제1 부분에서 상기 제2 방향을 기준으로 상기 소정의 각도로 절곡된 제2 부분; 및
    상기 제2 부분에서 상기 제1 방향으로 절곡된 제3 부분을 포함하는 필름 패키지.
  3. 제1항에 있어서,
    상기 절곡된 영역은, 상기 필름 기판의 외측에서 중앙을 향해 절곡된 필름 패키지.
  4. 제1항에 있어서,
    상기 보호층은,
    상기 제1 측에 인접한 상기 입력 패턴들의 적어도 일부를 노출시키는 제1 접속 영역 및
    상기 제2 측에 인접한 상기 출력 패턴들의 적어도 일부를 노출시키는 제2 접속 영역을 갖는 필름 패키지.
  5. 제1항에 있어서,
    상기 배선 패턴들은, 상기 절곡된 영역에서의 선폭이 상기 절곡된 영역 이외의 영역에서의 선폭보다 큰 필름 패키지.
  6. 제2항에 있어서,
    상기 배선 패턴들은 각각 등간격으로 배치된 필름 패키지.
  7. 제2항에 있어서,
    상기 배선 패턴들은,
    상기 소자 영역과 인접한 영역에서의 간격보다 상기 제1 측 및 상기 제2 측과 인접한 영역에서의 간격이 더 큰 필름 패키지.
  8. 제1항에 있어서,
    상기 반도체 칩은,
    상기 제1 방향의 길이가 상기 제2 방향의 길이보다 큰 필름 패키지.
  9. 제1항에 있어서,
    상기 보강 영역에 상기 입력 패턴들과 분리된 적어도 하나의 더미 패턴을 더 포함하는 필름 패키지.
  10. 디스플레이 패널;
    상기 디스플레이 패널의 하부에 배치되는 구동 인쇄회로기판; 및
    상기 디스플레이 패널과 상기 구동 인쇄회로 기판의 사이에서 벤딩되며 상기 디스플레이 패널과 상기 구동 인쇄회로 기판을 연결하며, 상기 구동 인쇄회로기판에서 출력되는 신호를 입력받아, 상기 디스플레이 패널로 전송하는 필름 패키지를 포함하며,
    상기 필름 패키지는,
    제1 방향을 따라 연장되며 서로 대향하도록 배치된 제1 측 및 제2 측을 가지며, 상기 제1 측 및 상기 제2 측의 사이에 배치되는 소자 영역과, 상기 제1 방향과 교차하는 제2 방향을 따라 상기 소자 영역의 적어도 일 측에 인접하여 배치되는 보강 영역이 정의된 필름 기판;
    긴 막대 형상을 가지며, 상기 필름 기판의 상기 소자 영역 상에 상기 제1 방향을 따라 배치되는 반도체 칩;
    상기 반도체 칩과 전기적으로 연결되고, 상기 필름 기판 상에서 상기 제1 측으로 연장된 입력 패턴들, 및 상기 필름 기판 상에서 상기 제2 측으로 연장된 출력 패턴들을 포함하는 배선 패턴들; 및
    상기 배선 패턴들의 적어도 일부를 덮도록 상기 필름 기판 상에 배치되고 상기 소자 영역에 상기 반도체 칩이 배치되는 개구부를 갖는 보호층을 포함하며,
    상기 배선 패턴들은 각각 10㎛ 내지 40㎛의 피치로 배치되며,
    상기 입력 패턴들 중 적어도 일부는 상기 보강 영역 상에서 상기 제2 방향을 기준으로 40° 내지 90°중 소정의 각도로 절곡된 영역을 가지며,
    상기 보강 영역은 상기 디스플레이 패널과 상기 구동 인쇄회로 기판의 사이에서 벤딩되는 패키지 모듈.
KR1020220090263A 2022-07-21 2022-07-21 필름 패키지 및 이를 포함하는 패키지 모듈 KR20240012820A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220090263A KR20240012820A (ko) 2022-07-21 2022-07-21 필름 패키지 및 이를 포함하는 패키지 모듈
US18/336,096 US20240032195A1 (en) 2022-07-21 2023-06-16 Film package and package module including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220090263A KR20240012820A (ko) 2022-07-21 2022-07-21 필름 패키지 및 이를 포함하는 패키지 모듈

Publications (1)

Publication Number Publication Date
KR20240012820A true KR20240012820A (ko) 2024-01-30

Family

ID=89576390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220090263A KR20240012820A (ko) 2022-07-21 2022-07-21 필름 패키지 및 이를 포함하는 패키지 모듈

Country Status (2)

Country Link
US (1) US20240032195A1 (ko)
KR (1) KR20240012820A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112037656B (zh) * 2020-09-11 2022-06-21 京东方科技集团股份有限公司 一种显示装置和显示装置的绑定检测方法

Also Published As

Publication number Publication date
US20240032195A1 (en) 2024-01-25

Similar Documents

Publication Publication Date Title
US9113545B2 (en) Tape wiring substrate and chip-on-film package including the same
US7903067B2 (en) Driver chip and display apparatus having the same
US10651260B2 (en) Electronic component, electric device including the same
KR100269947B1 (ko) 인쇄회로기판및이를이용한엘씨디모듈
US20160020196A1 (en) Chip-on-film package and device assembly including the same
US7999341B2 (en) Display driver integrated circuit device, film, and module
US7109575B2 (en) Low-cost flexible film package module and method of manufacturing the same
US7928543B2 (en) Tape wiring substrate and tape package using the same
US20230077996A1 (en) Chip-on-film packages and display apparatuses including the same
US20180049324A1 (en) Semiconductor packages and display devices including the same
US7486284B2 (en) Driver chip and display apparatus having the same
US20110204497A1 (en) Semiconductor integrated circuit and method for manufacturing the same
US20110018110A1 (en) Electronic device, method of producing the same, and semiconductor device
CN101373746A (zh) 电子部件的安装构造体
US7450393B2 (en) Driver chip and display apparatus including the same
US20240032195A1 (en) Film package and package module including the same
KR20150024688A (ko) 칩 온 필름 패키지 및 이를 포함하는 표시 장치
KR102391249B1 (ko) 표시 장치
JP4067502B2 (ja) 半導体装置、半導体装置の実装構造およびそれを備える電子機器ならびに表示装置
US20170148725A1 (en) Package of a controller and screen control module with the same
US20230178450A1 (en) Film package
KR20140013210A (ko) 연성인쇄회로기판 및 이를 포함하는 표시 장치
US20230369265A1 (en) Film package and package module including the same
US11189597B2 (en) Chip on film package
KR20070011752A (ko) 플렉서블 디스플레이 장치 및 그 제조방법