JP2001134210A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2001134210A JP2001134210A JP31921699A JP31921699A JP2001134210A JP 2001134210 A JP2001134210 A JP 2001134210A JP 31921699 A JP31921699 A JP 31921699A JP 31921699 A JP31921699 A JP 31921699A JP 2001134210 A JP2001134210 A JP 2001134210A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- electrode
- monolithic semiconductor
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
Landscapes
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 高アスペクト比のモノリシック半導体集積回
路を用いたＣＯＧ実装方式による表示装置の、ＣＯＧ実
装時の膨張による接続不良を防止。 【解決手段】 モノリシック半導体集積回路とガラス基
板とを異方性導電接着剤を介し、主にモノリシック半導
体集積回路の回路形成面の反対の面から加熱加圧により
接続した表示装置において、突起電極の寸法と表示パネ
ル上の電極の寸法のモノリシック半導体集積回路の長辺
と平行方向の寸法が、表示パネル上の電極寸法が大で、
かつ、モノリシック半導体集積回路の長辺の中心部付近
の突起電極と表示パネル上の電極との寸法差は、モノリ
シック半導体集積回路の対角部付近の突起電極と表示パ
ネル上の電極との寸法差より小さく構成。
路を用いたＣＯＧ実装方式による表示装置の、ＣＯＧ実
装時の膨張による接続不良を防止。 【解決手段】 モノリシック半導体集積回路とガラス基
板とを異方性導電接着剤を介し、主にモノリシック半導
体集積回路の回路形成面の反対の面から加熱加圧により
接続した表示装置において、突起電極の寸法と表示パネ
ル上の電極の寸法のモノリシック半導体集積回路の長辺
と平行方向の寸法が、表示パネル上の電極寸法が大で、
かつ、モノリシック半導体集積回路の長辺の中心部付近
の突起電極と表示パネル上の電極との寸法差は、モノリ
シック半導体集積回路の対角部付近の突起電極と表示パ
ネル上の電極との寸法差より小さく構成。
Description
【０００１】
【発明の属する技術分野】この発明は、特に液晶表示装
置やプラズマディスプレイ装置などの表示装置に関す
る。
置やプラズマディスプレイ装置などの表示装置に関す
る。
【０００２】
【従来の技術】従来の表示装置には、例えば、液晶表示
装置や、プラズマディスプレイ装置などがある。
装置や、プラズマディスプレイ装置などがある。
【０００３】ここで、従来の表示装置として液晶表示装
置を具体的な一例として説明する。液晶表示装置は、Ｃ
ＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅの略語）など
のディスプレイに比べて、低電力で軽量であるなどの優
れた特徴を有しており、周辺技術の進歩により商品力が
高まり、さまざまな製品に使用されている。特に、スイ
ッチング素子として薄膜トランジスタ（以下ＴＦＴと記
載する）を表示領域の画素毎に用いたアクティブ・マト
リクス方式の液晶表示装置では、クロストークのない鮮
明な画像表示を得られることから、パソコンのディスプ
レーや、カー・ナビゲーションのディスプレーの分野に
おいて多く用いられている。
置を具体的な一例として説明する。液晶表示装置は、Ｃ
ＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅの略語）など
のディスプレイに比べて、低電力で軽量であるなどの優
れた特徴を有しており、周辺技術の進歩により商品力が
高まり、さまざまな製品に使用されている。特に、スイ
ッチング素子として薄膜トランジスタ（以下ＴＦＴと記
載する）を表示領域の画素毎に用いたアクティブ・マト
リクス方式の液晶表示装置では、クロストークのない鮮
明な画像表示を得られることから、パソコンのディスプ
レーや、カー・ナビゲーションのディスプレーの分野に
おいて多く用いられている。
【０００４】一般に液晶表示装置では、液晶表示パネル
の表示領域の各画素を動作させる駆動回路を非表示領域
に形成する必要がある。その方法の一つに、駆動回路を
形成したモノリシック半導体集積回路（ＩＣチップ）な
どを液晶表示パネルを構成するガラス基板に直接搭載す
る方法がある。この方法は、コンパクトでかつ耐振動性
も向上するため、液晶表示装置の特徴である携帯性がさ
らに増すことになり、この形成方法が主流になりつつあ
る。この形成方法はガラス基板の上に直接モノリシック
半導体集積回路（ＩＣチップ）を搭載することから、Ｃ
ＯＧ（ＣｈｉｐＯｎ Ｇｌａｓｓの略語）方式と呼ばれ
ている。
の表示領域の各画素を動作させる駆動回路を非表示領域
に形成する必要がある。その方法の一つに、駆動回路を
形成したモノリシック半導体集積回路（ＩＣチップ）な
どを液晶表示パネルを構成するガラス基板に直接搭載す
る方法がある。この方法は、コンパクトでかつ耐振動性
も向上するため、液晶表示装置の特徴である携帯性がさ
らに増すことになり、この形成方法が主流になりつつあ
る。この形成方法はガラス基板の上に直接モノリシック
半導体集積回路（ＩＣチップ）を搭載することから、Ｃ
ＯＧ（ＣｈｉｐＯｎ Ｇｌａｓｓの略語）方式と呼ばれ
ている。
【０００５】モノリシック半導体集積回路を液晶表示パ
ネルに直接搭載する方法は数種類の方法が考案されてお
り、その中でも、熱硬化型の異方導電性接着剤を用いた
搭載方法は接着剤の接続信頼性が高いことから主流とな
っている。
ネルに直接搭載する方法は数種類の方法が考案されてお
り、その中でも、熱硬化型の異方導電性接着剤を用いた
搭載方法は接着剤の接続信頼性が高いことから主流とな
っている。
【０００６】図３は従来のＣＯＧ方式用のモノリシック
半導体集積回路を示したものであって、長方形状のモノ
リシック半導体集積回路１の回路形成面２のほぼ外周部
にそって突起電極３が形成されている。
半導体集積回路を示したものであって、長方形状のモノ
リシック半導体集積回路１の回路形成面２のほぼ外周部
にそって突起電極３が形成されている。
【０００７】図４は熱硬化型の異方導電性接着剤を用い
たＣＯＧ方式を示したものであって、これは、ガラス基
板４にモノリシック半導体集積回路１を搭載するのに際
し、導電粒子５を含んだエポキシ系樹脂を主成分とする
熱硬化性樹脂６をシート状に形成した接続用樹脂７をモ
ノリシック半導体集積回路１とガラス基板４との間に入
れ、モノリシック半導体集積回路１の突起電極３とガラ
ス基板４上の電極８とを位置合わせする。そののち、約
２４０℃程に加熱した加熱加圧ヘッド９で、モノリシッ
ク半導体集積回路１の回路形成面２の反対の面から加熱
加圧し、接続用樹脂７を２００℃程度に昇温し硬化させ
てモノリシック半導体集積回路１とガラス基板４とを電
気接続させている。
たＣＯＧ方式を示したものであって、これは、ガラス基
板４にモノリシック半導体集積回路１を搭載するのに際
し、導電粒子５を含んだエポキシ系樹脂を主成分とする
熱硬化性樹脂６をシート状に形成した接続用樹脂７をモ
ノリシック半導体集積回路１とガラス基板４との間に入
れ、モノリシック半導体集積回路１の突起電極３とガラ
ス基板４上の電極８とを位置合わせする。そののち、約
２４０℃程に加熱した加熱加圧ヘッド９で、モノリシッ
ク半導体集積回路１の回路形成面２の反対の面から加熱
加圧し、接続用樹脂７を２００℃程度に昇温し硬化させ
てモノリシック半導体集積回路１とガラス基板４とを電
気接続させている。
【０００８】
【発明が解決しようとする課題】近年の液晶表示パネル
の傾向は、狭額縁化と微細化がより一層進む傾向があ
る。この傾向にＣＯＧ方式で対応するには、狭額縁化に
より非表示領域が狭くなるため、ＣＯＧ実装される長方
形状のモノリシック半導体集積回路のアスペクト比を増
大させ、細長いモノリシック半導体集積回路を用いる必
要がある。また微細化では、突起電極や表示パネル上の
電極サイズを小さくする、また、電極間のピッチを狭く
する必要がある。
の傾向は、狭額縁化と微細化がより一層進む傾向があ
る。この傾向にＣＯＧ方式で対応するには、狭額縁化に
より非表示領域が狭くなるため、ＣＯＧ実装される長方
形状のモノリシック半導体集積回路のアスペクト比を増
大させ、細長いモノリシック半導体集積回路を用いる必
要がある。また微細化では、突起電極や表示パネル上の
電極サイズを小さくする、また、電極間のピッチを狭く
する必要がある。
【０００９】しかしながら、前述のＣＯＧ方式で接続を
行うとモノリシック半導体集積回路１側から加熱するた
め、接続時はモノリシック半導体集積回路１の温度がガ
ラス基板４より高く、モノリシック半導体集積回路１は
ガラス基板４より膨張した状態で接続される。このため
モノリシック半導体集積回路１とガラス基板４の断面図
は図５に示すように、特に高アスペクト比の細長いモノ
リシック半導体集積回路１の対角付近では、モノリシッ
ク半導体集積回路１中心からの膨張量が大きくなり、突
起電極３がガラス基板４上の電極８からはみ出し、接続
不良や、隣の電極とのショートという不具合を引き起こ
してしまう。さらに、接続時の膨張によるショート不良
を防止するため、モノリシック半導体集積回路１とガラ
ス基板４の電極８との位置合わせ精度を上げる必要があ
り、このため、生産性の低下や、設備費用の増加が発生
している。
行うとモノリシック半導体集積回路１側から加熱するた
め、接続時はモノリシック半導体集積回路１の温度がガ
ラス基板４より高く、モノリシック半導体集積回路１は
ガラス基板４より膨張した状態で接続される。このため
モノリシック半導体集積回路１とガラス基板４の断面図
は図５に示すように、特に高アスペクト比の細長いモノ
リシック半導体集積回路１の対角付近では、モノリシッ
ク半導体集積回路１中心からの膨張量が大きくなり、突
起電極３がガラス基板４上の電極８からはみ出し、接続
不良や、隣の電極とのショートという不具合を引き起こ
してしまう。さらに、接続時の膨張によるショート不良
を防止するため、モノリシック半導体集積回路１とガラ
ス基板４の電極８との位置合わせ精度を上げる必要があ
り、このため、生産性の低下や、設備費用の増加が発生
している。
【００１０】本発明は、接続時の加熱によるモノリシッ
ク半導体集積回路の寸法の熱膨張で、モノリシック半導
体集積回路の突起電極の位置と表示パネルの電極の位置
のずれが生じることで、接続不良等が生じることをより
低減できる、ＣＯＧ方式に適した高アスペクト比の細長
いモノリシック半導体集積回路と表示パネルを用いた表
示装置を提供することを目的とする。
ク半導体集積回路の寸法の熱膨張で、モノリシック半導
体集積回路の突起電極の位置と表示パネルの電極の位置
のずれが生じることで、接続不良等が生じることをより
低減できる、ＣＯＧ方式に適した高アスペクト比の細長
いモノリシック半導体集積回路と表示パネルを用いた表
示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の表示装置は、表
示パネルに複数のモノリシック半導体集積回路を有し、
表示パネルは複数の電極を有し、モノリシック半導体集
積回路は複数の突起電極を有し、突起電極と電極との間
に異方導電性接着剤を備えて、異方導電性接着剤は主に
モノリシック半導体集積回路の突起電極を有した面の反
対の面からの加熱と加圧とにより突起電極と前記電極と
を接続され、加熱によるモノリシック半導体集積回路の
寸法の熱膨張で、突起電極の位置と電極の位置とにずれ
が生じても、突起電極の電極面の全てが電極の電極面の
一部で接続されるように、モノリシック半導体集積回路
は長方形の形状で、一方の面にはほぼ外周部に沿って突
起電極を有し、表示パネルは前記突起電極の位置に対応
した電極を有し、さらにモノリシック半導体集積回路の
突起電極の寸法は表示パネルの電極の寸法よりも、モノ
リシック半導体集積回路の長辺と平行な方向で小さく
し、さらにモノリシック半導体集積回路の長辺と平行な
方向での前記突起電極の寸法と電極の寸法との差は、モ
ノリシック半導体集積回路の長辺の中心部付近からモノ
リシック半導体集積回路の対角部へかけて徐々に大きく
した。
示パネルに複数のモノリシック半導体集積回路を有し、
表示パネルは複数の電極を有し、モノリシック半導体集
積回路は複数の突起電極を有し、突起電極と電極との間
に異方導電性接着剤を備えて、異方導電性接着剤は主に
モノリシック半導体集積回路の突起電極を有した面の反
対の面からの加熱と加圧とにより突起電極と前記電極と
を接続され、加熱によるモノリシック半導体集積回路の
寸法の熱膨張で、突起電極の位置と電極の位置とにずれ
が生じても、突起電極の電極面の全てが電極の電極面の
一部で接続されるように、モノリシック半導体集積回路
は長方形の形状で、一方の面にはほぼ外周部に沿って突
起電極を有し、表示パネルは前記突起電極の位置に対応
した電極を有し、さらにモノリシック半導体集積回路の
突起電極の寸法は表示パネルの電極の寸法よりも、モノ
リシック半導体集積回路の長辺と平行な方向で小さく
し、さらにモノリシック半導体集積回路の長辺と平行な
方向での前記突起電極の寸法と電極の寸法との差は、モ
ノリシック半導体集積回路の長辺の中心部付近からモノ
リシック半導体集積回路の対角部へかけて徐々に大きく
した。
【００１２】本発明によると、ＣＯＧ実装時の膨張によ
る接続を安定化させ、高品質で狭額縁のＣＯＧ方式によ
る表示装置を提供できる。生産性がより良く、より高い
接続信頼性が得られるＣＯＧ方式で、より高アスペクト
比のモノリシック半導体集積回路を有した表示装置であ
る。
る接続を安定化させ、高品質で狭額縁のＣＯＧ方式によ
る表示装置を提供できる。生産性がより良く、より高い
接続信頼性が得られるＣＯＧ方式で、より高アスペクト
比のモノリシック半導体集積回路を有した表示装置であ
る。
【００１３】
【発明の実施の形態】本発明は、長方形状のモノリシッ
ク半導体集積回路の回路形成面上のほぼ外周部に沿って
形成した突起電極と、表示パネル上に形成された突起電
極に対応した電極とを異方性導電接着剤を介し、主にそ
のモノリシック半導体集積回路の回路形成面の反対の面
から加熱加圧し接続した表示装置において、突起電極の
寸法と表示パネル上の電極の寸法のモノリシック半導体
集積回路の長辺と平行方向の寸法に関して、上記表示パ
ネル上の電極寸法が上記モノリシック半導体集積回路の
突起電極寸法より大で、かつ、そのモノリシック半導体
集積回路の長辺の中心部付近の突起電極と前記表示パネ
ル上の電極との寸法差は、そのモノリシック半導体集積
回路の対角部付近の突起電極と前記表示パネル上の電極
との寸法差より小さく構成した表示装置であり、モノリ
シック半導体集積回路中心からの膨張が発生しても対角
部付近の突起電極は、この突起電極と対向して接続され
る電極からはみ出すことなく確実な接続を保つことがで
き、高品質の表示装置を得ることができる。表示パネル
上の電極のモノリシック半導体集積回路の長辺と平行方
向の寸法は各々ほぼ等しく、その電極の隣合う間隔もほ
ぼ等しくしたほうが、モノリシック半導体集積回路の突
起電極の寸法面の設計が簡便になる。実施の形態のでも
上記のようにした例で説明している。
ク半導体集積回路の回路形成面上のほぼ外周部に沿って
形成した突起電極と、表示パネル上に形成された突起電
極に対応した電極とを異方性導電接着剤を介し、主にそ
のモノリシック半導体集積回路の回路形成面の反対の面
から加熱加圧し接続した表示装置において、突起電極の
寸法と表示パネル上の電極の寸法のモノリシック半導体
集積回路の長辺と平行方向の寸法に関して、上記表示パ
ネル上の電極寸法が上記モノリシック半導体集積回路の
突起電極寸法より大で、かつ、そのモノリシック半導体
集積回路の長辺の中心部付近の突起電極と前記表示パネ
ル上の電極との寸法差は、そのモノリシック半導体集積
回路の対角部付近の突起電極と前記表示パネル上の電極
との寸法差より小さく構成した表示装置であり、モノリ
シック半導体集積回路中心からの膨張が発生しても対角
部付近の突起電極は、この突起電極と対向して接続され
る電極からはみ出すことなく確実な接続を保つことがで
き、高品質の表示装置を得ることができる。表示パネル
上の電極のモノリシック半導体集積回路の長辺と平行方
向の寸法は各々ほぼ等しく、その電極の隣合う間隔もほ
ぼ等しくしたほうが、モノリシック半導体集積回路の突
起電極の寸法面の設計が簡便になる。実施の形態のでも
上記のようにした例で説明している。
【００１４】（実施の形態１）以下、本発明の表示装置
を具体的な実施の形態１に基づいて説明する。
を具体的な実施の形態１に基づいて説明する。
【００１５】なお、ここでは表示装置として液晶表示装
置を例に挙げて説明する。図１は本発明の表示装置の断
面図を示す。図２は本発明のモノリシック半導体集積回
路の平面図を示す。長方形状のモノリシック半導体集積
回路１の回路形成面２のほぼ外周部に沿って、電解メッ
キ法を用い突起電極３を形成する。このとき突起電極３
の、モノリシック半導体集積回路１の長辺と平行する辺
の寸法は、モノリシック半導体集積回路中心部の突起電
極３の寸法ａと、対角部付近の突起電極３の寸法ａ’で
は、ａ＞ａ’になるように形成する。表示装置を構成す
るガラス基板４上には、モノリシック半導体集積回路１
の突起電極３に対応して電気接続される電極８を形成す
る。この電極８は表示パネルの配線や、電極を形成する
際に同時に形成する。ガラス基板４上に形成する電極寸
法は対応するモノリシック半導体集積回路１の突起電極
３寸法より大きくし、さらに、ガラス基板４上の電極８
のモノリシック半導体集積回路１の長辺と平行する辺の
寸法は、モノリシック半導体集積回路１中心部の突起電
極３と対応する電極８の寸法ｂと、対角部付近の突起電
極３と対応する電極８の寸法ｂ’では、ｂ＜ｂ’になる
ように形成する。このように形成することにより、モノ
リシック半導体集積回路１の中心部の突起電極３とガラ
ス基板４上の電極８寸法差（ｂ−ａ）と、モノリシック
半導体集積回路１の対角部の突起電極３とガラス基板４
上の電極８寸法差（ｂ’−ａ’）は、（ｂ’−ａ’）＞
（ｂ−ａ）の関係になる。
置を例に挙げて説明する。図１は本発明の表示装置の断
面図を示す。図２は本発明のモノリシック半導体集積回
路の平面図を示す。長方形状のモノリシック半導体集積
回路１の回路形成面２のほぼ外周部に沿って、電解メッ
キ法を用い突起電極３を形成する。このとき突起電極３
の、モノリシック半導体集積回路１の長辺と平行する辺
の寸法は、モノリシック半導体集積回路中心部の突起電
極３の寸法ａと、対角部付近の突起電極３の寸法ａ’で
は、ａ＞ａ’になるように形成する。表示装置を構成す
るガラス基板４上には、モノリシック半導体集積回路１
の突起電極３に対応して電気接続される電極８を形成す
る。この電極８は表示パネルの配線や、電極を形成する
際に同時に形成する。ガラス基板４上に形成する電極寸
法は対応するモノリシック半導体集積回路１の突起電極
３寸法より大きくし、さらに、ガラス基板４上の電極８
のモノリシック半導体集積回路１の長辺と平行する辺の
寸法は、モノリシック半導体集積回路１中心部の突起電
極３と対応する電極８の寸法ｂと、対角部付近の突起電
極３と対応する電極８の寸法ｂ’では、ｂ＜ｂ’になる
ように形成する。このように形成することにより、モノ
リシック半導体集積回路１の中心部の突起電極３とガラ
ス基板４上の電極８寸法差（ｂ−ａ）と、モノリシック
半導体集積回路１の対角部の突起電極３とガラス基板４
上の電極８寸法差（ｂ’−ａ’）は、（ｂ’−ａ’）＞
（ｂ−ａ）の関係になる。
【００１６】この実施の形態１では、モノリシック半導
体集積回路１の長辺長さを１９ｍｍで、それぞれの電極
のモノリシック半導体集積回路１の長辺と平行する辺の
寸法を、モノリシック半導体集積回路１中心部では、突
起電極３を４０μｍとし、ガラス基板４上の電極８では
４５μｍとし、モノリシック半導体集積回路１の対角部
付近では突起電極３を３５μｍとし、ガラス基板４上の
電極８を５０μｍとした。
体集積回路１の長辺長さを１９ｍｍで、それぞれの電極
のモノリシック半導体集積回路１の長辺と平行する辺の
寸法を、モノリシック半導体集積回路１中心部では、突
起電極３を４０μｍとし、ガラス基板４上の電極８では
４５μｍとし、モノリシック半導体集積回路１の対角部
付近では突起電極３を３５μｍとし、ガラス基板４上の
電極８を５０μｍとした。
【００１７】モノリシック半導体集積回路１とガラス基
板４は、樹脂ボールに金メッキを施した導電粒子５を含
んだエポキシ系樹脂を主成分とする熱硬化性樹脂６をシ
ート状に形成した導電性接着剤を、モノリシック半導体
集積回路１とガラス基板４との間に入れ、異方導電性接
着剤が２００℃になるように、加熱加圧ヘッド９でモノ
リシック半導体集積回路１の回路形成面２と反対の面か
ら加熱加圧して接続する。本実施の形態１では、異方導
電性接着剤を２００℃にするは、加熱加圧ヘッドを約２
４０℃に加熱する必要がある。この時、接続時の電極８
を形成した反対面のガラス基板４温度は約８０℃にな
り、モノリシック半導体集積回路１とガラス基板４で最
大１６０℃の温度差が生じながら硬化され、冷却後で
も、モノリシック半導体集積回路１が膨張した位置でガ
ラス基板４と硬化される。この温度差から、モノリシッ
ク半導体集積回路１の膨張量を計算すると、約７μmと
なるが、前述したように、ガラス基板側の電極８はモノ
リシック半導体集積回路１の膨張によるズレを補う寸法
となっている。
板４は、樹脂ボールに金メッキを施した導電粒子５を含
んだエポキシ系樹脂を主成分とする熱硬化性樹脂６をシ
ート状に形成した導電性接着剤を、モノリシック半導体
集積回路１とガラス基板４との間に入れ、異方導電性接
着剤が２００℃になるように、加熱加圧ヘッド９でモノ
リシック半導体集積回路１の回路形成面２と反対の面か
ら加熱加圧して接続する。本実施の形態１では、異方導
電性接着剤を２００℃にするは、加熱加圧ヘッドを約２
４０℃に加熱する必要がある。この時、接続時の電極８
を形成した反対面のガラス基板４温度は約８０℃にな
り、モノリシック半導体集積回路１とガラス基板４で最
大１６０℃の温度差が生じながら硬化され、冷却後で
も、モノリシック半導体集積回路１が膨張した位置でガ
ラス基板４と硬化される。この温度差から、モノリシッ
ク半導体集積回路１の膨張量を計算すると、約７μmと
なるが、前述したように、ガラス基板側の電極８はモノ
リシック半導体集積回路１の膨張によるズレを補う寸法
となっている。
【００１８】以上のように構成したので、この実施の形
態１の表示装置では、モノリシック半導体集積回路１の
対角部付近のガラス基板４上の電極８が突起電極３より
大きく、接続時の膨張による位置ズレを吸収する寸法に
形成されているため、突起電極３がガラス基板４上の電
極８からはみ出すことなく確実な接続を保つことがで
き、高品質でコンパクトな表示装置を提供できる。
態１の表示装置では、モノリシック半導体集積回路１の
対角部付近のガラス基板４上の電極８が突起電極３より
大きく、接続時の膨張による位置ズレを吸収する寸法に
形成されているため、突起電極３がガラス基板４上の電
極８からはみ出すことなく確実な接続を保つことがで
き、高品質でコンパクトな表示装置を提供できる。
【００１９】なお、この実施の形態１では、液晶表示装
置の場合について説明しているが、プラズマディスプレ
イなどの液晶表示装置以外の表示装置の場合でも同様の
効果を有する。
置の場合について説明しているが、プラズマディスプレ
イなどの液晶表示装置以外の表示装置の場合でも同様の
効果を有する。
【００２０】そして、表示パネル上の電極のモノリシッ
ク半導体集積回路の長辺と平行方向の寸法は各々ほぼ等
しく、その電極の隣合う間隔もほぼ等しくしたほうが、
モノリシック半導体集積回路の突起電極の寸法面の設計
が簡便であるが、設計の都合で上記電極のモノリシック
半導体集積回路の長辺と平行方向の寸法やその電極の隣
合う間隔を規則性を有した不均等にしたり、部分的に不
均等にしてもよい。
ク半導体集積回路の長辺と平行方向の寸法は各々ほぼ等
しく、その電極の隣合う間隔もほぼ等しくしたほうが、
モノリシック半導体集積回路の突起電極の寸法面の設計
が簡便であるが、設計の都合で上記電極のモノリシック
半導体集積回路の長辺と平行方向の寸法やその電極の隣
合う間隔を規則性を有した不均等にしたり、部分的に不
均等にしてもよい。
【００２１】
【発明の効果】この発明の表示装置によれば、突起電極
寸法と表示パネル上の電極寸法の、モノリシック半導体
集積回路の長辺と平行方向の寸法は、表示パネル上の電
極寸法の方が大きく、かつモノリシック半導体集積回路
の長辺の中心部付近の突起電極と表示パネル上の電極と
の寸法差は、モノリシック半導体集積回路の対角部付近
の突起電極と表示パネル上の電極との寸法差より小さく
構成しているため、モノリシック半導体集積回路の回路
形成面の反対側より加熱加圧接続しても、突起電極がガ
ラス基板上の電極からはみ出すことなく確実な接続を保
つことができ、高品質でコンパクトな表示装置を提供で
き、産業的価値が大きい。
寸法と表示パネル上の電極寸法の、モノリシック半導体
集積回路の長辺と平行方向の寸法は、表示パネル上の電
極寸法の方が大きく、かつモノリシック半導体集積回路
の長辺の中心部付近の突起電極と表示パネル上の電極と
の寸法差は、モノリシック半導体集積回路の対角部付近
の突起電極と表示パネル上の電極との寸法差より小さく
構成しているため、モノリシック半導体集積回路の回路
形成面の反対側より加熱加圧接続しても、突起電極がガ
ラス基板上の電極からはみ出すことなく確実な接続を保
つことができ、高品質でコンパクトな表示装置を提供で
き、産業的価値が大きい。
【図１】本発明の実施の形態１の表示装置の断面図
【図２】本発明の実施の形態のモノリシック半導体集積
回路の平面図
回路の平面図
【図３】従来のモノリシック半導体集積回路の平面図
【図４】従来のモノリシック半導体集積回路とガラス基
板との接続方法の分解図
板との接続方法の分解図
【図５】従来の表示装置の断面図
１ モノリシック半導体集積回路 ２ 回路形成面 ３ 突起電極 ４ ガラス基板 ５ 導電粒子 ７ 接続用樹脂 ８ 電極
フロントページの続き Ｆターム(参考） 2H092 GA48 GA57 GA60 MA32 NA16 5F044 KK06 KK12 LL09 5G435 AA12 AA14 AA17 AA18 EE32 EE37 EE42 KK05
Claims (1)
- 【請求項１】 表示パネルに複数のモノリシック半導体
集積回路を有し、前記表示パネルは複数の電極を有し、
前記モノリシック半導体集積回路は複数の突起電極を有
し、前記突起電極と前記電極との間に異方導電性接着剤
を備えて、前記異方導電性接着剤は主に前記モノリシッ
ク半導体集積回路の突起電極を有した面の反対の面から
の加熱と加圧とにより前記突起電極と前記電極とが接続
された表示装置であって、前記加熱による前記モノリシ
ック半導体集積回路の寸法の熱膨張で、前記突起電極の
位置と前記電極の位置とにずれが生じても、前記突起電
極の電極面の全てが前記電極の電極面の一部で接続され
るように、前記モノリシック半導体集積回路は長方形の
形状で、一方の面にはほぼ外周部に沿って突起電極を有
し、前記表示パネルは前記突起電極の位置に対応した電
極を有し、さらに前記モノリシック半導体集積回路の突
起電極の寸法は前記表示パネルの前記電極の寸法より
も、モノリシック半導体集積回路の長辺と平行な方向で
小さくし、さらにモノリシック半導体集積回路の長辺と
平行な方向での前記突起電極の寸法と前記電極の寸法と
の差は、前記モノリシック半導体集積回路の長辺の中心
部付近から前記モノリシック半導体集積回路の対角部へ
かけて徐々に大きくしたことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31921699A JP2001134210A (ja) | 1999-11-10 | 1999-11-10 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31921699A JP2001134210A (ja) | 1999-11-10 | 1999-11-10 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001134210A true JP2001134210A (ja) | 2001-05-18 |
Family
ID=18107718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31921699A Pending JP2001134210A (ja) | 1999-11-10 | 1999-11-10 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001134210A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019057577A (ja) * | 2017-09-20 | 2019-04-11 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
| CN109686249A (zh) * | 2018-12-17 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 基于异性切割技术的可穿戴设备及其制备方法 |
-
1999
- 1999-11-10 JP JP31921699A patent/JP2001134210A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019057577A (ja) * | 2017-09-20 | 2019-04-11 | 大日本印刷株式会社 | リードフレームおよび半導体装置 |
| CN109686249A (zh) * | 2018-12-17 | 2019-04-26 | 武汉华星光电半导体显示技术有限公司 | 基于异性切割技术的可穿戴设备及其制备方法 |
| US11367843B2 (en) | 2018-12-17 | 2022-06-21 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Wearable device based on free shape cutting technique and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7903067B2 (en) | Driver chip and display apparatus having the same | |
| US10971465B2 (en) | Driving chip, display substrate, display device and method for manufacturing display device | |
| JP4504795B2 (ja) | 駆動チップ及びこれを有する表示装置 | |
| JP2012226058A (ja) | 表示装置 | |
| US20060044505A1 (en) | Electro-optical device and electronic apparatus | |
| WO2007039960A1 (ja) | 配線基板及びそれを備えた表示装置 | |
| JP2002215059A (ja) | 電気光学装置 | |
| TW200523610A (en) | Driver chip and display apparatus including the same | |
| JP2003263117A (ja) | 表示装置 | |
| US7180196B2 (en) | Semiconductor device mounting method, semiconductor device mounting structure, electro-optical device, electro-optical device manufacturing method and electronic device | |
| JP2007011030A (ja) | 表示装置及びその製造方法 | |
| JP2001134210A (ja) | 表示装置 | |
| JP2004087940A (ja) | 電子部品の実装基板、電気光学装置、電気光学装置の製造方法及び電子機器 | |
| JP2001135665A (ja) | モノリシック半導体集積回路およびそれを用いた表示装置 | |
| TWI338354B (ja) | ||
| JP2003273486A (ja) | 実装構造体及びその製造方法、電気光学装置、並びに電子機器 | |
| JPH09246676A (ja) | フレキシブル基板及びそれを用いた表示装置 | |
| CN1325983C (zh) | 液晶显示面板的封装结构及其制作工艺 | |
| JP3791431B2 (ja) | 実装構造体の製造装置 | |
| JP2003152019A (ja) | 電極端子の接続構造及びその構造を用いた液晶表示装置 | |
| JP3823845B2 (ja) | 実装構造体 | |
| JP3256144B2 (ja) | ボンディング装置 | |
| JP2003140564A (ja) | 半導体素子、電気光学装置の製造方法、電気光学装置、及び電子機器 | |
| TWI231876B (en) | Package structure for a LCD driver IC | |
| JP2004087939A (ja) | 電気光学装置、電子機器及び電気光学装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20061109 Free format text: JAPANESE INTERMEDIATE CODE: A711 |